JPH01204379A - リード無しセラミックチップキャリヤ用ソケット - Google Patents

リード無しセラミックチップキャリヤ用ソケット

Info

Publication number
JPH01204379A
JPH01204379A JP63311006A JP31100688A JPH01204379A JP H01204379 A JPH01204379 A JP H01204379A JP 63311006 A JP63311006 A JP 63311006A JP 31100688 A JP31100688 A JP 31100688A JP H01204379 A JPH01204379 A JP H01204379A
Authority
JP
Japan
Prior art keywords
conductive
ceramic substrate
socket
substrate means
conductive pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63311006A
Other languages
English (en)
Inventor
Jorge M Hernandes
ジォージ・エム・ヘルナンデス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rogers Corp
Original Assignee
Rogers Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rogers Corp filed Critical Rogers Corp
Publication of JPH01204379A publication Critical patent/JPH01204379A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/049—PCB for one component, e.g. for mounting onto mother PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1031—Surface mounted metallic connector elements
    • H05K2201/10318—Surface mounted metallic pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10386—Clip leads; Terminals gripping the edge of a substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10727—Leadless chip carrier [LCC], e.g. chip-modules for cards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Connecting Device With Holders (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は一般に面装着リード無しセラミックチップキ
ャリヤに関する。より詳細には、この発明はセラミック
材料から成り、ノイズ減結合用の少なくとも１つの容量
性素子を組み入れた面装着リード無しチップキャリヤの
ソケットに関する。
セラミックリード無しチップキャリヤは典型的にはエポ
キシガラス積層材料から作られる印刷配線板に面装着さ
れることは周知である。面装着ＰＣ板にセラミックリー
ド無しチップキャリヤを使用する際の最も重大な問題の
１つは、リード無しＩＣパッケージセラミック材料とＰ
Ｃ板とエポキシガラス積層材料との熱膨張係数の差が大
きいことである。この差により、アセンブリが温度変動
を受けるときＰＣ板へチップキャリヤを接続する半田継
手に過度の応力が生じる。その結果、半田継手は疲労を
生じ、ついに致命的に亀裂が生じる。
これは明らかに信頼性の点で重大な問題である。
この問題の一般的な２つの解決策が開発されている。第
１の解決策はＰＣ板の内部に金属芯を付加することによ
りＰＣ板の熱膨張係数をセラミックチップキャリヤのそ
れに適合させることである。
典型的には、金属芯は銅被覆インバー合金から作られる
。残念ながら、この解決策はＰＣ板を重くし、高価にす
ることになる。又、この解決策には板が熱シンクになり
、インバー芯からの熱の除去が困難になる。一般に、こ
れはＰＣ板の信頼性にとって致命的である。
第２の解決策はプラスチック成形ソケットを使用するこ
とであり、このソケットはＰＣ板への半田面装着取り付
けのための「Ｊｊ又は「ガル−ウィングｊ　（Ｇｕｌｌ
−Ｗｉｎｇ）形リード、及びチップキャリヤを収容する
空洞形態の頂部に接点を持つ空洞を有する。ソケットの
設置の複雑性と要求される精度の故に非常にコストが高
くなる。更に、ソケットは嵩高であり、チップキャリヤ
自体よりも多（のスペースを占める。これは板面積が貴
重になるような用途では重大な欠点になる。
プラスチック成形ソケットの他の欠点はソケットのＦＪ
Ｊまたは「シーガルウィングｊ　（ＳａｃｇｕｌｌＷ　
ｉ　ｎｇ）リードまでの、ソケット空洞接点間の接続部
の「リード長さ」が付加されることである。この長さは
減結合スキーム（ｓｃｈｅｍｅ）の高周波性能にとって
有害な余分なインダクタンスを導入する。
周知のプラスチック成形ソケットの使用における他の欠
点は、リード無しチップキャリヤの減結合が典型的には
、面装着された１つ以上の多層チップセラミックコンデ
ンサをキャリヤの近くに配置することにより行われるこ
とで、これはＰＣ板の内部パワー及びアース平面までバ
イア（ｖｉａ）によりＰＣ板の電圧及びアース半田パッ
ドへ接続される。このスキームは追加の板面積を必要と
するが、この面積もやはり貴重である。
この減結合の問題を解くために提案された解決策はリー
ド無しチップキャリヤに装着される減結合コンデンサに
装着されるＭＬＣセラミックコンデンサの使用を含む。
かかる減結合コンデンサの例は、１９８７年３月１９日
提出の米国特許願第０２８、７３９号、１９８７年３月
１９日提出の米国特許願第０２８．１７２号、及び１９
８７年３月１９日提出の米国特許願第０２８．９３２号
に開示され、これらの出願は譲受人に譲渡され、ここに
引用する。
先行技術の上記及び他の問題と欠点は本発明の面装着リ
ード無しチップキャリヤの新規なソケットにより克服さ
れる。本発明によれば、リード無しセラミックチップキ
ャリヤのソケットはリード無しチップキャリヤ（典型的
にはアルミナ）を構成するセラミック材料と好ましくは
実質的に等しいセラミック材料から成る。本発明のセラ
ミックソケットの使用により、チップキャリヤとソケッ
トとの熱膨張係数を正確に適合させ、半田継手の重大な
欠陥に関する先行技術の問題を除去する。
（セラミック組成に加えて）本発明の新規なリード無し
チップキャリヤの他の重要な特徴はセラミックソケット
自体に減結合機能を組み入れたことである。その結果、
望ましくないリードインダクタンス（先行技術のプラス
チックソケットに存在する）が減少し、印刷配線板「リ
アルエステ−）　ｊ　（ｒｅａｌ　ｅｓｔａｔｅ）をよ
り能率的に利用できる。
本発明の上記及び他の特徴は以下の詳細な記載及び図面
から明らかになろう。
第１−３図を同時に参照して、リード無しセラミックチ
ップキャリヤ（ＬＣＣＣ）に関して用いるソケットは一
般的に１０で示される。ソケット１０は典型的にはアル
ミナである適当なセラミック材料から成る実質的に長方
形又は正方形の基板１２を含む。頂面１４はその４つの
側縁に沿って１列の穴１８が穿設されている。各人は複
数個のバイアを規定する導電性インクのような導電性材
料で満たされる。頂８面１４は導電性バイア２０に対応
する場所に印刷された複数個の導電性パッド２２を含む
。導電性パッド２２は周知のリード無しセラミックチッ
プキャリヤのキャステレーション（ｃａｓｔｅｌ−１ａ
ｔｉｏｎ）を収容しこれと電気接続する（第４図参照）
。勿論、導電性パッドは周知の従来の印刷手段及び銀バ
ラデイラム（Ａｇ−Ｐｄ）又はタングステン導電性イン
クのような周知の従来の導電性インクを用いて頂面１４
に印刷できる セラミック基板１２の底面１６は適当な導電性接着剤ま
たは半田を用いて対応バイアへ機械的かつ電気的に接続
した複数個の接触ピン２４を含む。
好ましくは、各ピン２４は底面１６に接触する偏平ヘッ
ド２５を含む。導電性パッド２２を導電性ピン２４へ電
気接続する各バイア２０により電気ブリッジが形成され
ることが判るであろう。好ましくは、ピン２４は比較的
に短く、太い筒状ピンであり、インダクタンスが小さい
。このピン形態は熱変動により生じる応力に適応する。
好ましくは、ピンは長さが約０．０２５”ないし０．０
４０″であり、直径が約０．０３０”ないし０．０５０
”である。
ピン２４に加えて、基板１２の下面１６は１対の対向離
間した導電性パッド２６．２８を有する。
各パッド２６．２８は導電性ピン２４の少なくとも１本
へ電気接続されている。例えば第２図において、導電性
パッド２６は導電性ピン２４“へ電気接続され、導電性
パッド２８は導電性ピン２４欝へ電気接続されている。
導電性パッド２６．２８は好ましくはピン２４に関して
発散形態を有し、比較的に広い周囲に沿って終わる。広
い導電性パッドの使用によりインダクタンスが低くなる
。少なくとも１つの減結合容量性素子がパッド２６．２
８間に電気的に連通ずる。好ましくは、この減結合容量
性素子は金属及びセラミックの介在層の間の１対の対向
端子を有する型の周知の多層容量性素子を含み、交互の
金属化層は端子へ接続されるが、これは譲受人へ譲渡さ
れた米国特許第４．５８４゜６２７号に示され、この特
許をここに引用する。第２図の実施例において、２個の
多層セラミック減結合コンデンサ３０，３２が底面１６
に設けられてい条。各容量性素子３０．３２の導電性端
子は半田又は他の適当な接着材料を用いてパッド２６．
２８へ電気接続されることが判るであろう。導電性パッ
ド２６．２８と電気的に連通ずるように選択された導電
性ピン（この場合、ピン２４’、２４”）はＬＣＣＣキ
ャステレーションのパワーおよびアースリードへ電気接
続されるべきことは理解されよう。而して、第２図の導
電性ピン２４′は載置されるリード無しセラミックチッ
プキャリヤのパワー又はアースキャステレーションの下
に位置させられる。同様に、導電性ピン２４′は結局は
ＬＣＣＣのパワー及ヒアースキャステレーションヘ通じ
る。勿論、各ソケット１０は選択されたＬＣＣＣの特定
のパワー及びアース形態に対応するパッド２６．２８に
接触した形態の導電性ピン２４を有するように設計され
る。
第４図において、第１図のセラミックソケット１０、リ
ード無しセラミックチップキャリヤ３４及び印刷配線板
３６のサブアセンブリが示されている。リード無しチッ
プキャリヤ３４はセラミック材料から成り、実質的に長
方形または正方形の形態を有する。ＬＣＣＣ３４の４つ
の辺に沿って、周知の態様でＬＣＣＣ内に集積回路チッ
プへ電気接続された複数個の導電性キャステレーション
３８が設けられる。ＬＣＣＣ３４のキャステレーション
３８は半田又は他の導電性接着材料を用いてソケ・ソト
１０の頂面１４上の対応導電性パッド２２へ電気接続さ
れる。上記のように、ＬＣＣＣ３４のパワー及びアース
キャステレーション３８は下方導？Ｔｉ　性ハツト２６
．２８に連通した導電性ピン２４（この場合、ピン２４
″、２４”）へ電気接続する面１＜・ノド２２（この場
合、パッド２２°、２４’　）へ電気接続される。一方
、導電性ピン２４は従来の印刷回路板３６に位置する面
パッド４０へ半田付は又は接着剤で接続される。導電性
ピン２４の長さは減結合容量性素子３０．３２のための
充分な間隔を与えるのに充分な大きさにすべきことに注
目されたい。而して第１−４図のリード無しセラミック
チップキャリヤソケット１０は減結合セラミックソケッ
ト手段を形成する。
第５−９図に関し、本発明による減結合セラミックソケ
ットは一般的に４０で示される。ソケット１０と同様に
、ソケット４０はアルミナのようなセラミック材料のブ
ロック４２から成り、周囲に沿って配置された複数個の
導電性パッド４６を有する上面４４と、少なくとも１個
（この場合２個）の減結合コンデンサ素子、好ましくは
多層セラミック減結合コンデンサ素子５４．５６により
電気接続された１対の対向離間導電性パッド５０．５２
を有する下面４８とを含む。
本発明の第５図の実施例は導電性パッド４６をセラミッ
ク基板４２の底面４８へ電気接続する方法が第１図の実
施例と異なる。第１図の実施例のバイア構造を用いるよ
りもむしろ、第５図の実施例では、複数個の導電性Ｊ字
形リード５８を用いて頂面４４を底面４８へ電気接続す
る。Ｊ字形リード５８は銅のような適当な導電性金属か
ら形成できる。導電性金属の使用により、リード５８に
ばね作用が与えられることは理解されよう。好ましくは
、２つの型のリードが使用される。リード５８の大多数
のものは第７図に示す型のものであり、リードは導電性
装着パッド４６へ（半田又は他の導電性接着剤を介して
）機械的かつ電気的に接続される。リード５８の底端は
印刷配線板の装着パッドに面装着するのに適した偏平化
された区分６０に終わる。
リード５８の第２の形態が第８図に５８”で示される。
リード５８′　は上面の導電性パッド４６を下面４８の
下方導電性パッド５０又は５２へ接続する必要がある場
所で利用される。この場合、リード５８゛は基板５２の
側縁の一部により収容されるＵ字形顎を形成する中央部
材６４を含む。
第８図に示すように、上方導電性パッド４６はリード５
８′のＵ字形部分を経て下方導電性パッド５０又は５２
と電気的に連通ずる。第７図のり−ド５８と同様に、リ
ード５８′は印刷配線板に面装着するのに適した偏平化
された部分６０′に終わる。
第９図に関し、減結合セラミックソケット４０は前述の
ソケット１０と同じ態様で使用され、リード無しセラミ
ックチップキャリヤ６６と印刷配線板６８との間に装着
され、ソケット４０はＬＣＣＣ６６を印刷配線板６８へ
電気接続する機能、並びに、減結合多層コンデンサ素子
５４．５６の使用による重要な減結合機能を行う。
第１０−１３図において、本発明の好適実施例は一般的
に７０で示されている。セラミックＬＣＣＣソケット７
０は第１図及び第５図のセラミックソケット１０及び４
０と同様であり、各々の特徴の幾つかを有する。セラミ
ック基ケ・ノド７０は頂面７４と底面７６とを有する基
板７２を含む。上面７４はその周囲に沿って複数個の導
電性パッド７８を含み、下面７６は先の実施例と同様に
減結合容量性素子８４．８６により電気接続された１対
の離間対向パッド８０．８２を含む。なお、第１−４図
のソケット１０と同様に、ソケット７ｏは導電性バイア
８８を形成すべ（導電性材料（例えば導電性インク）で
満たされた複数個の開口を基板７６に含む。導電性パッ
ド８８は上方導電性パッド７８を下面７６の複数個の導
電性パッド８９へ電気接続し、又は上方導電性パッド７
８を下方導電性パッド８０又は８２へ電気接続する。
第５−９図のソケット４０と同様に、ソケット７０は複
数個の弾性または柔軟なＪ字形リード９０を含む。しか
し、第５−９図のＪ字形リード５８はセラミック基板の
対向した頂面と底面とを電気的に橋絡するが、本発明の
第１０図の実施例では、Ｊ字形リード９０は底面７６に
沿って位置するだけである。而して、Ｊ字形リードは上
方偏平化部分９２及び下方偏平化部分９４を含む。上方
偏平化部分９２は下方セラミック面７６により支持され
、下方偏平化部分９４は半田パッドにより印刷配線板上
に支持される。而して、第１２図に示すように、上方導
電性パッド７８はバイア８８を経てリード９０の偏平化
部分９４と電気的に連通する。その結果、第１３図に示
すように、ソケット７０は第４図、第９図に示す前記実
施例と同様の態様でリード無しセラミックチップキャリ
ヤ９６を印刷配線板９８へ接続するように作用する。
本発明の面装着リード無しセラミックチップキャリヤに
用いるセラミックソケットは先行技術の問題及び欠点の
多くを克服する。例えば、本発明のソケットはセラミッ
ク材料から□成るから、破滅的な継手の故障がセラミッ
クチップキャリヤと印刷配線板との間にしばしば生じる
熱膨張の際の問題が回避される。なお、金属芯（インバ
ー芯）の使用、及びプラスチック成形ソケットの使用の
ような、熱膨張に伴う問題を解決するために提案された
高価で非能率的な解決策はもはや必要でない。
また、減結合コンデンサに関連した高いインダクタンス
及び印刷配線板の面のリアルニステートを節約する問題
は、減結合機能を本発明のセラミックソケット内に直接
組み入れることにより回避される。
本発明のなお他の重要な特徴が第１４図、第１５図に示
され、セラミックソケットのなお他の実施例が示され、
これはリード無しセラミックチップキャリヤを貫通穴挿
入可能装置に変換する。第１４図、第１５図は第１−４
図のソケットと本質的に同様のセラミックソケット１０
０を示す。ソケット１００と１０の唯一の差異は偏平化
底面を有する短いピン２４の代わりに、ソケット１００
は貫通穴型印刷配線板に挿入するにに適した狭い端子形
態を有する複数個のピン１０２を含む。而して、第１５
図に示すように、ピン１０２は印刷配線板１０６の貫通
穴１０４へ挿入されており、半田付けされて配線板へ電
気的かつ機械的に接続される。勿論、本発明の他の実施
例（ソケット４０又は７０）も印刷配線板に貫通穴装着
に関して使用するように適合させることもできることは
理解されよう。その結果、本発明の減結合セラミックソ
ケットはリード無しセラミックチップキャリヤを第１４
図に明瞭に示すように貫通穴挿入可能装置に効果的に変
換する手段として使用できる。
好適実施例を図示かつ記述したが、本発明の精神及び範
囲から逸脱することなく種々変更、置換できる。故に、
本発明は例として記述されたもので、限定するものでな
いことは理解されよう。
【図面の簡単な説明】
第１図は本発明の第１実施例によるリード無しチップキ
ャリヤに関して用いるセラミックソケットの斜面図、第
２図は第１図のソケットの底面斜面図、第３図は第１図
と第２図のソケットからの接触ピンの一部横断面した拡
大図、第４図はリード無しセラミックチップキャリヤと
印刷配線板とのサブアセンブリにおける第１図のセラミ
ックソケットを示す側面図、第５図は本発明の第２実施
例によるリード無しチップキャリヤのセラミックソケッ
トの平面斜面図、第６図は第５図のセラミックソケット
の底面斜面図、第７図は第５図の７−７線に沿う拡大横
断面図、第８図は第６図の８−８線に沿う拡大横断面図
、第９図はリード無しセラミックチップキャリヤと印刷
配線板とのサブアセンブリにおける第５図のセラミック
ソケットの側面図、第１０図は本発明の第３実施例によ
るす−ド無しチップキャリヤに関連したセラミックソケ
ットの平面斜面図、第１１図は第１０図のセラミックソ
ケットの底面斜面図、第１２図は第１１図の１２−１２
線に沿う拡大横断面図、第１３図はリード無しセラミッ
クチップキャリヤと印刷配線板とのサブアセンブリにお
ける第１０のセラミックソケットの側面図、第１４図は
第１図のセラミックソケットと同様であるが貫通穴装着
に適合したセラミックソケットの側面図、第１５図は第
１４図に示すサブアセンブリの一部の部分横断面拡大側
面図である。 １０．４０．７０．１００．、、　ソケット、１２、、
、基板、　２６．２８．、、導電性パッド、　３０．３
２．、、容量性素子。 特許出願人　　ロジャース・コーポレイション

Claims (1)

  1. 【特許請求の範囲】 １、リード無しセラミックチップキャリヤを装着するソ
    ケットであって、下記のものを含む：対向する上下両偏
    平面を有するセラミック基板手段、 前記セラミック基板手段の前記上面の１列の上方導電性
    パッド、 前記セラミック基板手段の前記下面の第１の下方導電性
    パッド及び前記セラミック基板手段の前記下面の第２の
    下方導電性パッド、これら第１と第２の下方導電性パッ
    ドは互いに電気的に絶縁される、 前記セラミック基板手段の下面に設けた前記第１と第２
    の導電性パッド間に連通する少なくとも１つの減結合コ
    ンデンサ素子手段、 前記セラミック基板手段へ取り付けた１列の導電性ピン
    手段、これらの導電性ピン手段の各々は前記上方導電性
    パッドの各々へ電気接続され、前記導電性ピン手段の少
    なくとも１つは前記第１の下方導電性パッドへ電気接続
    され、前記導電性ピン手段の少なくとも他の１つは前記
    第２の下方導電性パッドへ電気接続される。 ２、請求項１記載のソケットであって、 前記セラミック基板手段は長方形であり、前記１列の上
    方導電性パッドは前記セラミック基板手段の前記上面の
    周囲に沿って終わり、前記第１及び第２の下方導電性パ
    ッドは前記セラミック基板手段の前記下面の周囲に沿っ
    て終わる。 ３、請求項１記載のソケットであって、下記のものを含
    む： 前記上方導電性パッドの各々と前記基板手段の前記下面
    との間に連通する前記セラミック基板手段を通じる１列
    の導電性バイア、 前記導電性ピン手段の各々は前記バイアの各々へ接続さ
    れる。 ４、請求項３記載のソケットであって、 前記導電性ピン手段の各々は偏平化した頂面と底面とを
    有する筒状ロッドを含む。 ５、請求項３記載のソケットであって、 前記導電性ピン手段はＪ字形である。 ６、請求項１記載のソケットであって、 前記導電性ピン手段の各々はＪ字形である。 ７、請求項６記載のソケットであって、 前記Ｊ字形導電性ピン手段の少なくとも１つから中央部
    材が延びて顎を規定しこの顎は前記セラミック基板手段
    の縁を収容し、これにより前記上方導電性パッドの１つ
    を前記第１及び第２の下方導電性パッドの１つへ接続す
    る。 ８、請求項１記載のソケットであって、 前記減結合コンデンサ素子手段は対向端子を有する多層
    コンデンサ素子を含む。 ９、請求項２記載のソケットであって、 前記第１及び第２の下方導電性パッドは前記セラミック
    基板手段の前記内面の前記周囲から発散する形状を有す
    る。 １０、請求項１記載のソケットであって、 前記セラミック基板手段はアルミナから成る。 １１、請求項１記載のソケットであって、 前記ピン手段の各々は貫通穴の装着を可能にする狭い端
    子を有する。 １２、面装着リード無しチップキャリヤに用いるソケッ
    トであって、面装着リード無しチップキャリヤパッケー
    ジはその周囲に外側で配置された１列の導電性接続手段
    を有し、導電性接続手段の少なくとも幾つかは第１及び
    第２の電圧レベル導電性接続手段であり、ソケットは下
    記のものを含む対向する上下両偏平面を有するセラミッ
    ク基板手段、 前記セラミック基板手段の前記上面の１列の上方導電性
    パッド、 前記セラミック基板手段の前記下面の第１の下方導電性
    パッド及び前記セラミック基板手段の前記下面の第２の
    下方導電性パッド、これら第１と第２の下方導電性パッ
    ドは互いに電気的に絶縁される、 前記セラミック基板手段の下面に設けた前記第１と第２
    の導電性パッド間に連通する少なくとも１つの減結合コ
    ンデンサ素子手段、 前記セラミック基板手段へ取り付けた１列の導電性ピン
    手段、これらの導電性ピン手段の各々は前記上方導電性
    パッドの各々へ電気接続され、前記導電性ピン手段の少
    なくとも１つは前記第１の下方導電性パッドへ電気接続
    され、前記導電性ピン手段の少なくとも他の１つは前記
    第２の下方導電性パッドへ電気接続され、 前記ピン手段の少なくとも幾つかの形態は面装着リード
    無しチップキャリヤパッケージの接続手段の第１及び第
    ２電圧レベルの形態に対応する。 １３、請求項１２記載のソケットであって、前記セラミ
    ック基板手段は長方形であり、前記１列の上方導電性パ
    ッドは前記セラミック基板手段の前記上面の周囲に沿っ
    て終わり、前記第１及び第２の下方導電性パッドは前記
    セラミック基板手段の前記下面の周囲に沿って終わる。 １４、請求項１２記載のソケットであって、下記のもの
    を含む： 前記上方導電性パッドの各々と前記基板手段の前記下面
    との間に連通する前記セラミック基板手段を通じる１列
    の導電性バイア、 前記導電性ピン手段の各々は前記バイアの各々へ接続さ
    れる。 １５、請求項１４記載のソケットであって、前記導電性
    ピン手段の各々は偏平化した頂面と底面とを有する筒状
    ロッドを含む。 １６、請求項１２記載のソケットであって、前記導電性
    ピン手段はＪ字形である。 １７、請求項１２記載のソケットであって、前記導電性
    ピン手段の各々はＪ字形である。 １８、請求項１７記載のソケットであって、前記Ｊ字形
    導電性ピン手段の少なくとも１つから中央部材が延びて
    顎を規定しこの顎は前記セラミック基板手段の縁を収容
    し、これにより前記上方導電性パッドの１つを前記第１
    及び第２の下方導電性パッドの１つへ接続する。 １９、請求項１２記載のソケットであって、前記減結合
    コンデンサ素子手段は対向端子を有する多層コンデンサ
    素子を含む。 ２０、請求項１３記載のソケットであって、前記第１及
    び第２の下方導電性パッドは前記セラミック基板手段の
    前記内面の前記周囲から発散する形状を有する。 ２１、請求項１２記載のソケットであって、前記セラミ
    ック基板手段はアルミナから成る。 ２２、請求項１２記載のソケットであって、前記ピン手
    段の各々は貫通穴の装着を可能にする狭い端子を有する
    。 ２３、電子サブアセンブリ、これは下記のものを含む： 面装着可能リード無し集積回路チップキャリヤパッケー
    ジ、このリード無しチップキャリヤパッケージはその周
    囲に外側で配置された１列の導電性接続手段を有し、接
    続手段の少なくとも幾つかは第１及び第２の電圧レベル
    接続手段であり、回路板、この回路板は前記リード無し
    チップキャリヤパッケージからの前記接続手段と電気的
    に連通する導電性パッドを有し、 ソケット手段、このソケット手段は前記面装着可能リー
    ド無し集積回路チップキャリヤと前記回路板との間に装
    着され、前記リード無しチップキャリヤパッドを前記回
    路板へ電気接続し、前記ソケット手段は下記のものを含
    む： 対向する上下両偏平面を有するセラミック基板手段、 前記セラミック基板手段の前記上面の１列の上方導電性
    パッド、 前記セラミック基板手段の前記下面の第１の下方導電性
    パッド及び前記セラミック基板手段の前記下面の第２の
    下方導電性パッド、これら第１と第２の下方導電性パッ
    ドは互いに電気的に絶縁される、 前記セラミック基板手段の下面に設けた前記第１と第２
    の導電性パッド間に連通する少なくとも１つの減結合コ
    ンデンサ素子手段、 前記セラミック基板手段へ取り付けた１列の導電性ピン
    手段、これらの導電性ピン手段の各々は前記上方導電性
    パッドの各々へ電気接続され、前記導電性ピン手段の少
    なくとも１つは前記第１の下方導電性パッドへ電気接続
    され、前記導電性ピン手段の少なくとも他の１つは前記
    第２の下方導電性パッドへ電気接続され、 前記ピン手段の少なくとも幾つかの形態は面装着リード
    無しチップキャリヤパッケージの接続手段の第１及び第
    ２電圧レベルの形態に対応する。 ２４、請求項２３記載のサブアセンブリであって、 前記セラミック基板手段は長方形であり、前記１列の上
    方導電性パッドは前記セラミック基板手段の前記上面の
    周囲に沿って終わり、前記第１及び第２の下方導電性パ
    ッドは前記セラミック基板手段の前記下面の周囲に沿っ
    て終わる。 ２５、請求項２３記載のサブアセンブリであって、下記
    のものを含む： 前記上方導電性パッドの各々と前記基板手段の前記下面
    との間に連通する前記セラミック基板手段を通じる１列
    の導電性バイア、 前記導電性ピン手段の各々は前記バイアの各々へ接続さ
    れる。 ２６、請求項２５記載のサブアセンブリであって、 前記導電性ピン手段の各々は偏平化した頂面と底面とを
    有する筒状ロッドを含む。 ２７、請求項２５記載のサブアセンブリであって、 前記導電性ピン手段はＪ字形である。 ２８、請求項２３記載のサブアセンブリであって、 前記導電性ピン手段の各々はＪ字形である。 ２９、請求項２８記載のサブアセンブリであって、 前記Ｊ字形導電性ピン手段の少なくとも１つから中央部
    材が延びて顎を規定しこの顎は前記セラミック基板手段
    の縁を収容し、これにより前記上方導電性パッドの１つ
    を前記第１及び第２の下方導電性パッドの１つへ接続す
    る。 ３０、請求項２３記載のサブアセンブリであって、 前記減結合コンデンサ素子手段は対向端子を有する多層
    コンデンサ素子を含む。 ３１、請求項２４記載のサブアセンブリであって、 前記第１及び第２の下方導電性パッドは前記セラミック
    基板手段の前記内面の前記周囲から発散する形状を有す
    る。 ３２、請求項２３記載のサブアセンブリであって、 前記セラミック基板手段はアルミナから成る。 ３３、請求項２３記載のサブアセンブリであって、 前記ピン手段の各々は貫通穴の装着を可能にする狭い端
    子を有する。
JP63311006A 1987-12-08 1988-12-07 リード無しセラミックチップキャリヤ用ソケット Pending JPH01204379A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13008587A 1987-12-08 1987-12-08
US130085 1993-09-30

Publications (1)

Publication Number Publication Date
JPH01204379A true JPH01204379A (ja) 1989-08-16

Family

ID=22442984

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63311006A Pending JPH01204379A (ja) 1987-12-08 1988-12-07 リード無しセラミックチップキャリヤ用ソケット

Country Status (4)

Country Link
JP (1) JPH01204379A (ja)
GB (1) GB8828691D0 (ja)
IT (1) IT8822889A0 (ja)
WO (1) WO1989005570A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007132612A1 (ja) * 2006-05-17 2007-11-22 Murata Manufacturing Co., Ltd. 複合基板及びその製造方法
CN113784505A (zh) * 2021-10-11 2021-12-10 贵阳顺络迅达电子有限公司 一种90°电桥电路板优化结构及其制造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002170739A (ja) * 2000-11-29 2002-06-14 Murata Mfg Co Ltd 積層セラミックコンデンサモジュール
US6936917B2 (en) 2001-09-26 2005-08-30 Molex Incorporated Power delivery connector for integrated circuits utilizing integrated capacitors
AU2003217883A1 (en) 2002-02-25 2003-09-09 Molex Incorporated Power delivery to base of processor
CN102009433B (zh) * 2010-11-03 2012-11-21 江苏省宜兴电子器件总厂 陶瓷外壳刻槽模具及用该模具加工无引线陶瓷外壳的方法
CN104080273A (zh) * 2014-07-04 2014-10-01 中国航天科技集团公司第五研究院第五一三研究所 Lccc陶瓷转接座

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3340438A (en) * 1965-04-05 1967-09-05 Ibm Encapsulation of electronic modules
JPS5613394B2 (ja) * 1974-11-29 1981-03-27
US4445274A (en) * 1977-12-23 1984-05-01 Ngk Insulators, Ltd. Method of manufacturing a ceramic structural body
US4214120A (en) * 1978-10-27 1980-07-22 Western Electric Company, Inc. Electronic device package having solder leads and methods of assembling the package
JPS5939949U (ja) * 1982-09-08 1984-03-14 アルプス電気株式会社 高周波回路装置
US4551747A (en) * 1982-10-05 1985-11-05 Mayo Foundation Leadless chip carrier apparatus providing for a transmission line environment and improved heat dissipation
US4560826A (en) * 1983-12-29 1985-12-24 Amp Incorporated Hermetically sealed chip carrier
US4673967A (en) * 1985-01-29 1987-06-16 Texas Instruments Incorporated Surface mounted system for leaded semiconductor devices

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007132612A1 (ja) * 2006-05-17 2007-11-22 Murata Manufacturing Co., Ltd. 複合基板及びその製造方法
JPWO2007132612A1 (ja) * 2006-05-17 2009-09-24 株式会社村田製作所 複合基板及びその製造方法
JP4725817B2 (ja) * 2006-05-17 2011-07-13 株式会社村田製作所 複合基板の製造方法
CN113784505A (zh) * 2021-10-11 2021-12-10 贵阳顺络迅达电子有限公司 一种90°电桥电路板优化结构及其制造方法

Also Published As

Publication number Publication date
WO1989005570A1 (en) 1989-06-15
GB8828691D0 (en) 1989-01-11
IT8822889A0 (it) 1988-12-06

Similar Documents

Publication Publication Date Title
EP0117111B1 (en) Semiconductor device assembly
US4740414A (en) Ceramic/organic multilayer interconnection board
US5610436A (en) Surface mount device with compensation for thermal expansion effects
JPH033290A (ja) 電子回路アセンブリ用サーマルシヤント及びその製造方法
EP0423821A2 (en) Surface-mount network device
WO1998018302A1 (en) Means and method for mounting electronics
JP3340350B2 (ja) 薄膜多層基板及び電子装置
US6636416B2 (en) Electronic assembly with laterally connected capacitors and manufacturing method
JPH01204379A (ja) リード無しセラミックチップキャリヤ用ソケット
KR900003311B1 (ko) 인쇄 배선 감결합 형태 및 방법
KR20020034702A (ko) 보드용 커넥터
JPH02134890A (ja) 回路素子実装基板
JPH07312242A (ja) 回路基板と表面実装型ｌｓｉとの接続方法、接続構造
JPH10189815A (ja) 半導体素子搭載基板の実装構造
JP3956824B2 (ja) 表面実装型圧電発振器ユニット
JPS6022348A (ja) 半導体装置
JP3692215B2 (ja) 配線基板の実装構造
JPH11340589A (ja) 可撓性回路基板
JP2571022B2 (ja) 半導体集積回路装置
JPS62244156A (ja) 表面実装用パツケ−ジ
JPS6032969B2 (ja) 発振回路のフレキシブルコンデンサ
JPH09199669A (ja) プリント配線基板モジュール
JPH0611355U (ja) リードレス・チップ・キャリア
JPH08264909A (ja) チップ型電子部品
JPH11260959A (ja) 半導体パッケージ