KR900003311B1 - 인쇄 배선 감결합 형태 및 방법 - Google Patents
인쇄 배선 감결합 형태 및 방법 Download PDFInfo
- Publication number
- KR900003311B1 KR900003311B1 KR1019860003693A KR860003693A KR900003311B1 KR 900003311 B1 KR900003311 B1 KR 900003311B1 KR 1019860003693 A KR1019860003693 A KR 1019860003693A KR 860003693 A KR860003693 A KR 860003693A KR 900003311 B1 KR900003311 B1 KR 900003311B1
- Authority
- KR
- South Korea
- Prior art keywords
- mlc
- board
- wiring board
- integrated circuit
- space
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 6
- 238000012876 topography Methods 0.000 title 1
- 230000000694 effects Effects 0.000 claims description 7
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims description 3
- 239000000919 ceramic Substances 0.000 claims description 2
- 239000004020 conductor Substances 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims description 2
- 229910010293 ceramic material Inorganic materials 0.000 claims 1
- 239000011159 matrix material Substances 0.000 abstract description 13
- 239000003985 ceramic capacitor Substances 0.000 abstract description 5
- 230000001419 dependent effect Effects 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 description 20
- 229910000679 solder Inorganic materials 0.000 description 13
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000005476 soldering Methods 0.000 description 5
- 239000003989 dielectric material Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000010348 incorporation Methods 0.000 description 3
- 238000004242 micellar liquid chromatography Methods 0.000 description 3
- 239000002131 composite material Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000013016 damping Methods 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000004927 clay Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000002657 fibrous material Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/642—Capacitive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
- H05K1/0231—Capacitors or dielectric substances
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10507—Involving several components
- H05K2201/10515—Stacked components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
내용 없음.
Description
제 1 도는 인쇄 배선반의 일부를 IC디바이스와 MLC가 차지하게 될 위치를 파선으로 표시한 부분적인 평면도.
제 2 도는 본 발명에 따른 PC반, IC디바이스, 및 MLC의 부분적인 수직 단면도.
제 3 도는 본 발명의 한 실시예를 도시하는 제 2 도의 도면과 유사한 도면.
제 4 도는 본 발명의 장치와 사용되도록 되어진 형태의 종래의 IC디바이스의 축소된 사시도.
제 5 도는 대략 50-70℃의 온도 범위에서 사용하기에 최적화된 유전체를 합체시킨 MLC의 커패시턴스의 변화를 도시한 그래프.
* 도면의 주요부분에 대한 부호의 설명
10 : 인쇄 배선반(PC반) 11 : 솔더 패드
12 : 단자 13 : IC디바이스
14 : 매트릭스 15 : 매트릭스의 저면
16 : 단자의 베이스 부분 17 : 공간
19 : 복수층 세라믹 커패시터(MLC) 22, 23, 24, 25 : 솔더 패드
본 발명은 인쇄 배선반, 집적 회로 조립체(IC) 및 감결합 커패시터를 포함하는 복합전자조립체에 관한 것이다.
본 발명은 또한 최대의 밀도 및 높은 감쇠 효율을 달성할 수 있게 하는 전술한 형태의 디바이스를 제조하는 방법에 관한 것이다.
컴퓨터 산업에 국한되는 것은 아니나 이를 포함한 현재의 실태에 의하면 통상적으로 전자 디바이스들은 인쇄배선(PC)반의 사용으로 조립하고 있다. 통상 PC반은 외부 표면에 또한 절연층들 사이에 끼워져 있는 내부 기판에 복수개의 도전 통로들이 있는 절연기판으로 구성된다. 현재 PC반은 과거의 점과 점을 결선하는 방법을 없애기 위하여 사용되는 거의 일반적인 수단이다. 최대의 회로밀도를 달성하기 위하여 통상 PC반과 함께 그자체에 많은 회로를 수용하고 있는 실리콘 칩(들)을 포함하는 IC다바이스들이 사용된다. IC칩은 PC반 상에 있는 구멍들이나 솔더 패드들(pads)에 대응하도록 간격진 복수개의 접점 굉거들(fingers)이나 단자들이 달려있다. PC반에 IC디바이스의 조립은 IC디바이스의 단자들을 배선반에서 대응하게 간격진 구멍들을 관통시키거나, 혹은 배선반의 솔더 패드들과 단자들을 정렬시킨 후에 단자들과 대응하는 도전 통로들 사이를 납땜 접속시키거나(관통공형 PC반이 사용될 경우)혹은 구멍이 없는 PC반이 사용될 때는 단자들과 솔더 패드들을 납땜 접속함으로써 이루어진다.
특히 컴퓨터에 사용할 경우, IC디바이스의 전력 공급 리이드선의 양단에 분토 커패시터를 사용하는 것이 통상적이다. 전원의 펄스 또는 스파이크(spikes)를 감쇠시키지 않으면 시스템을 통하여 전달되어 본 기술분야에"소프트 에러(soft error)"라고 알려져 있는 것을 일으킬 수 있는 상기 펄스 또는 펄스를 감쇠시키는 것이 상기 커패시터의 기능이다.
지금까지, 필요한 커패시터를 가하는 종래의 수단은 분로 커패시터의 돌출 리이드선을 PC반의 도전 통로에 의하여 IC의 전력 공급 단자들에 접속되는 PC반의 도전 통로에 의하여 IC의 전력 공급 리이드선을 PC반의 도전 통로에 의하여 IC의 전력 공급 단자들에 접속되는 PC반의 적절한 배치된 그로미트(grommets)또는 패드에 납땜하는 것을 수반한다. 추후에, 커패시터와 IC칩의 전력 공급 리이드선 간에 상당한 길이의 도전 통로가 있으면 상당한 인덕턴스를 일으킨다는 것을 인식하게 되었다. 이같은 인덕턴스의 결과로, 소기의 전력 공금 감쇠 효과를 얻기 위해서는 비교적 높은 값의 커패시턴스를 이용하는 것이 필요하였다. 큰 값의 커패시터를 사용하는 것은 전자조립체의 가격을 증가시킬 뿐만 아니라, 높은 값의 커패시터의 외형적 크기 때문에 높은 밀도의 회로를 만들 수 있는 능력도 감소시킨다는 것이 명백하다.
하기 미합중국 특허 제 3,617,817호 및 제 4,249,196호로 예시되듯이 더 최근의 기술에 의하면, 복수층 세라믹 커패시터를 IC디바이스내에 직접 합체시키는 것이 제안된 바 있다. IC패키지 내에 MLC를 결합시킴으로써 IC의 전원 양단에 분로커패시터를 접속시키는 리이드선의 길이는 대단히 짧게 된다. 짧은 리이드선의 사용으로 달성되는 감소된 인덕턴스를 생각하면, 상당히 낮은 값으로 되고 따라서 외형이 더 작은 커패시터를 사용하여 지금까지 가능하였던 것 보다 만족스러운 감쇠 효과를 달성하는 것이 가능함에 밝혀졌다. 커패시터를 IC매트릭스내에 캡슐로 싸 넣으면 회로 밀도를 증가시킬 수 있는 부가적인 장점이 있다.
부정적인 측면으로는, IC매트릭스내에 MLC를 수용하는 것은 여러가지 제조 및 융통성의 문제점을 일으킨다. 제조의 관점에서, 단일 외피내에 열팽창 계수가 다른 구성 부품들을 합체하는 것은 전기적 및 기계적 특성 모두에 어떤 신회성 문제를 일으킨다. 여러가지 회로 구성, 응용 및 전력 공급 조건에 있어서 주어진 IC칩의 사용은 융통성의 관점에서 포함된 커패시턴스가 감쇠를 위한 이상적인 커패시턴스의 단지 근사치에만 상당하는 상황을 만든다. 따라서, IC패키지 내에 MLC를 합체시키는 것이 개념적으로는 본 기술분야의 상당한 발전이지만, 이같은 복합디바이스의 사용은 지금까지 널리 보급되지 않고 있다.
전술한 배경을 염두에 두고, 본 발명의 목적은 PC반, IC디바이스, 및 MLC가 회로 밀도를 감소시키지 않고 그 특수 회로응용에 MLC의 감쇠 효과를 최적화시키는 방식으로 결합되어 포함되는 이상적인 회로 형태를 제공하는 것이다.
본 발명의 또 하나의 목적은 종래의 대량 생산되는 IC디바이스들이 IC내부에 MLC를 합체시킴으로써, IC의 제조를 복합하게 만들지 않고 MLC와 IC사이에 긴 리이드선의 사용을 필요로 하지 않게 MLC의 감쇠치를 최적화시키는 방식으로 PC반 및 감쇠 MLC가 결합되게 하는 것이다.
더 구체적으로, 본 발명은 회로 밀도를 희생시키기 않고 커패시터를 가장 효울적으로 사용하는 방식으로 조립되는 PC반, IC 및 MLC의 결합에 관한 것이다.
더 구체적으로 말해서, 발명에 의하면, 통상적인 내부 통로를 지니며 그 노출된 외부 표면에 IC의 단자들이 고착되는 일련의 솔더 패드들을 갖는 인쇄배선반이 제공된다. PC반과 함께, 단자들이 IC의 저면 밑으로 돌출되게 달려 있는 레그들(legs)로 구성되는 그 자체는 공지된 IC디바이스가 제공된다. 본 발명의 혁신적인 특징은 IC의 본체가 차지할 공간바로 밑에 배치되는 한 쌍의 솔더 패드들을 구비하고 있는 것에 관련되는 것으로서, 상기 솔더 패드들은 IC의 전력공급 단자들에 접속될 PC반의 전력 공급 단자에 이르는 도전통로를 포함한다.
IC의 부착 전에, MLC는 IC가 차지하게 될 공간의 밑에 있는 공간에 배치되는 솔더 패드 들에 접속된다. MLC 의 두께 치수는 그것이 IC의 저면 밑과 PC반 위의 사이의 부위에 배치될 수 있도록 되고, 이같은 공간은 IC디바이스의 밑으로 연장되는 단자들의 길이에 의하여 마련된다.
본 발명의 중요한 특징은 각 IC디바이스가 그 특유의 의도된 용도로 작용할 때 특정된 온도 또는 특정된 온도 범위내에서 동작한다는 것을 인식한데서 비롯된 것이다. 또한 주어진 IC가 동작하게 될 온도는 응용에 따라 변한다는 것도 인식하였다. MLC가 동작하게 될 온도 또는 온도 범위가 알려진다면 MLC를 제조하는데 사용되는 유전체 재료의 조직도 최대 유전 상수를 제공하도록 맞추어 질 수 있다는 것도 또한 인식하였다.
따라서, MLC를 IC의 바로 밑에 IC에 의해 발생되는 열이 MLCL를 특정된 작동 혹은 예상가능한 동작온도 범위내로 유지하게 되는 열 교환 관계로 배치함으로써 최적의 회로 구성을 할 수 있다는 사실도 발견하게 되였다. 따라서, PC 반과 IC사이의 공간에서 동작 온도를 측정하거나 혹은 이같은 특성을 IC의 특정된 회로 구성에서의 공지된 동작 파라미터로 부터 추정하고 MLC를 상기 공간에 열교환 관계로 배치함으로써, MLC의 유전체 조성을 MLC의 값이 이상적인 감쇠효과를 달성하는 최적치로 유지되는 방식으로 맞추는 것이 가능하다.
더 구체적으로 말해서, 주어진 IC가 PC반과 IC의 저면 사이의 공간이 예컨대 대략 65-70℃의 온도범위로 유지되는 회로 구성에 사용된다면, 이러한 상황하에서 유전체 재료는 그 재료의 유전 상수가 상기 범위내에서 최고로 되도록 조직하는 것이 가능하다. 이러한 방식으로 커패시터의 크기는 소기의 커패시턴스값을 달성하는데 필요한 최소로 유지되게 된다.
전술한 바로 부터 명백하듯이, 본 발명은 적절한 부착 패드들과 내부 도체들, IC 디바이스의 저면을 배선반 위에서 미리 정해진 거리만큼 이격시키는 단자들을 포함하는 IC디바이스, 및 IC디바이스의 저면을 PC반의 사이에 IC디바이스의 전력공급 단자들과 분로 관계로 배치되는 MLC를 포함하고 있는 제조품을 제공하는 것으로서, 상기 MLC는 IC디바이스와 MLC가 MLC의 커패시턴스를 소기의 값 또는 소기의 범위로 유지하도록 상호작용하는 열 교환 관계로 배치된다,
본 발명은 또한 IC(그리고 존재할 수도 있는 다른 인접한 회로들)의 열 영향으로부터 MLC가 차지하게될 부위의 온도를 측정하고 그 공간에 유전체 재료로 만들어진 MLC를 삽입하는 단계들을 포함하는 이상적인 회로 감쇠 구조를 달성하는 방법에 관한 것으로서, 처하게 될 예상 동작 온도에 관하여 그 값이 최적화된 유전체, 능동 소자들은 PC 반 상에 열교환 관계로 배치된다.
이하 첨부 도면을 참조하여 본 발명을 설명한다.
제 1 도에는 전형적으로 폴리머 보강 유지 섬유 재료등으로 구성되는 PC반(10)의 일부분이 도시되어 있다. 배선반(10)은 복수개의 표면 부착된 솔더 패드들(11)에서 끝나는 다수의 내부 도전 통로들을 포함한다.
본 기술 분야에 숙련된 자에게 명백하듯이, 제 1 도에 도시된 PC반의 일부분은 단지 예로 도시된 구성이 다수 반복되거나 또는 그 변형을 포함하는 대형 배선반 구조의 작은 부분을 나타낸다. 솔더 패드들(11)은 제 2 도에 더 상세히 도시된 IC디바이스(13)에서 돌출되는 단자들(12)의 접속점들을 형성하도록 되어 있다. 제 2 도에 도시된 IC디바이스 그 자체는 공지된 것이므로 그 상세 구성은 본 발명을 이해하는데 필요한 정도까지만 설명한다.
더 구체적으로, IC 디바이스(13)는 대체로 다수의 회로들이 에칭 및 형석되어 있는 실리콘 칩을 포함한다. 이 실리콘칩은 에폭시 등의 폴리머 매트릭스(14)내에 캡슐피복되어 있다. 단자들(12)은 매트릭스를 관통하여 캡슐 피복된 실리콘 칩의 회로들에 접속된다. IC 디바이스(13)의 매트릭스(14)는 하방으로 배향된 저면(15)을 포함한다.
제 2 도에서 알 수 있듯이, 매트릭스(14)의 저면(15)은 단자들(12)의 베이스 부분(16)의 위의 높이에 배치된다. 따라서, IC 가 설치된 상태일 때, PC 반의 상면(18)과 매트릭스(14)의 저면(15)의 사이에는 공간(17)이 형성되어 진다. 이와같이 형성되는 공간(17)내에는 앞서 장착된 MLC(19)가 있으며, 이러한 커패시터는 그 높이 치수가 대략
에서
인치 까지의 범위내로 유지되는 것이 바람직한 복수층 세라믹 커패시터이다. MLC(19)는 통상적인 방식으로 반대 극성의 내부 커패시터 전극들에 접속되는 말단부들(20, 21)을 포함하는데, 이 말단부들(20, 21)은 테두리 부분을 덮고 또한 부가적으로 MLC 본체의 단부들에 인접한 중첩 부분들을 덮는 것이 바람직한 얇은 금속 밴드의 행태로 되는 것이 좋다. 말단부들(20, 21)은 PC반상의 매트릭스(14)의 저면(15)바로 밑에 놓이는 부위에 제각기 형성되는 솔더 패드들(22, 23)에 납땜 접착된다. PC반은 MLC(19)의 단자들을 MLC의 전력 공급 단자들을 결속하는 솔더 패드들(24, 25)에 전기 접속시키는 작용을 하는 내부 도전 통로들(22', 23')을 포함한다.
전술한 바로 부터 알 수 있듯이 납땜 방법들으로 커패시터(19)에 이어서 IC(13)를 부착한 후에 MLC는 IC의 전력공급 단자들에 접속된 패드들(24, 25)와 분로 관계로 배치된다. MLC(19)도 마찬가지로 저면(15)에 대한 근접관계에 의하여 IC디바이스(13)와 열교환 관계로 배치될 것이다.
MLC를 IC에 대해 열교환 관계로 결합시킴으로써, MLC의 유전체 재료의 유전 상수를 특정된 디바이스의 동작 온도 범위에서 최대 커패시턴스를 제공하도록 맞추는 것이 가능하다.
제 5 도를 보면, 바륨 티탄산염 유전체의 유전 상수 변화를 도시한 그래프가 나타나 있다. 그래프에서 Y축은 X축을 따라 변하는 온도에 따른 커패시턴스의 변화율을 나타낸다. 그래프로 부터 알 수 있듯이, 커패시터가 대략 55o에서 60℃까지의 온도범위에서 작용할 경우에 25℃에서의 기준치에서 2%5의 커패시턴스의 증가가 이루어진다. 주어진 IC가 특정된 회로응용에서 작용하게 될 온도를 측정하는 것이 가눙하므로, 즉, IC의 밑에서 나타나는 온도를 측정함으로써, 상기 온도범위에서 유전 상수가 최대로 되는 유전체를 이용하는 커패시터를 선정하는 것이 가능하다. 이와같이 선정된 유전체를 최적화함으로써, 더 소형의 커패시터를 제조하는 것 및/또는 커패시턴스를 최대로 만드는 것 그리고 이에 따라 선정된 커패시터의 펄스 감쇠 효과를 극대화시키는 것이 가능하다. 제 3 도를 보면, 제 2 도의 실시예와 외피(14')의 저면(15')이 MLC(19)의 일부분을 둘러싸는 크기로 된 하방을 향한 요부(30)를 포함하는 것을 제외하고 모든 면에서 유사한 본 발명의 실시예가 도시되어 있다. 이러한 배열에 의하여 커패시터와 IC디바이스의 열교환 관계는 향상되고 최대열전달이 확보된다. 부가적으로, IC디바이스에 요부를 형성하고 그 내부에 MLC의 일부분을 수용함으로써 최대의 간소화 및 회로 밀도가 제공된다.
전술한 바로 부터 명백하듯이, 본 발명은 PC반, IC디바이스 및 IC디바이스 밑에서 IC와 열교환 관계로 배열되는 MLC를 포함하는 신규한 장치를 의도한 것이다. 또한 본 명세서는 IC디바이스 밑의 공간을 가장 유효하게 사용할 수 있게 하는 신규한 방법을 구체화시킨 것임을 알 수 있을 것이다.
더 구체적으로, 상기 방법은 IC디바이스 밑의 동작 온도 범위를 측정하고 IC디바이스 밑의 공간에 발생될 온도 범위에 따라서 MLC에 사용될 유전체를 선정하는 단계들을 포함한다. 세라믹 커패시터 산업에서 온도의 함수로서 유전 상수의 가변성은 공지된 현상이고, 따라서 이 분야에 숙련된 자이면, 일단 특정된 동작 온도가 알려지면 선정된 범위에서 유전 상수를 극대화시키기 위하여 공지된 세라믹 조직을 용이하게 조정 또는 변형할 수 있다.
이 분야에 숙련되어 있고 본 명세서에 익숙한 자에게는 상세 구성의 다양한 변형이 명백하게 될 것이다. 따라서, 본 발명은 첨부되는 특허청구의 범위의 범위내에서 넓게 해석되어야 할 것이다.
Claims (5)
- 복수개의 도전 통로들, 배선반의 표면 상의 복수개의 도전성 장착 패드들, 상기 배선반 상에 장착되는 다수의 내부 회로수단을 포함하는 집적 회로 칩 조립체를 가지며, 상기 패드들은 상기 도전 통로들중의 선택된 것들과 전기적으로 도전되는 관계로 되고, 상기 집적 회로 칩 조립체는 절연 외피 및 그 외피를 관통하여 그 하부 표면 밑의 위치까지 연장되게 매달려 있는 리이드 선부재들을 포함하며, 상기 리이드 선 부재들은 상기 배선반의 상기 패드들 중의 선정된 것들에 전기 및 기계적으로 접착되고, 상기 외피의 표면은 상기 리이드선과 패드들의 접속 상태에서 상기 배선반의 표면에 이격된 관계로 배치되며, 상기 배선반이 상기 집적회로 조립체의 하부 표면과 상기 배선반의 표면 사이의 공간에 배치되는 최소한 한 쌍의 장착 패드들, 상기 패드들의 쌍을 상기 다른 패드들중의 선정된 것들과 전기 접속시키는 상기 표면에서 멀리 떨어져 있는 상기 배선반 상의 도체 수단, 및 상기 패드들의 쌍의 간격에 따라 간격져 있는 노출된 단자들의 쌍을 갖는 MLC를 포함하고, 상기 MLC는 상기 배선반과 상기 외피의 하부 표면 사이의 공간에 배치되며, 상기 MLC의 단자들 각각은 상기 패드들의 쌍의 각각에 전기적으로 및 기계적으로 접착되는 인쇄회로 배선반.
- 제 1 항에 있어서, 상기 외피의 하부 표면이 상부를 향해 연장되는 요부를 포함하고, 상기 MLC가 상기 요부 내에 최소한 부분적으로 수용된 장치.
- 제 1 항에 있어서, 상기 MLC의 상부 표면이 상기 외피의 하부 표면에 근접하게 이격된 열 교환 관계로 배치되는 장치.
- 제 1 항에 있어서, 상기 MLC는 집적회로 조립체와 그 배선반 사이의 공간에서 집적회로 조립체에 열교환 관계로 배치되며, MLC가 포함된 세라믹 재료 유전상수는 집적회로 조립체의 하부표면과 PC반의 표면 사이의 공간에서 발생하는 규정 작동 온도 범위에서 최대인 장치.
- 인쇄된 회로판에 근접하여 이격되어 설치된 집적회로 디바이스의 전력 공급시에 MLC의 펄스감쇠 효과를 극대화하는 방법에 있어서, 상기 PC반의 상부 표면과 집적회로 디바이스의 하부표면 사이의 공간에서 평균의 규정 작동 온도 범위를 측정하고, 유전 상수가 상기 작동온도의 규정 범위에서 최대인 세라믹 유전성의 조성물을 지니는 MLC을 제공하고, MLC의 말단을 PC반의 표면에 접촉하도록 부착시킨 다음 상기 MLC에 의해 분로된 상기 PC반에 접촉하도록 집적회로 디바이스가 연결되게 MLC에 대하여 공간을 두고 열교환 관계로 겹쳐 놓여진 PC반에 IC디바이스를 부착시키는 단계를 포함하는 MLC의 펄스 감쇠효과를 극대화하는 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US74297485A | 1985-06-11 | 1985-06-11 | |
| US742974 | 1985-06-11 | ||
| US742,974 | 1985-06-11 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR870000849A KR870000849A (ko) | 1987-02-20 |
| KR900003311B1 true KR900003311B1 (ko) | 1990-05-14 |
Family
ID=24986997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019860003693A KR900003311B1 (ko) | 1985-06-11 | 1986-05-13 | 인쇄 배선 감결합 형태 및 방법 |
Country Status (6)
| Country | Link |
|---|---|
| JP (1) | JPS61287292A (ko) |
| KR (1) | KR900003311B1 (ko) |
| CN (1) | CN86103388A (ko) |
| DE (1) | DE3618590A1 (ko) |
| FR (1) | FR2583251A1 (ko) |
| GB (1) | GB2176654B (ko) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6232693A (ja) * | 1985-08-03 | 1987-02-12 | 株式会社 ニフコ | プリント基板への回路部品実装方法 |
| US4882656A (en) * | 1986-12-12 | 1989-11-21 | Menzies Jr L William | Surface mounted decoupling capacitor |
| FR2622346B1 (fr) * | 1987-10-23 | 1993-05-28 | Eurofarad | Condensateur pour micro-circuit electronique et montage incorporant un tel condensateur |
| KR100277314B1 (ko) | 1996-11-08 | 2001-01-15 | 모기 쥰이찌 | 박막콘덴서 및 이를탑재한반도체장치 |
| US6408090B1 (en) * | 1998-09-28 | 2002-06-18 | Siemens Production And Logistics System Aktiengesellschaft | Method for position recognition of components equipped on a substrate in an automatic equipping unit |
| US6404649B1 (en) | 2000-03-03 | 2002-06-11 | Advanced Micro Devices, Inc. | Printed circuit board assembly with improved bypass decoupling for BGA packages |
| JP4186589B2 (ja) * | 2002-10-30 | 2008-11-26 | 松下電器産業株式会社 | シート形電子部品モジュール |
| CN1589093A (zh) * | 2004-08-13 | 2005-03-02 | 广州金升阳科技有限公司 | 改善点焊中细微漆包线焊点强度的方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4502101A (en) * | 1982-07-30 | 1985-02-26 | Rogers Corporation | Decoupled integrated circuit package |
| FR2576448B1 (fr) * | 1985-01-22 | 1989-04-14 | Rogers Corp | Condensateur de decouplage pour assemblage avec disposition a grille de broches |
-
1986
- 1986-04-14 GB GB08609059A patent/GB2176654B/en not_active Expired
- 1986-05-13 KR KR1019860003693A patent/KR900003311B1/ko active IP Right Grant
- 1986-05-17 CN CN198686103388A patent/CN86103388A/zh active Pending
- 1986-06-03 DE DE19863618590 patent/DE3618590A1/de not_active Withdrawn
- 1986-06-04 JP JP61130025A patent/JPS61287292A/ja active Pending
- 1986-06-11 FR FR8608455A patent/FR2583251A1/fr not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| GB2176654A (en) | 1986-12-31 |
| JPS61287292A (ja) | 1986-12-17 |
| FR2583251A1 (fr) | 1986-12-12 |
| GB8609059D0 (en) | 1986-05-21 |
| GB2176654B (en) | 1988-08-10 |
| CN86103388A (zh) | 1986-12-10 |
| KR870000849A (ko) | 1987-02-20 |
| DE3618590A1 (de) | 1986-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1180824A (en) | Integrated circuit device having internal dampening for a plurality of power supplies | |
| JP2724312B2 (ja) | Ｉｃチップ・キャリアパッケージ | |
| US5734555A (en) | Shared socket multi-chip module and/or piggyback pin grid array package | |
| JPS63260191A (ja) | 表面装着リード無しチツプ支持体用、表面装着リード付きチツプ支持体用、およびピン・グリッド列パツケージ用の減結合コンデンサー | |
| US5610436A (en) | Surface mount device with compensation for thermal expansion effects | |
| KR19990063681A (ko) | 다중칩 모듈 | |
| JPH07508858A (ja) | 電力素子を備えた多層ハイブリッド用の組立ユニット | |
| IT1173777B (it) | Modulo di circuito integrato e procedimento per fabbricarlo | |
| KR900003311B1 (ko) | 인쇄 배선 감결합 형태 및 방법 | |
| EP0330372A2 (en) | Hybrid ic with heat sink | |
| US6636416B2 (en) | Electronic assembly with laterally connected capacitors and manufacturing method | |
| KR970703617A (ko) | 전도선을 가진 리드프레임 리드를 포함한 고밀도 집적회로 조립체(a high density integrated circuit assembly combining leadframe leads with conductive traces) | |
| JPH01204379A (ja) | リード無しセラミックチップキャリヤ用ソケット | |
| US5253145A (en) | Compliant cantilever surface mount lead | |
| JP2554040Y2 (ja) | 電子部品取付構造 | |
| JPH03120857A (ja) | 電子部品塔載装置 | |
| JP2999930B2 (ja) | 混成集積回路装置およびその製造方法 | |
| JP2592869Y2 (ja) | 混成ｉｃ装置 | |
| JPH0125491Y2 (ko) | ||
| JPS6120757Y2 (ko) | ||
| JPH041744Y2 (ko) | ||
| JPH0611355U (ja) | リードレス・チップ・キャリア | |
| JPS58182811A (ja) | コンデンサ取付構造 | |
| JPS6435943A (en) | Hybrid integrated circuit device | |
| JPH05335480A (ja) | 電力用半導体モジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| NORF | Unpaid initial registration fee |