KR19990063681A - 다중칩 모듈 - Google Patents

다중칩 모듈 Download PDF

Info

Publication number
KR19990063681A
KR19990063681A KR1019980702145A KR19980702145A KR19990063681A KR 19990063681 A KR19990063681 A KR 19990063681A KR 1019980702145 A KR1019980702145 A KR 1019980702145A KR 19980702145 A KR19980702145 A KR 19980702145A KR 19990063681 A KR19990063681 A KR 19990063681A
Authority
KR
South Korea
Prior art keywords
support member
substrate
support
multichip module
electrically
Prior art date
Application number
KR1019980702145A
Other languages
English (en)
Inventor
디터 나피랄라
Original Assignee
클라우스 포스, 게오르그 뮐러
로베르트 보쉬 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 클라우스 포스, 게오르그 뮐러, 로베르트 보쉬 게엠베하 filed Critical 클라우스 포스, 게오르그 뮐러
Publication of KR19990063681A publication Critical patent/KR19990063681A/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/045—Hierarchy auxiliary PCB, i.e. more than two levels of hierarchy for daughter PCBs are important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/328—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other

Abstract

본 발명은, 그 기판의 장착면에는 IC 소자와 추가의 전기적 소자가 설치되어 있고 이들 소자는 전기 전도성 연결부재를 통하여 서로 연결되어 있으며, 거기에 있어 전기적 관통도체는 장착면으로부터 지지기판의 하면에 까지 뻗어 다중칩 모듈을 조립물 지지체와 전기적으로 연결하기 위해 하면 위에 배치되어 있는 땜납접점과 연결되어 있는 지지기판을 구비한 다중칩 모듈에 관한 것이다. 본 발명은, 다중칩 모듈의 표면상에 있어 전도로 밀도를 감소시키고 지지기판의 필요한 층의 수를 저감시키기 위해, IC소자와 지지기판 사이에는 지지부재가 배치되게 하고, 그 지지부재는 전도로 및 소자를 갖고, 그들은 지지부재 위에 있는 제 1 접속면을 통해 각 IC 소자와 연결되고 지지부재 위에 있는 제 2 접속면을 통해 지지기판 위의 접속단부와 연결되게 할 것을 제안하고 있다.

Description

다중칩 모듈
다중칩 모듈은 지지기판으로 구성되고 그 지지판 위에는 예컨대 SMD 소자와 같은 다수의 케이스 없는 IC 구성성분 및 추가의 전자소자가 착설된다. 민감한 소자를 환경영향으로부터 보호하기 위해 덮개 또는 캡이 지지기판 위에 설치된다. 지지기판은 통상 다층안내판(도체판) 또는 다층 세라믹으로 형성되어 있기 때문에 IC 소자 및 추가의 전자 소자는 다층의 지지기판을 통해 서로 연결될 수 있을 것이다. 다중칩 모듈의 전기 접속단부는 관통접점부재를 통하여 지지기판의 하면에 있는 땜납접점과 연결되어 있고 그 땜납접점은 바람직하게는 땜납 혹의 형으로, 소위 땜납융기부로 형성되어 있고 다중칩 모듈을 조립물 지지체의 대응 형성된 접점과 기계적 및 전기적으로 연결시키는데 사용된다. 장착면으로 제공된 다중칩 모듈의 표면 위에 형성된 IC 소자는 다중칩 모듈의 표면 위의 전도로(전도선로)에 연결된 다수의 접속단부를 갖고 있다. 이 목적을 위하여 모듈의 표면 위의 IC 소자는 접착되거나 또는 다른 적당한 방법으로 설치되고 결합도선을 통해 전도로에 집적화된 접속단부와 연결되어 있다. 전기적 교란신호의 전달을 억제하기 위해, 추가적으로 개별적(이산) 저항을, 결합도선과 연결된 IC 소자의 수개의 접속 전도로와 연결시키는 것도 알려져 있다. 이들 저항은 각 IC 소자의 배치에 필요한 표면 외부의 다중칩 모듈위에 설치되어야 한다. 선행기술에서의 결점은, IC 소자를 배치하는데 필요한 다중칩 모듈의 표면은, IC의 장착중 모듈의 표면 위에 있는 회로부분 및 각 소자의 손상을 방지하기 위해, IC 소자의 바닥면 보다 커야 한다는 것이다. 이 면 위에는 예컨대 저항과 같은 전도로나 소자는 설치되어서는 안되기 때문에, 다중칩 모듈의 표면은 모든 필요한 소자와 전도로를 표면 위에 설치할 수 있기 위해, 대응적으로 확대되어야 한다. 각각 교란방지 저항과 연결되어야 하는 상당수의 접속단부를 갖고 있는 다수의 IC를 구비한 다중칩 모듈의 경우에는, 다중칩 모듈의 상면에서의 소요면적은 현저히 증가된다. 이것은 제조비용 및 모듈크기에 결점으로 작용한다. 그 위에 교란신호의 억제를 위해 제공되는 개별적 저항소자 자체 및 그것을 다중칩 모듈의 장착면상에 전기적으로 장착시키는 데에도 비교적 많은 면적이 소요된다는 것도 결점이다. 특히 불리한 점은, 교란제거를 위해 제공되는 저항과 함께 IC 소자의 다수의 전기적 연결부가 지지기판의 층수를 증가시킬 필요가 있게 하는 것이다. 이것은 다시 전도로의 배치설계를 어렵게 하고 제조 비용상에 역작용을 한다.
본 발명은 청구항 1의 전제부에 제시된 대개념에 의한 다중칩 모듈에 관한 것이다.
도 1은 접착된 지지부재 및 IC 소자를 가진 본 발명의 제 1 실시예에 의한 다중칩 모듈의 간략화 되고 비축척의 횡단면도.
상기에 반하여 청구범위 주요항의 특징을 가진 본 발명에 의한 다중칩 모듈은, 각각의 IC 소자와 모듈의 지지기판 사이에 지지부재를 배치하고 그 지지부재 위에 소자들 및 전도노선의 일부를 배치할 수 있다는 이점을 갖는다. 지지부재는 지지기판의 제조공정과는 관계없이 제조될 수 있기 때문에, 적당한 제법을 선택함으로써 아주 미세한 전도로 구조물 및 치수가 미소한 소자를 지지부재 위에 설치하는 것이 가능하다. 그럼으로써 지지기판의 표면상에서의 장소 수 및 지지기판의 필요한 층의 수가 감소될 수 있고 그에 의해 모듈의 제조비용이 절하될 수 있다.
본 발명의 추가의 유리한 실시양태 및 추가의 구조는 청구범위의 종속항에 기재된 특징에 의해 실현될 수 있다. 지지부재의 바닥면을 대응하는 IC 소자의 바닥면 보다 크게 하는 것이 유리하다. 그 때는 IC 소자에 의해 덮여지지 않은 지지부재의 부분 위에, 지지부재 위에 제공되는 소자 및 전도로를 위한 제 1 및 제 2 접속면이 장소 절약적으로 배치되고, 결합도선을 통해 지지기판의 장착면상의 IC 소자 및 접속단부와 연결될 수 있다. 지지기판의 장착면 위에 IC 소자를 가진 지지부재가 접속 전도로에 인접하여 위치되도록 장착될 수 있기 때문에, 종래기술에 있어 사용되지 않던 접속 전도로와 IC 소자 사이의 면도 사용될 수 있다.
또한 현저한 이점은, 교란신호의 억제에 필요한 개별적 저항들이 직접 지지부재의 표면상에 장착될 수 있는 점이다. 저항은 지지부재 위에 전기적 연결부가 배치되어 있기 때문에, 모듈의 지지기판 위에 저항 및 그 배선을 위한 추가의 장소수요가 생략된다.
그 위에 지지부재로서 규소기판을 사용하고 그 기판 위에 높은 정밀도로 전도로와 저항을 제조할 수 있는 것도 유리하다.
지지부재를 세라믹기판, 특히 세라믹 다층기판으로 제공하는 것이 아주 특별히 유리한데, 그 이유는 그럼으로써 전도로 연결부 및 개별적 소자들이 비교적 간단히 지지부재의 여러 층 위에 배치될 수 있기 때문이다. 그리하여 지지기판 상에 있어 전도로 밀도 및 배선층의 수가 현격히 감소될 수 있는 것이다.
그 위에 특히 유리한 것은 교란제거를 위해 제공되는 저항을 박층 또는 후층기법에 의해 세라믹 지지부재 위에 형성하는 것이다. 그런 구조물은 대단히 미세하게 제조될 수 있기 때문에 저항을 위해 필요한 면적은 현저히 감소될 수 있다.
더욱이, 공지의 방법으로 세라믹기판 내에 집적화될 수 있는, 용량성 또는 유도성 기능을 가진 소자를 세라믹 다층기판 내에 설치하는 것이 유리하다.
유리하게도 IC 소자를 가진 지지부재는 모듈의 지지기판 위에 간단하게 접착될 수 있다. 이 때는 IC 소자에 의해 발생된 열이 잘 소산되도록 하기 위해 전열성 접착제가 이용될 수 있다.
본 발명의 실시예는 도면에 도시되어 있고 이하의 기재에서 상세히 설명될 것이다.
도 1 에는 본 발명에 의한 다중칩 모듈의 제 1 실시예가 도시되어 있다. 여기에 표시된 실시예에서는 다중칩 모듈(1)의 지지기판(2)은 다층안내판으로 구성되어 있다. 장착면으로 되어 있는 모듈(1)의 표면(3)상에는 여러 소자들(7)이 있고, 그 소자들은 안내판(2)의 표면 및 그 내부 층에 있는 전도로(9)를 통해 또한 관통접점부재를 통해 공지의 방식으로 서로 연결되어 있다. 다중칩 모듈 위에 배치된 회로의 전기접속부는 관통접점부재(6)를 통하여 안내판(2)의 하면(4)에 도달하고 거기서 땜납융기부 형태의 땜납접점(5)에 연결된다. 다중칩 모듈(1)은 땜납융기물(5)에 의해 표시되지 않은 조립물 지지체의 대응적으로 융기된 접점 위에 놓여져 그 지지체와 리플로우 용접법으로 용접된다.
다층안내판(3)의 표면에는 소자(7) 외에도 다수의 IC 소자(30)(집적회로)가 배치되어 있고 그 중에서 도 1에서는 간단화를 위해 단지 한 개만 표시되어 있다. IC소자(30)는 평판상 지지부재(20)위에 칩-온-보드기법(Chip-on-Board-Technique)으로 설치되어 있다. 지지부재(20)는 다시 안내판(2)의 표면(3) 위에 설치되어 있다. 평판상 지지부재(20)는 표시된 실시예에서는 세라믹 다층기판으로 형성되어 다수의 절연 세라믹층으로 구성되어 있고, 그 세라믹층들 사이에는 관통접점부재(바이어)를 통해 서로 연결되어 있는 전도로가 배치되어 있다. 세라믹다층기판 위에 있는 전도로와 관통접점부재의 구조물 크기는 전형적 방법으로는 안내판(2)위의 대응하는 구조물 크기 보다는 작다. 그러나 예를 들면 규소기판 또는 간단한 세라믹기판과 같은 다른 지지기판을 지지부재로 사용하는 것도 고려해볼 수 있다.
도 1에 표시된 IC 소자(30)는 접착제층(31)을 통하여 다층 세라믹(20)과 연결되어 있고 이 다층 세라믹은 다시 전열성 접착제로 구성된 접착제층(11)을 통해 안내판(2)과 연결되어 있다. 다층 세라믹(20)의 바닥면은 한편으로는 IC 소자의 바닥면 보다 크게 설계되지만, 다른 한편으로는 다층 세라믹(20)이 전도로(9)의 양 접속단부(10) 사이에서 IC 소자의 장착을 위해 제공되어 있는 안내판(2)상의 영역내에 접착될 수 있도록 충분히 작다. 다층 세라믹(20)의 표면(25)중 IC 소자(30)에 의해 덮여있지 않은 부분 위에는 결합패드 형태의 접속면(21)과 접속면(22)이 배치되어 있다. 접속면들(21)은 결합도선(23)을 통해 IC 소자(30)의 접속단부와 연결되어 있다. 접속면들(22)은 다시 추가의 결합도선(12)을 통해 전도로(9)의 접속단부(10)와 연결되어 있다. 그 위에 첫째 접속면(21)과 둘째 접속면(22) 사이의 표면(25) 위에는 박층기법으로 제조된 개별적 저항(24)이 전기적 교란신호를 억제하기 위해 설치되어 있다. 저항(24)은 직접적으로 또는 표면(25) 위에 배치된 추가의 전도로를 거쳐 접속면들(21 및 22)과 연결되어 있다. 다른 방법으로는 전도로와 저항은 후층기법에 의해 제조될 수도 있다. 그 위에 전도로와 저항을 표면(25) 위이면서 IC 소자 아래에 배치하는 것도 가능하다. 이것은 특히 지지부재(20)로서 단지 단층 세라믹판이 사용될 때 유리하다. 그 때는 IC 소자는 전기 절연 접착제에 의해 분리되어 전도로와 저항이 구비된 표면(25) 위에 설치된다. 도 1에 도시된 예에서 처럼 지지부재(20)가 다층 세라믹이면, 전도로는 다층 세라믹(20)의 내부층상에도 배치되어 관통접점부재(바이어)를 경유하여 표면(25) 위의 전도로 및 접속면(21, 22)과 연결된다. 그리하여 대부분의 전기적 전도연결부가 IC 소자(30)와 저항(24) 사이에 있어 표면(25) 및 다층 세라믹(20)의 내부층상에 배치된다. 따라서 안내판(2) 위에서는 전도로 밀도 및 내부층의 수가 저감될 수 있다.
전도로 및 개별적 저항(24) 외에 여기에 도시된 실시예에서는 추가의 용량소자(28)와 유도소자(27)가 집적화 소자로서 표면(25) 또는 다층 세라믹(20)의 내부층상에 배치되어 있다. 이 때에 예컨대 콘덴서와 같은 용량소자는, 각각의 층위에 편평하게 형성되어 전극 역할을 하고 유전성 중간층에 의해 분리되어 있는 전도로들을 통해 공지의 방식으로 생성되어 있다. 예를 들면 코일과 같은 유도소자는 적당한 길이와 형태를 가진 개별적 전도로에 의해 생성되어 있다.
미세구조의 전도로, 저항(24) 및 용량성 및 유도성 소자(27 및 28)가 표면(25) 및 다층 세라믹의 내부층상에 배치됨으로써 또한 접속면(21, 22)이 소자(30)에 의해 덮여지지 않은 표면(25) 부분 위에 설치됨으로써, 다중칩 모듈은 종래에 비해 보다 작게 또한 보다 비용면에서 유리하게 제조될 수 있다.

Claims (10)

  1. 지지기판(2)을 구비하고 있으며, 그 기판의 장착면(3)에는 적어도 하나의 IC 소자(30)와 추가의 전기적 소자(7)가 설치되어 있고 이들 소자는 전기 전도성 연결부재(9, 12, 23)를 통하여 서로 연결되어 있으며, 거기에 있어 전기적 관통도체(6)는 장착면(3)으로부터 지지기판의 하면(4)에 까지 뻗어 다중칩 모듈(1)을 조립물 지지체와 전기적으로 연결하기 위해 하면(4)위에 배치되어 있는 땜납접점(5)과 연결되어 있는 다중칩 모듈에 있어서,
    IC소자(30)와 지지기판(2) 사이에는 지지부재(20)가 배치되어 있고, 그 지지부재는 전도로 및 소자(24, 27, 28) 또는 이 중 어느 하나를 갖고 있고, 전도로 및 소자는 지지부재 위에 있는 제 1 접속면(21)을 통해 각 IC 소자(30)와 연결되어 있고 지지부재 위에 있는 제 2 접속면(22)을 통해 지지기판(2) 위의 접속단부(10)와 전기적으로 연결되어 있는 것을 특징으로 하는 다중칩 모듈.
  2. 제 1항에 있어서, 지지부재(20)의 바닥면은 적어도 하나의 IC 소자(30)의 바닥면보다 크게 형성되어 있고 IC 소자(30)에 의해 덮여지지 않은 지지부재(20)의 표면(25)위에는 제 1 및 제 2 접속면(21, 22)이 배치되어 있으며, 거기에 있어 제 1 접속면(21)은 결합도선(23)을 통해 IC 소자(30)와 전기적으로 연결되어 있고 제 2 접속면(22)은 추가의 결합도선(12)을 통해 지지기판(2)의 장착면(3) 위에 있는 접속단부(10)와 연결되어 있는 것을 특징으로 하는 다중칩 모듈.
  3. 제 2항에 있어서, 지지부재(20)의 표면(25)상에는 전기적 소자(24)로서 개별적인 저항이 전기적 교란의 억제를 위해 배치되어 있고, 그 저항은 제 1 및 제 2 접속면(21, 22)과 전기적으로 연결되어 있는 것을 특징으로 하는 다중칩 모듈.
  4. 제 3항에 있어서, 지지부재(20)가 규소기판인 것을 특징으로 하는 다중칩 모듈.
  5. 제 3항에 있어서, 지지부재(20)가 세라믹기판인 것을 특징으로 하는 다중칩 모듈.
  6. 제 5항에 있어서, 지지부재(20)가 세라믹 다층기판이고, 전도로 및 소자(24, 27, 28)가 절연성 세라믹층에 의해 서로 분리된 다수의 층으로 배치되어 있고, 그 층들은 관통접점부재(바이어)를 통해 전기 전도적으로 연결되어 있는 것을 특징으로 하는 다중칩 모듈.
  7. 제 5항 또는 제 6항에 있어서, 저항(24) 및 전도로는 박층기법 또는 후층기법으로 형성되어 있는 것을 특징으로 하는 다중칩 모듈.
  8. 제 6항에 있어서, 표면(25) 또는 세라믹 다층기판(20)의 내부층들중의 한 층 위에 유도소자(27) 및 용량소자(28) 또는 이 중 어느 하나가 배치되어 있는 것을 특징으로 하는 다중칩 모듈.
  9. 제 1항 내지 제 8항 중의 어느 한 항에 있어서, 지지부재(20)가 지지기판(2)위에 접착되어 있는 것을 특징으로 하는 다중칩 모듈.
  10. 제 9항에 있어서, 지지부재(20)가 전열성 접착제(11)에 의해 지지기판(2)위에 접착되어 있는 것을 특징으로 하는 다중칩 모듈.
KR1019980702145A 1996-08-09 1997-04-26 다중칩 모듈 KR19990063681A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19632200A DE19632200C2 (de) 1996-08-09 1996-08-09 Multichipmodul
DE19632200.6 1996-08-09
PCT/DE1997/000856 WO1998007193A1 (de) 1996-08-09 1997-04-26 Multichipmodul

Publications (1)

Publication Number Publication Date
KR19990063681A true KR19990063681A (ko) 1999-07-26

Family

ID=7802251

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980702145A KR19990063681A (ko) 1996-08-09 1997-04-26 다중칩 모듈

Country Status (11)

Country Link
US (1) US5953213A (ko)
EP (1) EP0855090B1 (ko)
JP (1) JP2000509560A (ko)
KR (1) KR19990063681A (ko)
CZ (1) CZ105798A3 (ko)
DE (2) DE19632200C2 (ko)
HU (1) HUP9901430A3 (ko)
PL (1) PL183923B1 (ko)
SK (1) SK43298A3 (ko)
TW (1) TW468265B (ko)
WO (1) WO1998007193A1 (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19830158C2 (de) * 1997-09-30 2001-05-10 Tyco Electronics Logistics Ag Zwischenträgersubstrat mit hoher Verdrahtungsdichte für elektronische Bauelemente
WO1999050791A1 (en) * 1998-03-27 1999-10-07 Koninklijke Philips Electronics N.V. Data carrier comprising an implanted module based on a metal lead frame with a double-sided chip cover
JP2000068007A (ja) 1998-08-20 2000-03-03 Fujitsu Takamisawa Component Ltd ケーブル付き平衡伝送用コネクタ
US6268660B1 (en) * 1999-03-05 2001-07-31 International Business Machines Corporation Silicon packaging with through wafer interconnects
US6198635B1 (en) * 1999-05-18 2001-03-06 Vsli Technology, Inc. Interconnect layout pattern for integrated circuit packages and the like
US6137174A (en) * 1999-05-26 2000-10-24 Chipmos Technologies Inc. Hybrid ASIC/memory module package
US6297551B1 (en) * 1999-09-22 2001-10-02 Agere Systems Guardian Corp. Integrated circuit packages with improved EMI characteristics
US6380623B1 (en) * 1999-10-15 2002-04-30 Hughes Electronics Corporation Microcircuit assembly having dual-path grounding and negative self-bias
JP4224924B2 (ja) * 2000-03-30 2009-02-18 株式会社デンソー 指示計器の製造方法
JP3796099B2 (ja) * 2000-05-12 2006-07-12 新光電気工業株式会社 半導体装置用インターポーザー、その製造方法および半導体装置
US6448507B1 (en) * 2000-06-28 2002-09-10 Advanced Micro Devices, Inc. Solder mask for controlling resin bleed
JP4780844B2 (ja) * 2001-03-05 2011-09-28 Ｏｋｉセミコンダクタ株式会社 半導体装置
US6787926B2 (en) * 2001-09-05 2004-09-07 Taiwan Semiconductor Manufacturing Co., Ltd Wire stitch bond on an integrated circuit bond pad and method of making the same
JP3888263B2 (ja) * 2001-10-05 2007-02-28 株式会社村田製作所 積層セラミック電子部品の製造方法
US6534844B1 (en) * 2001-10-30 2003-03-18 Agilent Technologies, Inc. Integrated decoupling networks fabricated on a substrate having shielded quasi-coaxial conductors
US6975035B2 (en) 2002-03-04 2005-12-13 Micron Technology, Inc. Method and apparatus for dielectric filling of flip chip on interposer assembly
TW577153B (en) * 2002-12-31 2004-02-21 Advanced Semiconductor Eng Cavity-down MCM package
TWI264973B (en) * 2003-09-19 2006-10-21 Fujitsu Ltd Printed wiring board
DE102004013733B4 (de) * 2004-03-18 2006-04-06 Infineon Technologies Ag Halbleiterbauteil in Stapelbauweise mit einem optisch aktiven Halbleiterchip und Verfahren zu seiner Herstellung
JP2007081146A (ja) * 2005-09-14 2007-03-29 Fuji Electric Device Technology Co Ltd インダクタ付半導体装置
US7402442B2 (en) * 2005-12-21 2008-07-22 International Business Machines Corporation Physically highly secure multi-chip assembly
US7473102B2 (en) * 2006-03-31 2009-01-06 International Business Machines Corporation Space transforming land grid array interposers
US7863189B2 (en) * 2007-01-05 2011-01-04 International Business Machines Corporation Methods for fabricating silicon carriers with conductive through-vias with low stress and low defect density
US20080284037A1 (en) 2007-05-15 2008-11-20 Andry Paul S Apparatus and Methods for Constructing Semiconductor Chip Packages with Silicon Space Transformer Carriers
US9313874B2 (en) 2013-06-19 2016-04-12 SMART Storage Systems, Inc. Electronic system with heat extraction and method of manufacture thereof
FR3024506B1 (fr) * 2014-07-30 2016-07-29 Saint Gobain Vitrage comprenant un pion et procede de fabrication du vitrage.

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4617730A (en) * 1984-08-13 1986-10-21 International Business Machines Corporation Method of fabricating a chip interposer
JPS62216259A (ja) * 1986-03-17 1987-09-22 Fujitsu Ltd 混成集積回路の製造方法および構造
FR2611986B1 (fr) * 1987-03-03 1989-12-08 Thomson Semiconducteurs Structure de circuit hybride complexe et procede de fabrication
KR930010076B1 (ko) * 1989-01-14 1993-10-14 티디케이 가부시키가이샤 다층혼성집적회로
US5200362A (en) * 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
DE4108154A1 (de) * 1991-03-14 1992-09-17 Telefunken Electronic Gmbh Elektronische baugruppe und verfahren zur herstellung von elektronischen baugruppen
JP3461204B2 (ja) * 1993-09-14 2003-10-27 株式会社東芝 マルチチップモジュール
US5490324A (en) * 1993-09-15 1996-02-13 Lsi Logic Corporation Method of making integrated circuit package having multiple bonding tiers
FR2716037B1 (fr) * 1994-02-10 1996-06-07 Matra Marconi Space France Procédé pour connecter des circuits électoniques dans un module multi-puces à substrat co-cuit, et module multi-puces ainsi obtenu.
GB2288286A (en) * 1994-03-30 1995-10-11 Plessey Semiconductors Ltd Ball grid array arrangement
JPH0888474A (ja) * 1994-09-16 1996-04-02 Taiyo Yuden Co Ltd 積層混成集積回路素子
US5729438A (en) * 1996-06-07 1998-03-17 Motorola, Inc. Discrete component pad array carrier
US5751555A (en) * 1996-08-19 1998-05-12 Motorola, Inc. Electronic component having reduced capacitance

Also Published As

Publication number Publication date
DE19632200A1 (de) 1998-02-12
EP0855090B1 (de) 2003-01-02
JP2000509560A (ja) 2000-07-25
CZ105798A3 (cs) 1998-11-11
HUP9901430A3 (en) 2002-03-28
US5953213A (en) 1999-09-14
DE59709052D1 (de) 2003-02-06
WO1998007193A1 (de) 1998-02-19
TW468265B (en) 2001-12-11
PL183923B1 (pl) 2002-08-30
PL326074A1 (en) 1998-08-17
DE19632200C2 (de) 2002-09-05
HUP9901430A2 (hu) 1999-08-30
SK43298A3 (en) 1999-05-07
EP0855090A1 (de) 1998-07-29

Similar Documents

Publication Publication Date Title
KR19990063681A (ko) 다중칩 모듈
US5132613A (en) Low inductance side mount decoupling test structure
US7372131B2 (en) Routing element for use in semiconductor device assemblies
US6501157B1 (en) Substrate for accepting wire bonded or flip-chip components
US6344682B1 (en) Semiconductor device comprising a semiconductor element mounted on a substrate and covered by a wiring board
US6043987A (en) Printed circuit board having a well structure accommodating one or more capacitor components
US6104088A (en) Complementary wiring package and method for mounting a semi-conductive IC package in a high-density board
US4697204A (en) Leadless chip carrier and process for fabrication of same
EP0139431B1 (en) Method of mounting a carrier for a microelectronic silicon chip
US6034437A (en) Semiconductor device having a matrix of bonding pads
US5384433A (en) Printed circuit structure including power, decoupling and signal termination
US6683781B2 (en) Packaging structure with low switching noises
US20080108232A1 (en) Device for controlling a vehicle
US4714981A (en) Cover for a semiconductor package
US4568999A (en) Multilayer ceramic capacitor on printed circuit
US5880935A (en) Device for using in an electronic controller
US20040055782A1 (en) Surface-mounting type electronic circuit unit having no melting of solder attaching electric part thereto
JPH0735413Y2 (ja) 混成集積回路におけるチツプ電子部品の取付構造
KR920005952Y1 (ko) 반도체장치
KR100720410B1 (ko) 수동소자가 패턴된 반도체 패키지용 섭스트레이트
JP3490185B2 (ja) 多層配線構造
JP2572626Y2 (ja) 多層回路基板
JPH07106503A (ja) 半導体装置用パッケージおよび半導体装置
JPH08779Y2 (ja) 多層プリント板
KR20000071262A (ko) 전기장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application