CZ105798A3 - Mnohočipový modul - Google Patents

Mnohočipový modul Download PDF

Info

Publication number
CZ105798A3
CZ105798A3 CZ981057A CZ105798A CZ105798A3 CZ 105798 A3 CZ105798 A3 CZ 105798A3 CZ 981057 A CZ981057 A CZ 981057A CZ 105798 A CZ105798 A CZ 105798A CZ 105798 A3 CZ105798 A3 CZ 105798A3
Authority
CZ
Czechia
Prior art keywords
substrate
multichip module
support member
carrier
components
Prior art date
Application number
CZ981057A
Other languages
English (en)
Inventor
Dieter Napierala
Original Assignee
Robert Bosch Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch Gmbh filed Critical Robert Bosch Gmbh
Publication of CZ105798A3 publication Critical patent/CZ105798A3/cs

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/045—Hierarchy auxiliary PCB, i.e. more than two levels of hierarchy for daughter PCBs are important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/328—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

Mnohočipový modul
Oblast techniky
Vynález vychází z mnohočipového modulu podle druhu uvedeného v druhové části nároku 1.
Dosavadní stav techniky
Mnohočipové moduly se skládají z nosného substrátu, na kterém je bez pouzdra umístěno několik integrovaných obvodů (IC) a dalších elektronických součástek, jako např. SMD-součástky. K ochraně citlivých součástek před vlivy okolního prostředí je na nosném substrátu umístěn kryt nebo čepička. Nosný substrát je zpravidla konstruován jako vícevrstvá destička s vodiči nebo vícevrstvá keramika, takže integrované obvody (IC) a další elektronické součástky mohou být navzájem spojovány přes několik vrstev nosného substrátu.
Elektrické přívody mnohočipového modulu jsou prokontaktováním spojeny s pájecími kontakty na spodní straně nosného substrátu. Tyto pájecí kontakty jsou přednostně vytvořeny ve tvaru pájecích hrbolků, takzvaných
Solder bumps, a slouží k mechanickému a elektrickému spojení mnohočipového modulu s příslušně nasměrovanými kontaktními body nosiče konstrukční skupiny. Integrované obvody (IC), umístěné na horní straně mnohočipového modulu, zamýšlené jako strana součástek, mají značný počet přívodů, které jsou připojovány k vodivým spojům na horní straně mnohočipového modulu. Za tímto účelem jsou integrované obvody (IC) k horní straně modulu přilepeny nebo jiným vhodným způsobem připevněny a spojeny pomocí spojovacích drátků s přívody, integrovanými do vodivých spojů. K potlačení přenosu elektrických rušivých signálů je dále známé připojení diskrétních odporů k jednotlivým přívodním vodivým spojům • · • 9 integrovaného obvodu (IC), které jsou spojeny se spojovacími drátky. Tyto odpory musí být umístěny na mnohočipový modul mimo plochu, potřebnou pro umístění příslušného integrovaného obvodu (IC) . Nevýhodné u současného stavu techniky je, že plocha mnohoči pového modul,
potřebná pro • 99 9 • 9 99 umísténí integrovaného obvodu (IC) musí být větší než základna integrovaného obvodu (IC), aby se zabránilo poškození částí obvodu a jednotlivých součástek na horní straně modulu během umisťování integrovaného obvodu. Protože na této ploše nesmějí být žádné vodivé spoje a součástky, jako např. odpory, musí být plocha mnohočipového modulu příslušně zvětšena, aby se na horní stranu mohly umístit všechny požadované součástky a vodivé spoje. U mnohočipového modulu s několika integrovanými obvody (IC), které mají každý jednotlivě značný počet přívodů, které musí být spojeny s odrušovacími odpory, se značně zvětšuje potřeba plochy na horní straně mnohočipového modulu. Toto se projevuje jako nevýhodné z hlediska výrobních nákladů a z hlediska velikosti modulu. Dále je nevýhodné, že diskrétní odporové součástky a jejich elektrické připojení na straně součástek mnohočipového modulu, sloužící k potlačení rušivých signálů, vyžadují relativně mnoho místa. Zvláště nevýhodné je, značný počet elektrických spojů integrovaného obvodu (IC) s odpory pro odrušení vyžaduje zvýšení počtu vrstev nosného substrátu. Toto opět ztěžuje navrhování rozložení vodivých spojů a projevuje se nepříznivé na výrobních nákladech.
Podstata vynálezu
Mnohočipový modul podle vynálezu s charakteristickými znaky hlavního nároku má oproti tomu přednost, že mezi každým integrovaným obvodem a nosným substrátem modulu je nosný člen, na kterém mohou být umístěny součástky a části vodivého propojení. Protože nosný člen může být vyráběn nezávisle na zhotovování nosného substrátu, je možné, volbou vhodnějšího
* · « 9 ♦ · • * výrobního postupu plánovat na nosném členu jemnější struktury vodivých spojů a ménš rozmarné součástky. Tím mohou být redukovány nejen nároky na místo na horní stran? nosného substrátu, ale i počet potřebných vrstev nosného substrátu může být redukován, čímž se mohou snížit náklady na výrobu modulu.
Další přednostní provedení a další konstrukce vynálezu jsou umožněny díky znakům, uvedených ve vedlejších nárocích. Výhodné je, když je základna nosného členu větší než základna příslušného integrovaného obvodu (IC). Na části nosného členu, která není přikrytá integrovaným obvodem (IC), mohou být úsporně z hlediska plochy umístěny první a druhá kontaktová ploška pro součástky a vodivé spoje na nosném členu a mohou být spojeny pomocí spojovacích drátků s integrovaným obvodem (IC) a s přívody na straně součástek nosného substrátu. Protože nosný člen s integrovaným obvodem může být na straně součástek nosného substrátu umístěn tak, že až na malý odstup hraničí s přívodními vodivými spoji, využívá se i plocha mezi přívodními vodivými spoji a integrovaným obvodem (IC), kt-erá se při soudobém stavu techniky nevyužívá.
Značnou výhodou je, že diskrétní odpory, které jsou zapotřebí k potlačení rušivých signálů, mohou být umístěny přímo na horní straně nosného členu.
Protože elektrické připoj ení odporů se uskutečňuje na nosném členu, odpadá na nosném substrátu modulu dodatečná potřeba místa na odpory a jejich propojení.
Dále je výhodné, použít jako nosný Člen křemíkový substrát, na kterém mohou být vyrobeny vodivé spoje a odpory s velkou přesností.
Mimořádně výhodné je, jako nosný člen použít keramický substrát a zejména keramický vícevrstvý substrát, protože zde
mohou být vodivá spojení a jednotlivé součástky umístěny relativně jednoduše na různých vrstvách nosného členu. Tím může být podstatně redukována hustota vodivých spojů a počet propojených vrstev na nosném substrátu.
Zvláště výhodné dále je, vyrobit odpory potřebné k odrušení pomocí tenko- nebo tlustovrstvé techniky na keramickém nosném členu. Protože struktury tohoto druhu mohou být zhotovovány velmi malé, nechá se tak značně redukovat potřeba místa pro odpory..
Dále výhodné je, umístit v keramickém vícevrstvém substrátu součástky s kapacitní nebo induktivní funkcí, které mohou být integrovány známým způsobem v keramickém substrátu.
Nosný člen s integrovaným obvodem (IC) může být jednoduše nalepen na nosném substrátu modulu. Pro zlepšený odvod tepla, vznikajícího díky integrovanému obvodu (IC), může být přitom použito tepelně vodivé lepidlo.
Přehled obrázků na výkreg^Qh
Příkladné provedení vynálezu je znázorněno na obrázku a je blíže vysvětleno v následujícím popisu. Obrázek znázorňuje velmi zjednodušeně a ne v měřítku průřez prvním příkladným provedením mnohočipového modulu podle vynálezu s nalepenou nosnou částí a jednotlivým integrovaným obvodem.
Příklady Provedení vynálezu
Na obr. 1 je znázorněno první příkladné provedení mnohočipového modulu podle vynálezu. Ve zde znázorněném příkladném provedení se nosný substrát 2 mnohočipového modulu X skládá z vícevrstvé destičky s vodiči. Na horní straně ,3. modulu 1, která je zamýšlena jako osazovaná strana, se
nacházejí různé součástky 7, které jsou známým způsobem navzájem spojovány pomocí vodivých spojů 2 na horní straně a na vnitřních vrstvách destičky s vodiči 2 a prokontaktováním. Elektrické přípoje zapojení, zamýšleného na mnohočipovém modulu, jsou vedeny prokontaktováním 6 na spodní stranu 4 destičky s vodiči 2 a tam jsou spojeny s pájecími kontakty 5 ve tvaru Solder bumps. Mnohočipový modul 1 je svými Solder bumps 5 posazen na správně orientované kontaktní body zde neznázorněného nosiče konstrukční skupiny a je s nimi propájen pomocí pájení se zpětným prouděním.
Na horní straně 3 vícevrstvé vodivé destičky 2 jsou mimo součástek 7 integrované obvody (IC) 30. zs kterých je na obr. 1 z důvodu zjednodušení znázorněn pouze jeden. Integrovaný obvod (IC) 30 je na nosný člen 20 ve tvaru destičky umístěn pomocí techniky Chip-on-Board. Nosný člen 20 je opět posazen na horní stranu 3 destičky s vodiči 2· Nosný člen 2Ω. v® tvaru destičky je ve znázorněném příkladném provedení konstruován jako keramický vícevrstvý substrát (Multilayei—Keramik) a skládá, se z více izolačních keramických vrstev., mezi kterými jsou vodivé dráhy, které jsou navzájem spojeny prokontaktováním (Vias). Rozměry struktur vodivých spojů a prokontaktování na keramickém vícevrstvém substrátu jsou v typickém případě menší než příslušné rozměry struktur na destičce s vodiči 2- J® ale také možné použití jiného nosného substrátu pro nosný člen, jako např. použití křemíkového substrátu nebo jednoduché keramické destičky.
Integrovaný obvod (IC) 30 , znázorněný na obr. 1, je spojen vrstvou lepidla 31 s nosným členem (Multilayer-Kerarnik) 212. který je opět spojen s destičkou s vodiči 2 pomocí vrstvy lepidla 11. která se skládá z tepelně vodivého lepidla. Základna nosného členu (Mul tilayer-Keramik) 20 je na jedné straně větší než základna integrovaného obvodu (IC), na druhé straně je ale tak malá, že nosný člen
• φ
4 • 4 4>
• · · •44· « 4 (Multilayei—Keramik) 2Q mfiže být přilepen mezi přívody 10 k vodivým spojOm 9 v oblasti na destičce s vodiči Z; která je určena k připevnění integrovaného obvodu (IC) Na části povrchu 25 nosného členu (Multilayei—Keramik) 20, která není přikrytá integrovaným obvodem IC) 30 . jsou kontaktové plošky 21 a 22 ve tvaru rozšířených spoj© (Bondpads). Kontaktové plošky 21 jsou spojovány s přívody integrovaného obvodu (IC) 30 přes spojovací drátky 23 Kontaktové plošky Z2. jsou zase spojeny přes další spojovací drátky 12 s přívody 10. vodivých spojů 2.· Na povrchu 25 jsou dále umístěny mezi prvními kontaktovými ploškami 21 a druhými kontaktovými ploškami Z2. diskrétní odpory 24. zhotovené tenkovrstvou technikou, které slouží k potlačení elektrických rušivých signálů. Odpory Zá. mohou být spojeny přímo nebo přes další vodivé spoje na horní straně 25 s kontaktovými ploškami 21 a 22 Vodivé spoje a otvory mohou být alternativně také zhotoveny tlustovrstvou technikou. Dále je možné, vodivé spoje a odpory na horní straně 25 umístit také pod integrovaným obvodem (IC). Toto je zvláště výhodné, když se jako nosný člen ΖΩ. používá jenom jednovrstvá keramická destička. Integrovaný obvod (IC) je potom, oddělen elektricky izolujícím lepidlem, posazen na horní stranu 25 s vodivými spoji a odpory. Pokud je nosný člen 20 vícevrstvá keramika (Multilayer-Keramik), jako v případě, znázorněném na obr. 1, potom jsou na vnitřních vrstvách nosného členu 20 (Multilayer Keramik) také vodivé spoje, které jsou prokontaktováním (Vias) spojeny s vodivými spoji a kontaktními ploškami 21, . 22 na horní straně .25 Na horní straně 25 a na vnitřních vrstvách nosného členu (Multilayer-Keramik) 20 je tedy velká část elektrických vodivých spojů mezi integrovaným obvodem (IC) 30 a odpory Zá,· Na destičce s vodiči 2 proto tedy může být nižší hustota vodivých spojů i počet vrstev.
Mimo vodivých spojů a diskrétních odporů 24 jsou ve zde znázorněném příkladném provedení ještě zamýšleny další kapacitní součástky 23 a induktivní součástky 27 jako integrované součástky na povrchu 25 nebo na jedné z vnitřních vrstev nosného členu (Multilayei—Keramik) 20. Přitom mohou kapacitní součástky 28 . jako např. kondensátory, zhotoveny známým způsobem nad vodivými spoji, které jsou plošným způsobem naneseny na jednotlivých vrstvách, slouží jako elektrody a které jsou oddéleny dialektrickými mezivrstvami. Induktivní součástky, jako např. cívky, mohou být zhotoveny jednotlivými vodivými spoji s vhodnou délkou a tvarem.
Díky jemné strukturovaným vodivým spojům, odporům ZA a kapacitním a induktivním součástkám 27 a ZS. na horní straně ZZ a vnitřních vrstvách nosného členu (Multilayei—Keramik) 20 jakož i díky umísténí kontaktových plošek ZL. na části povrchu horní strany 25. která není přikrytá součástkou 30, může být mnohočipový modul zhotovován s menšími rozměry a s nižšími náklady než dosud.

Claims (9)

  1. /. MnohoČipový straně součástek
    ATENTOVE N modul (1) s nosným (3) jsou umístěny obvod (IC) (30) a další elektronické navzájem spojeny
    23) přičemž ze (4) nosného (6) a j sou umístěny na mnohoč i pového i nt egrr ováným * ♦9 *9 9 • ·9 • · ·9 · •·
  2. 2,
    Φ * pro potlačení elektrických rušivých signálů diskrétní odpory, které jsou elektricky spojeny s prvními a druhými kontaktovými plochami (21, 22).
    2. MnohoČipový modul podle nároku 1, vyznačující se tím, že základna nosného členu (20) je konstruovaná větší než základna alespoň jednoho integrovaného obvodu (IC) (30) a na horní straně (25) nosného
    Členu (20), která není přikrytá i nt egrovaným obvodem (IC) (30) jsou první a druhé kontaktové plošky (21»
    22) , přičemž první kontaktové plošky (21) jsou elektricky spojeny s integrovaným obvodem (IC) (30) přes spojovací drátky (23) a druhé kontaktové plošky (22) jsou spojeny dalšímy spojovacími drátky (12) s přívody (10) na straně součástek (3) nosného substrátu (2).
  3. 3.
    Mnohočipový modul podle nároku ačující se m, že na horní straně (25) nosného členu (20) jsou jako elektrické součástky (24)
  4. 4. Mnohočipový modul podle nároku 3, vyznačující se tím, že nosným členem (20) je křemíkový substrát.
    4 « 9 ·· substrátem (2), na j ehož alespoň jeden integrovaný součástky (7)» které jsou elektricky vodivými vodivými spoji (9, 12, strany substrátu spojena s součástek (3) jsou na spodní stranu vedena elektrická propojovací vedení pájecími kontakty (5), které jsou spodní straně modulu (1) jící obvodem umístěn nosný člen součástky (24, 27, kontaktové plošky integrovaným obvodem (22) na nosném Členu nosném substrátu (2).
    (IC) (20)
    28) (21) (IC) jsou (4) kvůli elektrickému spojení s nosičem konstrukční skupiny.
    (30) a který které m, že mezi vždy nosným substrátem má jsou na nosném jedním (2) je vodivé spoje spojeny přes a/nebo první členu s příslušným (30) a přes druhé kontaktové plošky elektricky spojeny s přívody (10) na
  5. 5. Mnohočipový modul podle nároku 3, vyznačující se tím, že nosným členem (20) je keramický substrát.
  6. 6. Mnohočipový modul podle nároku 5, vyznačující se tím, že nosným členem (20) je keramický vícevrstvý substrát, u kterého jsou vodivé spoje a součástky (24, 27, 28) v několika vrstvách, které jsou od sebe odděleny izolačními keramickými vrstvami a které jsou elektricky vodivě spojeny prokontaktováním (Vias).
  7. 7. Mnohočipový modul podle nároku 5 nebo 6, vyznačující se tím, Že odpory (24) a vodivé spoje jsou naneseny tenkovrstvou nebo tlustovrstvou 'technikou.
  8. 8. Mnohočipový modul podle nároku 6, vyznačující se tím, že na horní straně (25) nebo na jedné z vnitřních vrstev keramického vícevrstvého substrátu (20) jsou induktivní součástky (27) a/nebo kapacitní součástky (28).
    9. Mnohočipový modul podle jednoho z uvedených nároků,
    vyznačující se přilepen k nosnému substrátu Lim, že (2) nosný člen (20) je 10. Mnohočipový modul vyznačující se podle nároku tím, že 9, nosný člen (20)
  9. ·· ·· ·« ·· • ·· · · ♦ · · • «· · · ·♦ • · « · · ··♦ · · « 9 · · · · · *» ·· ·· ··
    I je přilepen k nosnému substrátu (2) pomocí tepelně vodivého lepidla (11).
CZ981057A 1996-08-09 1997-04-26 Mnohočipový modul CZ105798A3 (cs)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19632200A DE19632200C2 (de) 1996-08-09 1996-08-09 Multichipmodul

Publications (1)

Publication Number Publication Date
CZ105798A3 true CZ105798A3 (cs) 1998-11-11

Family

ID=7802251

Family Applications (1)

Application Number Title Priority Date Filing Date
CZ981057A CZ105798A3 (cs) 1996-08-09 1997-04-26 Mnohočipový modul

Country Status (11)

Country Link
US (1) US5953213A (cs)
EP (1) EP0855090B1 (cs)
JP (1) JP2000509560A (cs)
KR (1) KR19990063681A (cs)
CZ (1) CZ105798A3 (cs)
DE (2) DE19632200C2 (cs)
HU (1) HUP9901430A3 (cs)
PL (1) PL183923B1 (cs)
SK (1) SK43298A3 (cs)
TW (1) TW468265B (cs)
WO (1) WO1998007193A1 (cs)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19830158C2 (de) * 1997-09-30 2001-05-10 Tyco Electronics Logistics Ag Zwischenträgersubstrat mit hoher Verdrahtungsdichte für elektronische Bauelemente
ATE383620T1 (de) * 1998-03-27 2008-01-15 Nxp Bv Datenträger mit einem auf leiterrahmen basierten modul mit doppelseitiger chip-abdeckung
JP2000068007A (ja) * 1998-08-20 2000-03-03 Fujitsu Takamisawa Component Ltd ケーブル付き平衡伝送用コネクタ
US6268660B1 (en) * 1999-03-05 2001-07-31 International Business Machines Corporation Silicon packaging with through wafer interconnects
US6198635B1 (en) * 1999-05-18 2001-03-06 Vsli Technology, Inc. Interconnect layout pattern for integrated circuit packages and the like
US6137174A (en) * 1999-05-26 2000-10-24 Chipmos Technologies Inc. Hybrid ASIC/memory module package
US6297551B1 (en) * 1999-09-22 2001-10-02 Agere Systems Guardian Corp. Integrated circuit packages with improved EMI characteristics
US6380623B1 (en) * 1999-10-15 2002-04-30 Hughes Electronics Corporation Microcircuit assembly having dual-path grounding and negative self-bias
JP4224924B2 (ja) * 2000-03-30 2009-02-18 株式会社デンソー 指示計器の製造方法
JP3796099B2 (ja) * 2000-05-12 2006-07-12 新光電気工業株式会社 半導体装置用インターポーザー、その製造方法および半導体装置
US6448507B1 (en) * 2000-06-28 2002-09-10 Advanced Micro Devices, Inc. Solder mask for controlling resin bleed
JP4780844B2 (ja) * 2001-03-05 2011-09-28 Ｏｋｉセミコンダクタ株式会社 半導体装置
US6787926B2 (en) * 2001-09-05 2004-09-07 Taiwan Semiconductor Manufacturing Co., Ltd Wire stitch bond on an integrated circuit bond pad and method of making the same
JP3888263B2 (ja) * 2001-10-05 2007-02-28 株式会社村田製作所 積層セラミック電子部品の製造方法
US6534844B1 (en) * 2001-10-30 2003-03-18 Agilent Technologies, Inc. Integrated decoupling networks fabricated on a substrate having shielded quasi-coaxial conductors
US6975035B2 (en) 2002-03-04 2005-12-13 Micron Technology, Inc. Method and apparatus for dielectric filling of flip chip on interposer assembly
TW577153B (en) * 2002-12-31 2004-02-21 Advanced Semiconductor Eng Cavity-down MCM package
JP4000160B2 (ja) * 2003-09-19 2007-10-31 富士通株式会社 プリント基板およびその製造方法
DE102004013733B4 (de) * 2004-03-18 2006-04-06 Infineon Technologies Ag Halbleiterbauteil in Stapelbauweise mit einem optisch aktiven Halbleiterchip und Verfahren zu seiner Herstellung
JP2007081146A (ja) * 2005-09-14 2007-03-29 Fuji Electric Device Technology Co Ltd インダクタ付半導体装置
US7402442B2 (en) * 2005-12-21 2008-07-22 International Business Machines Corporation Physically highly secure multi-chip assembly
US7473102B2 (en) * 2006-03-31 2009-01-06 International Business Machines Corporation Space transforming land grid array interposers
US7863189B2 (en) * 2007-01-05 2011-01-04 International Business Machines Corporation Methods for fabricating silicon carriers with conductive through-vias with low stress and low defect density
US20080284037A1 (en) 2007-05-15 2008-11-20 Andry Paul S Apparatus and Methods for Constructing Semiconductor Chip Packages with Silicon Space Transformer Carriers
US9313874B2 (en) 2013-06-19 2016-04-12 SMART Storage Systems, Inc. Electronic system with heat extraction and method of manufacture thereof
FR3024506B1 (fr) * 2014-07-30 2016-07-29 Saint Gobain Vitrage comprenant un pion et procede de fabrication du vitrage.

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4617730A (en) * 1984-08-13 1986-10-21 International Business Machines Corporation Method of fabricating a chip interposer
JPS62216259A (ja) * 1986-03-17 1987-09-22 Fujitsu Ltd 混成集積回路の製造方法および構造
FR2611986B1 (fr) * 1987-03-03 1989-12-08 Thomson Semiconducteurs Structure de circuit hybride complexe et procede de fabrication
KR930010076B1 (ko) * 1989-01-14 1993-10-14 티디케이 가부시키가이샤 다층혼성집적회로
US5200362A (en) * 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
DE4108154A1 (de) * 1991-03-14 1992-09-17 Telefunken Electronic Gmbh Elektronische baugruppe und verfahren zur herstellung von elektronischen baugruppen
JP3461204B2 (ja) * 1993-09-14 2003-10-27 株式会社東芝 マルチチップモジュール
US5490324A (en) * 1993-09-15 1996-02-13 Lsi Logic Corporation Method of making integrated circuit package having multiple bonding tiers
FR2716037B1 (fr) * 1994-02-10 1996-06-07 Matra Marconi Space France Procédé pour connecter des circuits électoniques dans un module multi-puces à substrat co-cuit, et module multi-puces ainsi obtenu.
GB2288286A (en) * 1994-03-30 1995-10-11 Plessey Semiconductors Ltd Ball grid array arrangement
JPH0888474A (ja) * 1994-09-16 1996-04-02 Taiyo Yuden Co Ltd 積層混成集積回路素子
US5729438A (en) * 1996-06-07 1998-03-17 Motorola, Inc. Discrete component pad array carrier
US5751555A (en) * 1996-08-19 1998-05-12 Motorola, Inc. Electronic component having reduced capacitance

Also Published As

Publication number Publication date
DE19632200A1 (de) 1998-02-12
WO1998007193A1 (de) 1998-02-19
EP0855090A1 (de) 1998-07-29
SK43298A3 (en) 1999-05-07
HUP9901430A2 (hu) 1999-08-30
US5953213A (en) 1999-09-14
HUP9901430A3 (en) 2002-03-28
TW468265B (en) 2001-12-11
KR19990063681A (ko) 1999-07-26
JP2000509560A (ja) 2000-07-25
PL183923B1 (pl) 2002-08-30
EP0855090B1 (de) 2003-01-02
PL326074A1 (en) 1998-08-17
DE59709052D1 (de) 2003-02-06
DE19632200C2 (de) 2002-09-05

Similar Documents

Publication Publication Date Title
CZ105798A3 (cs) Mnohočipový modul
US7372131B2 (en) Routing element for use in semiconductor device assemblies
EP1264347B1 (en) Electronic module having a three dimensional array of carrier-mounted integrated circuit packages
EP1327265B1 (en) Electronic module having canopy-type carriers
US6476500B2 (en) Semiconductor device
US7709943B2 (en) Stacked ball grid array package module utilizing one or more interposer layers
US6104088A (en) Complementary wiring package and method for mounting a semi-conductive IC package in a high-density board
US5473190A (en) Tab tape
US5319243A (en) Electronic assembly with first and second substrates
US20060097370A1 (en) Stepped integrated circuit packaging and mounting
JPH0477469B2 (cs)
JP3247634B2 (ja) 半導体デバイス・パッケージ及び組み立て方法
JP2001085602A (ja) 多重チップ半導体モジュールとその製造方法
US6034437A (en) Semiconductor device having a matrix of bonding pads
JP2001168233A (ja) 多重回線グリッド・アレイ・パッケージ
US5422515A (en) Semiconductor module including wiring structures each having different current capacity
US20030080418A1 (en) Semiconductor device having power supply pads arranged between signal pads and substrate edge
KR100735838B1 (ko) 집적회로 모듈 형성방법 및 그에 따른 집적회로 모듈
KR20010067308A (ko) 적층 다이를 갖는 집적 회로 패키지
US20030034559A1 (en) Ball grid array package with electrically-conductive bridge
JPS60249389A (ja) マルチチツプパツケ−ジの実装構造
JPS6364391A (ja) 電子部品の高密度実装方法

Legal Events

Date Code Title Description
PD00 Pending as of 2000-06-30 in czech republic