SK43298A3 - Multichip module - Google Patents

Multichip module Download PDF

Info

Publication number
SK43298A3
SK43298A3 SK432-98A SK43298A SK43298A3 SK 43298 A3 SK43298 A3 SK 43298A3 SK 43298 A SK43298 A SK 43298A SK 43298 A3 SK43298 A3 SK 43298A3
Authority
SK
Slovakia
Prior art keywords
support member
substrate
multichip module
components
module according
Prior art date
Application number
SK432-98A
Other languages
English (en)
Inventor
Dieter Napierala
Original Assignee
Bosch Gmbh Robert
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bosch Gmbh Robert filed Critical Bosch Gmbh Robert
Publication of SK43298A3 publication Critical patent/SK43298A3/sk

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/045—Hierarchy auxiliary PCB, i.e. more than two levels of hierarchy for daughter PCBs are important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/328—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

Qbiasť techniky
Vynález vychádza z mnohočipového modulu podľa druhu uvedeného v druhovej časti nároku 1.
uoterajši siav techniky
Mnohočipové moduly sa skladajú z nosného substrátu, na ktorom je bez puzdra umiestnených niekoľko integrovaných obvodov (iC) a ďalších elektronických súčiastok, ako napríklad SMD-súčiastky. Na ochranu citlivých súčiastok pred vplyvmi okolitého prostredia je na nosnom substráte umiestnený kryt aíebo čiapočka. Nosný substrát je sprav-idía konštruovaný ako viscvrstys· . doštička s vodičmi alebo viaevrsivá keramika, takže integrované obvody (IC) a ďalšie elektronické súčiastky môžu byť vzájomne spojované cez-niekoľko vrstiev nosného substrátu. Elektrické prívody mnohočipového modulu sú prekontaktovaním spojené s pájacími kontaktmi na spodnej strane nosného substrátu. Tieto páiacie koniakty sú prednostne vyivorené v tvare pájacích hrboíčekov, takzvaných Soldar bumps, a slúžia na mechanické a električke spojenie mnohočipového modulu s príslušne nasmerovanými kontaktnými bodmi nosiča konštrukčnej skupiny, integrované obvody (iC), umiestnené na hornej strane mnohočipového moduiu, zamýšľané ako strana súčiastok, majú veľký počet prívodov, ktoré sú pripojované na vodivé spoje na hornej strane mnohočipového moduiu. Za týmio účeiom sú integrované obvody (iC) na hornú stranu modulu prilepené alebo iným vhodným spôsobom pripevnené a spojené pomocou spojovacích drôtikov s prívodmi, integrovanými do vodivých spojov. Na potlačenie prenosu elektrických rušivých signálov je ďalej známe pripojenie diskrétnych odporov na jednotlivé prívodné vodivé spoje integrovaného obvodu (IC), ktoré sú spojené so spojovacími drôtikmi. Tieto odpory musia byť umiestnené na mnohočipový modul mimo plochu, potrebnú na umiestnenie príslušného integrovaného obvodu (IC). Nevýhodné pri doterajšom stave techniky je, že plocha mnohočipového modulu, potrebná na umiestnenie integrovaného obvodu (IC) musí byť väčšia ako zákbdňa integrovaného obvodu (IC), aby sa zabránilo poškodeniu častí obvodu a jednotlivých súčiastok na hornej strane modulu počas umiestňovania integrovaného obvodu. Pretože na tjto ploche nemôžu byť žiadne vodivé spoje a súčiastky, ako napr. odpory, musí byť plocha mnohočipového modulu príslušne zväčšená, aby sa na hornú stranu mohli umiestniť všetky požadované súčiastky a vodivé spoje. Pri mnohočipovom module s niekoľkými integrovanými obvodmi (IC), ktoré majú každý jednotlivo veľký počet prívodov, ktoré musia byť spojené s odrušovacími odpormi, sa značne zväčšuje potreba plochy na hornej strane mnohočipového modulu. Toto sa prejavuje ako nevýhodné z hľadiska výrobných nákladov a z hľadiska veľkosti modulu. Ďalej je nevýhodné, že diskrétne odporové súčiastky a ich elektrické pripojenia na strane súčiastok mnohočipového modulu, slúžiace na potlačenie rušivých signálov, vyžadujú relatívne veľa miesta. Zvlášť nevýhodné je, že veľký počet elektrických spojov integrovaného obvodu (IC) s odpormi na odrušenie vyžaduje zvýšenie počtu vrstiev nosného substrátu. Toto opäť zťažuje navrhovanie rozloženia vodivých spojov a prejavuje sa nepriaznivo na výrobných nákladoch.
Podstata vynálezu
Mnohočipový modul podľa vynálezu s charakteristickými znakmi hlavného nároku má oproti tomu prednosť, že medzi každým integrovaným obvodom a nosným substrátom modulu je nosný člen, na ktorom môžu byť umiestnené súčiastky a časti vodivého prepojenia. Pretože nosný člen môže byť vyrábaný nezávislo na vyhotovení nosného substrátu, je možné, voľbou vhodnejšieho výrobného postupu plánovať na nosnom člene jemnejšie štruktúry vodivých spojov a menej rozmerné súčiastky. Tým môžu byť redukované nielen nároky na miesto na hornej strane nosného substrátu, ale aj počet potrebných vrstiev nosného substrátu môže byť redukovaný, čím sa môžu znížiť náklady na výrobu modulu.
Ďalšia prednosť uskutočnenia a ďalšia konštrukcia vynálezu sú umožnené vďaka znakom, uvedeným vo vedľajších nárokoch. Výhodné je, keď je základňa nosného členu väčšia ako základňa príslušného integrovaného obvodu (IC). Na časti nosného člena, ktorá nie je prikrytá integrovaným obvodom (IC), môžu byť úsporne z hľadiska plochy umiestnené prvá a druhá kontaktová plôška na súčiastky a vodivé spoje na nosnom člene a môžu byť spojené pomocou spojovacích drôtikov s integrovaným obvodom (IC) a s prívodmi na strane súčiastok nosného substrátu. Pretože nosný člen s integrovaným obvodom môže byť na strane súčiastok nosného substrátu umiestnený tak, že až na malý odstup hraničí s prívodnými vodivými spojmi, využíva sa aj plocha medzi prívodnými vodivými spojmi a integrovaným obvodom (IC), ktorá sa pri doterajšom stave techniky nevyužíva.
Veľkou výhodou je, že diskrétne odpory, ktoré sú potrebné ca potlačeie rušivých signálov, môžu byť umiestnené priamo na hornej strane nosného členu. Pretože elektrické pripojenie odporov sa uskutočňuje na nosnom člene, odpadá na nosnom substráte modulu dodatočná potreba miesta na odpory a ich prepojenie.
Ďalej je výhodné, použiť ako nosný člen kremíkový substrát, na ktorom môžu byť vyrobené vodivé spoje a odpory s veľkou presnosťou.
Mimoriadne výhodné je, ako nosný člen použiť keramický substrát a najmä keramický viacvrstvový substrát, pretože tu môžu byť vodivé spojenia a jednotlivé súčiastky umiestnené relatívne jednoducho na rôznych vrstvách nosného člena. Tým môže byť podstatne redukovaná hustota vodivých spojov a počet prepojených vrstiev na nosnom substráte.
Zvlášť výhodné ďalej je, vyrobiť odpory potrebné na odrušenie pomocou tenko- alebo hrubovrstvej techniky na keramickom nosnom člene. Pretože štruktúry tohto druhu môžu byť vyrábané veľmi malé, môže sa tak veľmi redukovať potreba miesta na odpory.
Ďalej je výhodné, umiestniť v keramickom viacvrstvovom substráte súčiastky s kapacitnou alebo induktívnou funkciou, ktoré môžu byť integrované známym spôsobom v keramickom substráte.
Nosný člen s integrovaným obvodom (IC) môže byť jednoducho nalepený na nosnom substráte modulu. Na zlepšený odvod tepla, vznikajúceho vďaka integrovanému obvodu (IC), môže byť pritom použité tepelne vodivé lepidlo.
Prehľad obrázkov na výkresoch
Príkladné uskutočnenie vynálezu je znázornené na obrázku a je bližšie vysvetlené v nasledujúcom popise. Obrázkok znázorňuje veľmi zjednodušene a nie v meradle prierez prvým príkladným uskutočnením mnohočipového modulu podľa vynálezu s nalepenou nosnou časťou a jednotlivým integrovaným obvodom.
Príklady uskutočnení vynálezu
Na obr. 1 je znázornené prvé príkladné uskutočnenie mnohočipového modulu podľa vynálezu. V tu znázornenom príkladnom uskutočnení sa nosný substrát 2 mnohoč ipového modulu I skladá z viacvrstvovej doštičky s vodičmi. Na hornej strane 3 modulu 1, ktorá je zamýšľaná ako osadzovacia strana, sa nachádzajú rôzne súčiastky 7, ktoré sú známym spôsobom vzájomne spojované pomocou vodivých spojov 9 na hornej strane a na vnútorných vrstvách doštičky s vodičmi 2 a prekontaktovaním. Elektrické prípoje zapojenia, zamýšľaného na mnohočipovom module, sú vedené prekontaktovaním 6 na spodnú stranu 4 , doštičky s vodičmi 2 a tam sú spojené s pájacími kontaktmi 5 v tvare Solder bumps. Mnohočipový modul i je svojmi Solder bumps 5 posadený na správne orientované body tu neznázorneného nosiča konštrukčnej skupiny a je s nimi prepojený pomocou pájaní so spätným prúdením.
Na hornej strane 3 viacvrstvej vodivej doštičky 2 sú okrem súčiastok 7 integrované obvody (IC) 30, z ktorých je na obr. 1 z dôvodu zjednodušenia znázornený len jeden. Integrovaný obvod (IC) 30 je na nosný člen 20 v tvare doštičky umiestnený pomocou techniky Chip-on-Board. Nosný člen 20 je opäť posadený na hornú stranu 3 doštičky s vodičmi 2. Nosný člen 20 v tvare doštičky je v znázornenom príkladnom uskutočnení konštruovaný ako keramický viacvrstvový substrát (MultilayerKeramik) a skladá sa z viac izolačných keramických vrstiev, medzi ktorými sú vodivé dráhy, ktoré sú vzájomne spojené prekontaktovaním (Vias). Rozmery štruktúr vodivých spojov a prekontaktôvanie na keramickom viacvrstvovom substráte sú v typickom prípade menšie ako príslušné rozmery štruktúr na doštičke s vodičmi 2. Je ale tiež možné použiť iný nosný substrát na nosný čien, ako napríklad použiť kremíkový substrát alebo jednoduchú keramickú doštičku.
Integrovaný obvod (IC) 30, znázornený na obr. 1, je spojený vrstvou lepidla 31 s nosným členom (Multilayer-Keramik) 20, ktorý je opäť spojený s doštičkou s vodičmi 2 pomocou vrstvy lepidla H, ktorá sa skladá z tepelne vodivého lepidla. Základňa nosného člena (Multilayer-Keramik) 20 je na jednej strane väčšia ako základňa integrovaného obvodu (IC), na druhej strane je ale taká malá, že nosný člen (Multilayer-Keramik) 20 môže byť prilepený medzi prívodmi 10 na vodivé spoje 9 v oblasti na doštičke s vodičmi 2, ktorá je určená na pripevnenie integrovaného obvodu (IC). Na časti povrchu 25 nosného člena (MultilayerKeramik) 20, ktorá nie je prikrytá integrovaným obvodom (IC) 30, sú kontaktové plôšky 21 a 22 v tvare rozšírených spojov (Bondpads). Kontaktové plôšky 21 sú spojované s prívodmi integrovaného obvodu (IC) 30 cez spojovacie drôtiky 23. Kontaktové ploský 22 sú zasa spojené cez ďalšie spojovacie drôtiky 12 s prívodmi 10 vodivých spojov 9. Na povrchu 25 sú ďalej umiestnené medzi prvými kontaktovými plôškami 21 a druhými kontaktovými plôškami 22 diskrétne odpory 24, vyrobérié íérfkovršívóu technikou, ktoré slúžia na potlačenie elektrických rušivých signálov. Odpory 24 môžu byť spojené priamo alebo cez ďalšie vodivé spoje na hornej strane 25 s kontaktovými plôškami 21 a 22. Vodivé spoje a otvory môžu byť alternatívne tiež vyrobené hrubovrstvou technikou.
Ďalej je možné, vodivé spoje a odpory na hornej strane 25 umiestniť tiež pod integrovaným obvodom (IC). Toto je zvlášť výhodné, keď sa ako nosný člen 20 používa len jednovrstvá keramická doštička. Integrovaný obvod (IC) je potom, oddelený elektricky izolujúcim lepidlom, posadený na hornú stranu 25 s vodivými spojmi a odpormi. Pokiaľ je nosný člen 20 viacvrstvová keramika (Multilayer-Keramik), ako v prípade, znázornenom na obr. 1, potom sú na vnútorných vrstvách nosného člena 20 (Multilayer-Keramik) tiež vodivé spoje, ktoré sú prekontaktovaním (Vias) spojené s vodivými spojmi a kontaktnými plôškami 21, 22 na hornej strane 25. Na hornej strane 25 a na vnútorných vrstvách nosného člena (Multilayer-Keramik) 20 je teda veľká časť elektrických vodivých spojov medzi integrovaným obvodom (IC) 30 a odpormi 24. Na doštičke s vodičmi 2 preto teda môže byť nižšia hustota vodivých spojov aj počet vrstiev.
Okrem vodivých spojov a diskrétnych odporov 24 sú v tu znázornenom príkladnom uskutočnení ešte zamýšľané ďalšie kapacitné súčiastky 28 a induktívne súčiastky 27 ako integrované súčiastky na povrchu 25 alebo na jednej z vnútorných vrstiev nosného člena (Multilayer-Keramik) 20. Pritom môžu kapacitné súčiastky 28, ako napríklad kondenzátory, vyrobené známym spôsobom nad vodivými spojmi, ktoré sú plošným spôsobom nanesené na jednotlivých vrstvách, slúž ia ako elektródy a ktoré sú oddelené dialektrickými medzivrstvami. Induktívne súčiastky, ako napríklad cievky, môžu byť vyrobené jednotlivými vodivými spojmi s vhodnou dĺžkou a tvarom.
Vďaka jemne štruktúrovaným vodivým spojom, odporom 24 a kapacitným a induktívnym súčiastkám 27 a 28 na hornej strane a vnútorných vrstvách nosného člena (Multilayer-Keramik) 20 ako aj vďaka umiestneniu kontaktových plošiek 21, 22 na časti povrchu hornej strany 25, ktorá nie je prikrytá súčiastkou 30, môže byť mnohočipový modul vyrábaný s menšími rozmermi a s nižšími nákladmi ako doteraz.

Claims (10)

  1. PATENTOVÉ NÁROKY
    Mnohočipový modul (1) s nosným substrátom (2), na ktorého strane súčiastok (3) sú umiestnené aspoň jeden integrovaný obvod (IC) a ďaíšíe elektronické súčiastky (7), ktoré sú vzájomne spojené elektricky vodivými spojmi (9, 12, 23), pričom zo strany súčiastok (3) sú na spodnú stranu (4) nosného substrátu vedené elektrické prepojovacie vedenia (6) a sú spojené s pájacími kontaktmi (5), ktoré sú umiestnené na spodnej strane (4) kvôli elektrickému spojeniu mnohočipového modulu (1) s nosičom konštrukčnej skupiny, vyznačujúci sa tým, že medzi vždy jedným integrovaným obvodom (IC) (30) a nosným substrátom (2) je umiestnený nosný člen (20), ktorý má vodivé spoje a/alebo súčiastky (24, 27, 28), ktoré sú spojené cez prvé kontaktové plôšky (21) na nosnom člene s príslušným integrovaným obvodom (IC) (30) a cez druhé kontaktové plôšky (22) na nosnom člene aú elektricky spojené s prívodmi (10) na nosnom substráte (2).
  2. 2. Mnohočipový modul podľa nároku 1, vyznačujúci sa t ý m, že základňa nosného člena (20) je konštruovaná väčšia ako základňa aspoň jedného integrovaného obvodu (IC) (30) a na hornej strane (25) nosného člena (20), ktorá nie je prikrytá integrovaným obvodom (IC) (30) sú prvé a druhé kontaktové plôšky (21, 22), pričom prvé kontaktové plôšky (21) sú elektricky spojene s integrovaným obvodom (IC) (30) cez spojovacie drôtiky (23) a druhé kontaktové plôšky (22) sú spojené ďalšími spojovacími drôtikmi (12) s prívodmi (10) na strane súčiastok (3) nosného substrátu (2).
  3. 3. Mnohočipový modul podľa nároku 2, vyznačujúci sa t ý m, že na hornej strane (25) nosného člena (20) sú ako elektrické súčiastky (24) na potlačenie elektrických rušivých signálov diskrétne odpory, ktoré sú elektricky spojené s prvými a druhými kontaktnými plochami (21, 22).
  4. 4. Mnohočipový modul podľa nároku 3, vyznačujúci sa t ý m, že nosným členom (20) je kremíkový substrát.
  5. 5. Mnohočipový modul podľa nároku 3, vyznačujúci sa tým, že nosným členom (20) je keramický substrát,
    I
  6. 6. Mnohočipový modul podľa nároku 5, vyznačujúci sa tým, že nosným členom (20) je keramický viacvrstvový substrát, pri ktorom sú vodivé spoje a súčiastky (24, 27, 28) v niekoľkých vrstvách, ktoré sú od seba oddelené izolačnými keramickými vrstvami a ktoré sú elektricky vodivo spojené prekontaktovaním (Vias).
  7. 7. Mnohočipový modul podľa nároku 5 alebo 6, vyznačujúci sa t ý m, že odpory (24) a vodivé spoje sú nanesené tenkovrstvou alebo hrubovrstvou technikou.
  8. 8. Mnohočipový modul podľa nároku 6, vyznačujúci sa t ý m, že na hornej strane (25) alebo na jednej z vnútorných vrstiev keramického viacvrstvového substrátu (20) sú induktívne súčiastky (27) a/alebo kapacitné súčiastky (28),
  9. 9. Mnohočipový modul podľa jedného z uvedených nárokov, vyznačujúci sa tým, že nosný člen (20) je prilepený na nosný substrát (2).
  10. 10. Mnohočipový modul podl’a nároku 9, vyznačujúci sa tým, že nosný člen (20) je prilepený na nosný substrát (2) pomocou tepelne vodivého lepidla (11).
SK432-98A 1996-08-09 1997-04-26 Multichip module SK43298A3 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19632200A DE19632200C2 (de) 1996-08-09 1996-08-09 Multichipmodul
PCT/DE1997/000856 WO1998007193A1 (de) 1996-08-09 1997-04-26 Multichipmodul

Publications (1)

Publication Number Publication Date
SK43298A3 true SK43298A3 (en) 1999-05-07

Family

ID=7802251

Family Applications (1)

Application Number Title Priority Date Filing Date
SK432-98A SK43298A3 (en) 1996-08-09 1997-04-26 Multichip module

Country Status (11)

Country Link
US (1) US5953213A (sk)
EP (1) EP0855090B1 (sk)
JP (1) JP2000509560A (sk)
KR (1) KR19990063681A (sk)
CZ (1) CZ105798A3 (sk)
DE (2) DE19632200C2 (sk)
HU (1) HUP9901430A3 (sk)
PL (1) PL183923B1 (sk)
SK (1) SK43298A3 (sk)
TW (1) TW468265B (sk)
WO (1) WO1998007193A1 (sk)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19830158C2 (de) * 1997-09-30 2001-05-10 Tyco Electronics Logistics Ag Zwischenträgersubstrat mit hoher Verdrahtungsdichte für elektronische Bauelemente
ATE383620T1 (de) * 1998-03-27 2008-01-15 Nxp Bv Datenträger mit einem auf leiterrahmen basierten modul mit doppelseitiger chip-abdeckung
JP2000068007A (ja) * 1998-08-20 2000-03-03 Fujitsu Takamisawa Component Ltd ケーブル付き平衡伝送用コネクタ
US6268660B1 (en) * 1999-03-05 2001-07-31 International Business Machines Corporation Silicon packaging with through wafer interconnects
US6198635B1 (en) * 1999-05-18 2001-03-06 Vsli Technology, Inc. Interconnect layout pattern for integrated circuit packages and the like
US6137174A (en) * 1999-05-26 2000-10-24 Chipmos Technologies Inc. Hybrid ASIC/memory module package
US6297551B1 (en) * 1999-09-22 2001-10-02 Agere Systems Guardian Corp. Integrated circuit packages with improved EMI characteristics
US6380623B1 (en) * 1999-10-15 2002-04-30 Hughes Electronics Corporation Microcircuit assembly having dual-path grounding and negative self-bias
JP4224924B2 (ja) * 2000-03-30 2009-02-18 株式会社デンソー 指示計器の製造方法
JP3796099B2 (ja) * 2000-05-12 2006-07-12 新光電気工業株式会社 半導体装置用インターポーザー、その製造方法および半導体装置
US6448507B1 (en) * 2000-06-28 2002-09-10 Advanced Micro Devices, Inc. Solder mask for controlling resin bleed
JP4780844B2 (ja) * 2001-03-05 2011-09-28 Ｏｋｉセミコンダクタ株式会社 半導体装置
US6787926B2 (en) * 2001-09-05 2004-09-07 Taiwan Semiconductor Manufacturing Co., Ltd Wire stitch bond on an integrated circuit bond pad and method of making the same
JP3888263B2 (ja) * 2001-10-05 2007-02-28 株式会社村田製作所 積層セラミック電子部品の製造方法
US6534844B1 (en) * 2001-10-30 2003-03-18 Agilent Technologies, Inc. Integrated decoupling networks fabricated on a substrate having shielded quasi-coaxial conductors
US6975035B2 (en) 2002-03-04 2005-12-13 Micron Technology, Inc. Method and apparatus for dielectric filling of flip chip on interposer assembly
TW577153B (en) * 2002-12-31 2004-02-21 Advanced Semiconductor Eng Cavity-down MCM package
JP4000160B2 (ja) * 2003-09-19 2007-10-31 富士通株式会社 プリント基板およびその製造方法
DE102004013733B4 (de) * 2004-03-18 2006-04-06 Infineon Technologies Ag Halbleiterbauteil in Stapelbauweise mit einem optisch aktiven Halbleiterchip und Verfahren zu seiner Herstellung
JP2007081146A (ja) * 2005-09-14 2007-03-29 Fuji Electric Device Technology Co Ltd インダクタ付半導体装置
US7402442B2 (en) * 2005-12-21 2008-07-22 International Business Machines Corporation Physically highly secure multi-chip assembly
US7473102B2 (en) * 2006-03-31 2009-01-06 International Business Machines Corporation Space transforming land grid array interposers
US7863189B2 (en) * 2007-01-05 2011-01-04 International Business Machines Corporation Methods for fabricating silicon carriers with conductive through-vias with low stress and low defect density
US20080284037A1 (en) 2007-05-15 2008-11-20 Andry Paul S Apparatus and Methods for Constructing Semiconductor Chip Packages with Silicon Space Transformer Carriers
US9313874B2 (en) 2013-06-19 2016-04-12 SMART Storage Systems, Inc. Electronic system with heat extraction and method of manufacture thereof
FR3024506B1 (fr) * 2014-07-30 2016-07-29 Saint Gobain Vitrage comprenant un pion et procede de fabrication du vitrage.

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4617730A (en) * 1984-08-13 1986-10-21 International Business Machines Corporation Method of fabricating a chip interposer
JPS62216259A (ja) * 1986-03-17 1987-09-22 Fujitsu Ltd 混成集積回路の製造方法および構造
FR2611986B1 (fr) * 1987-03-03 1989-12-08 Thomson Semiconducteurs Structure de circuit hybride complexe et procede de fabrication
KR930010076B1 (ko) * 1989-01-14 1993-10-14 티디케이 가부시키가이샤 다층혼성집적회로
US5200362A (en) * 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
DE4108154A1 (de) * 1991-03-14 1992-09-17 Telefunken Electronic Gmbh Elektronische baugruppe und verfahren zur herstellung von elektronischen baugruppen
JP3461204B2 (ja) * 1993-09-14 2003-10-27 株式会社東芝 マルチチップモジュール
US5490324A (en) * 1993-09-15 1996-02-13 Lsi Logic Corporation Method of making integrated circuit package having multiple bonding tiers
FR2716037B1 (fr) * 1994-02-10 1996-06-07 Matra Marconi Space France Procédé pour connecter des circuits électoniques dans un module multi-puces à substrat co-cuit, et module multi-puces ainsi obtenu.
GB2288286A (en) * 1994-03-30 1995-10-11 Plessey Semiconductors Ltd Ball grid array arrangement
JPH0888474A (ja) * 1994-09-16 1996-04-02 Taiyo Yuden Co Ltd 積層混成集積回路素子
US5729438A (en) * 1996-06-07 1998-03-17 Motorola, Inc. Discrete component pad array carrier
US5751555A (en) * 1996-08-19 1998-05-12 Motorola, Inc. Electronic component having reduced capacitance

Also Published As

Publication number Publication date
US5953213A (en) 1999-09-14
EP0855090B1 (de) 2003-01-02
EP0855090A1 (de) 1998-07-29
JP2000509560A (ja) 2000-07-25
HUP9901430A2 (hu) 1999-08-30
DE19632200A1 (de) 1998-02-12
PL326074A1 (en) 1998-08-17
CZ105798A3 (cs) 1998-11-11
TW468265B (en) 2001-12-11
HUP9901430A3 (en) 2002-03-28
KR19990063681A (ko) 1999-07-26
WO1998007193A1 (de) 1998-02-19
PL183923B1 (pl) 2002-08-30
DE19632200C2 (de) 2002-09-05
DE59709052D1 (de) 2003-02-06

Similar Documents

Publication Publication Date Title
SK43298A3 (en) Multichip module
US6501157B1 (en) Substrate for accepting wire bonded or flip-chip components
US4941033A (en) Semiconductor integrated circuit device
US4945399A (en) Electronic package with integrated distributed decoupling capacitors
US5440171A (en) Semiconductor device with reinforcement
US6958534B2 (en) Power semiconductor module
EP1264347B1 (en) Electronic module having a three dimensional array of carrier-mounted integrated circuit packages
US8895871B2 (en) Circuit board having a plurality of circuit board layers arranged one over the other having bare die mounting for use as a gearbox controller
KR950030321A (ko) 반도체장치 및 그 제조방법 및 기판
US7709943B2 (en) Stacked ball grid array package module utilizing one or more interposer layers
JP3410969B2 (ja) 半導体装置
US6104088A (en) Complementary wiring package and method for mounting a semi-conductive IC package in a high-density board
US5914535A (en) Flip chip-on-flip chip multi-chip module
KR20040036252A (ko) 반도체 칩 패키지 적층 모듈
US5473190A (en) Tab tape
JPH0477469B2 (sk)
US20060097370A1 (en) Stepped integrated circuit packaging and mounting
US5723901A (en) Stacked semiconductor device having peripheral through holes
US6034437A (en) Semiconductor device having a matrix of bonding pads
US6340839B1 (en) Hybrid integrated circuit
US20050230818A1 (en) Display device
US20070164448A1 (en) Semiconductor chip package with attached electronic devices, and integrated circuit module having the same
US5422515A (en) Semiconductor module including wiring structures each having different current capacity
US6249048B1 (en) Polymer stud grid array
US6046901A (en) Support structure, electronic assembly