JPS6232693A - プリント基板への回路部品実装方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、プリント基板への回路部品実装方法に関し、
特に、同一のプリント基板の片面側だけにおいても、フ
ラット・パッケージＩＣと呼ばれる集積モジュールとチ
ップ部品とを三次元的に実装できるようにするための改
良に関する。

〈従来の技術〉 昨今の電子、電気機器にはプリント基板が汎用−にシイ
Ｉ＼１講で　−ウ需拷出ｌデー勢１ｇｌ半久／小闇路部
品をマウントしようとする試み、すなわち実効束ａ密度
向上のための試みは、これまでにも数多、行なわれてき
た。

その一つに、プリント基板に両面パターンを設けるとい
うものがある。

単純に考えても、この両面パターン型プリント基板は、
片面パターン型プリント基板に比し、はぼ二倍の集積密
度を実現することができ、一枚のプリント基板という限
定を基準にとれば、こうした両面パターン型は、一種の
三次元実装技術の範ｌに入るものとも言うことができる
。

〈発明が解決しようとする問題点〉 確かに、片面パターンのものと両面パターンのものとの
比較においては、集積密度は後者の方が原理的に大きく
とることができる。

しかし、一つの二次元平面内という限定を基準にした場
合、当該定められた面積の二次元平面内にどれだけ多く
の回路部品を実装できるようにするかということについ
ては１片面パターンのものも両面パターンのものも、従
来においては何！Ｖ−変わりなく取扱われていた。

換言すれば、プリント基板の片面側に限って考えれば１
両面パターン型も、片面パターン側と集積密度において
同等にしか過ぎない。

本発明は基本的にこうした点に鑑みて為されたもので、
プリント基板の片面側に限って考えても、従来より以上
の集積密度を上げるため、部品間の三次元実装を可能に
せんとしたものである。

〈問題点を解決するための手段〉 上記目的を達成するため、本発明においては次のような
回路部品実装方法を提供する。

チップ部品と集積回路モジュールを同一のプリント基板
上に搭載するに際し、該プリント基板のパターン面に対
し、上記チップ部品を下側に、上記集積モジュールを上
側にして、互いに積層することを特徴とするプリント基
板への回路部品実装方法。

〈作　用〉 上記本発明の方法によれば、チップ部品と集積モジュー
ルとが三次元的に高さ方向に重なりながら、同一のプリ
ント基板上に搭載されることになる。

したがって、集積モジュールの大きさ、すなわち占有面
積部分を、チップ部品の収納面積部分として効率的に使
用することができ、結局は当該プリント基板上における
回路部品の集積密度を大いに向上させることができる。

例えば従来、集積モジュールに要していた面積を個々に
Ｓ層とし、ｎ個のチップ部品に要していた面積の総和を
ｎＸ５ｔとすれば、配線に要する面積を無視すると、例
えｎＸ５ｔ＜Ｓ層であっても、当該従来例にあっては、
プリント基板にＳ履＋ｎＸ５ｔの二次元平面面積を要し
ていたのに対し、本発明によれば、プリント基板に要求
される二次元平面面積は、最少、Ｓｓだけで済むように
できる。

もちろん、本発明の方法は、片面パターン型プリント基
板に限定されるものではなく、両面パターン型プリント
基板の各パターン面に対して適用することができ、むし
ろ、その方が実効は大きい。

く実　施　例〉 第１図には本発明の回路部品実装方法を実現した第一の
実施例が示されている。

まず、同図（Ａ）に示されるように、プリント基板ｌＯ
の上に形成されているパターン面１１ｃ７）ＦＮ定個所
に対し、チップ部品２０を搭載する。そのための電気的
、機械的な手法自体は本発明がこれを規定するものでは
なく、公知既存の技術、例えば半田リフロー法や気相半
田リフロー法（ＶＰＳ）、導電性接着剤の採用等によっ
て良い。

なお、チップ部品とは、すでに周知のように、抵抗、キ
ャパシタ、ジャンパ導体乃至短絡用導体、そして特殊な
場合にはインダクタ等の機能要素を、それぞれ個々に内
部に収めた一般に矩形状の機能ブロック２１と、その両
端に一体に設けられた端子面２２　、２２とから成って
いるものを言う。

以上のようにしてチップ部品２０を所定個所にマウント
した後、第１図（Ｂ）に示されるように、別途に端子３
２　、３２を曲げ加工したフラット・パフ）ｗ　　　　
：　；　Ｔ　Ｉ”　”ｔＥ　／７％イ１モ支工、・フ　
　　−　＋ＬＱｎメピ、−４１Ｒｋ手　、、プｑ　、ｇ
、２０の上に配し、その各端子３２　、３２を対応する
所定のパターン面部分に載せて、先と同様にリフロー法
等、通出な手法によって当該パターン面１１に電気的、
機械的に固定する。

なお、フラット・パッケージＩＣとは、内部に集積回路
チー、プや個別部品を封止したパッケージ部分３１から
必要本数の端子３２．、、、が出ているものを言う。

こうしたフラット・パッケージＩＣの端子３２を曲げ加
工するに際しては、当該パッケージ部分３１の下にチッ
プ部品２０を収める高さを確保するようにしなければな
らないこと、もちろんである。

図示の場合は、一つの集積モジュール３０の下に一つの
チップ部品２０シか収まっていないが、これは説明の便
宜のためであって、実際には可能な限り多数個のチップ
部品を収めることができる。

第２図に示される第二の実施例は、チップ部品と集積モ
ジュールのパターン面への電気的、機械的固定を同一の
工程で行なえるように、さらに改良したものである。

すなわち、まず、第２図（Ａ）に示されるように、集積
モジュール３０の下面に、あらかじめチップ部品２０を
接着その他の手法により、物理的に固定してしまう。

そうした後、第２図（Ｂ）に示されるように、それらを
共にプリント基板１０のパターン面の所定個所に載せ、
−遍に半田リフロー等によって固定してしまう。

このようにすると、あらかじめ集積モジュールとチップ
部品とを接着、固定する工程と、半田リフロー等を適用
する工程とは完全に独立した環境下に置くことができ、
したがって個々の工程における作業性を向上させること
ができる外、何度も半田リフロー環境にさらさないで良
いので、製造ライン構成も簡単になる。

もちろん、この実施例においても、複数のチップ部品２
０を一つの集積モジュール３０の腹の下に抱え込ませる
ようにすることができる。

なお、集積モジュール３０の端子３２に関し、パターン
面１１への接触部が、第１図では内側に、第２図では外
側に、各曲げ加工されているが、これはどちらでも良い
ことを示しているのであって、他意はない。

さらに、先にも述べたが、図示実施例の場合には、片面
パターン型プリント基板への応用をしか示していないが
、顕かなように、本発明方法は、両面パターン型プリン
ト基板の各面に対して等しく応用することができる。

〈発明の効果〉 本発明によれば、チップ部品と、それに比せば比較的大
きな面積を有する集積モジュールとをプリント基板のパ
ターン面に直交する高さ方向に積層できるので、従来に
おいてチップ部品に独立に必要とされていた面積は、集
積モジュールに必要とされていた面積の中に吸収させる
ことができる。

そのため、プリント基板全体としての回路部品集積密度
を大きく向上させることができる。

また結果として、集積モジュールの下にチップ部品が位
置するので、配線長も短かくできる。

【図面の簡単な説明】

第１図は本発明のプリント基板への回路部品実装法の第
一の実施例の説明図、第２図は第二の実施例の説明図、
である。 図中、１０はプリント基板、　ＩＩはそのパターン面、
２０はチップ部品、３０は集積モジュール、である。 出　願　人　　　　　　株式会社　ニ　フ　コ／−ゝ＼ 、ご、゛

Claims (1)

【特許請求の範囲】
1. 　チップ部品と集積回路モジュールを同一のプリント基
   板上に搭載するに際し、該プリント基板のパターン面に
   対し、上記チップ部品を下側に、上記集積モジュールを
   上側にして、互いに積層することを特徴とするプリント
   基板への回路部品実装方法。