JPS61287292A - 電子装置および方法 - Google Patents

電子装置および方法

Info

Publication number
JPS61287292A
JPS61287292A JP61130025A JP13002586A JPS61287292A JP S61287292 A JPS61287292 A JP S61287292A JP 61130025 A JP61130025 A JP 61130025A JP 13002586 A JP13002586 A JP 13002586A JP S61287292 A JPS61287292 A JP S61287292A
Authority
JP
Japan
Prior art keywords
mlc
board
substrate
pads
shell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61130025A
Other languages
English (en)
Inventor
ジヨン　エイ．マツクスウエル
ロニー　ホプキンズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Avx Components Corp
Original Assignee
AVX Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AVX Corp filed Critical AVX Corp
Publication of JPS61287292A publication Critical patent/JPS61287292A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の背景〕 〔発明の分野〕 本発明は、印刷回路基板、集積回路アセンブリ（ＩＣ）
、及び減結合コンデンサを含む複合電子アセンブリに関
するものである。
更に、本発明は、最大の集積度と高い減衰効率を達成す
ることを可能とする形の装置を製造する方法に関するも
のである。
〔従来技術およびその問題点〕
必ずしもそれに限定するものではないが電子計算機産業
分野を含む現状技術に従えば、印刷回路（ＰＣ）基板を
用いて電子装置を組上げるのが一般的である。従来のＰ
Ｃ基板は、絶縁性の基板を含んでおり、外側の表面上ま
たは絶縁層にはさまれた内部基板上に複数の導電性経路
を有している。
現在ではＰＣ基板は、過去の点と点を線でつなぐ方法に
とってかわるほとんど万能的な手段となっている。
最大の集積度を達成するために、従来からＰＣ基板と共
に、それ自身が複数の回路及び副回路を含むシリコンの
チップを１個または複数個含むＩＣ装置を用いている。
１Ｇチツプには、ＰＣ基板上の孔またははんだ付はパッ
ドと対応する位置に配置した複数個の端子または突出し
た接触指が含まれている。ＩＣ装置をＰＣ基板へ組込む
ことは、ＩＣ装置の端子を対応する位置に設けられたＰ
Ｃ基板中の孔へ通すことによるか、または端子を基板の
はんだ付はパッドと位置を合せた後に、端子と対応する
導電性経路との間にはんだ接続を行う（貫通孔型のＰＣ
基板採用の場合）か、または孔なしのＰＣ基板を用いた
場合には端子とはんだ付はパッドとの間にはんだ接続を
行うことによって行われる。
従来の方法では、特に電子計算機分野ではＩＣ装置の電
源リードの両端子間に分路コンデンサを接続する。この
コンデンサの役割は、除去されずにシステム中へ送られ
た場合当業者には「ソフトエラー」として知られる事象
を発生させる電源中のパルスやスパイクを減衰させるこ
とである。
これまで、必要な減衰コンデンサを供給する従来の手段
としては、分路コンデンサの突出したリードを、ＰＣ基
板上の導電性経路によってＩＣの電源端子へつながれた
、ＰＣ基板の適切にとりつけられたグロメット（はと目
）またはパッドへはんだ付けする方法が用いられてきて
いる。その後、コンデンサとＩＣチップの電源リードと
の間にはかなりの長さの導電経路が存在するためにかな
りのインダクタンスを生ぜしめることが明らかとなって
きた。そのようなインダクタンスのために、望みの電源
減衰効果を達成するためには比較的大きいコンデンサ容
量を用いることが必要となる。
明らかに、大容量のコンデンサを用いることは、その電
子アセンブリのコスト高の原因になるのみでなく、必要
な大容量のための物理的寸法のために集積度をあげるこ
とを困難とする原因となる。
米国特許第３．６１７，８１７号、第４，２４９．１９
６号に示されたように、より最近の技術に従えば、ＩＣ
装置の内に多重層セラミックコンデンサ（ＭＬＣ’）を
直接用いることが提案されている。ＭＬＣをＩＣパッケ
ージ中へ組み入れることによって、分路コンデンサをｔ
Ｃの電源端子間へ接続するリードは非常に短かくできる
。短かいリードを使用することで達成されるインダクタ
ンスの減少のために、それ以前に可能であった十分な減
衰効果を達成するために必要な容量を十分小さくするこ
とができ、従って物理的により小さいコンデンサですま
せることができることがわかった。ＩＣ基板内にコンデ
ンサを封入することで集積度を＾めることかできるとい
うもう一つの利点も得られる。
不利な側面としては、Ｉｃ基板内へＭＬＣを取込むこと
によって、数多くの製造及び柔軟性の問題が生ずる。製
造の観点からは、異なる熱膨張係数を有する要素を同一
装置内へ封入することから電気的及び機械的性質におけ
る信頼性の問題が増大する。柔軟性の観点からは、与え
られたＩＣチップを各種の回路構成、応用途、電源条件
のもとで使用することから、含まれる容量が減衰のため
の理想的な容量の近似値でしかないという状況が発生す
る。このように、概念的にはＭＬＣをＩＣパッケージ内
へ用いることは技術的な進歩をもたらすものではあるが
、そのような複合装置はいまだ広範囲で使用されるに至
っていない。
上述の背景に留意すると、本発明の目的は、ＰＣ基板、
ＩＣ装置、ＭＬＣを含み、それらを特定の回路応用途に
おいて集積度を低下させることなくＭＬＣの減衰効果を
最適化するように組合せた理想的な回路形状を得ること
である。
本発明の更に別の目的は、従来の大量生産されたＩＣ装
置をＰＣ基板及びＭＬＧと組合せて、そこにＭＬＣを用
いることによってＩＣの製造を複雑化することなく、ま
たＭＬＣと■ｃとの間に長１いリードの使用を必要とせ
ずに、ＭＬＣの減衰値を最適化することである。
〔問題点を解決するための手段と作用〕更に詳細には、
本発明を要約すれば、ＰＣ基板とＩＣとＭＬＣを組合せ
て、集積度を犠牲とすることなくコンデンサの最も効果
的な使用を行うことであると言える。
更に詳細には、本発明に従えば、ＰＣ基板であって、通
常の内部導電性経路を有し、それの露出した表面上に一
連のはんだ付はパッドを有しており、それらに対してＩ
Ｃの端子が固定されるようになった、ＰＣ基板が得られ
る。このＰＣ基板と組合せられるＩＣ装置が得られ、そ
れにはＩＣの下面から下方へ突出する脚で構成される端
子が含まれている。本発明の新規な点は、ＩＣ本体で占
められる空間の下方に直接とりつけられた１対のはんだ
付はパッドを設けることを含み、上記はんだ付はパッド
はＰＣ基板の電源端子へつながる導電性経路を含み、そ
れがＩＣの電源供給端子へつながるようになっているこ
とを含む。
ＩＣの使用の前に、ＩＣによって占められるべき領域の
下の空間にとりつけられたはんだ付はパッドへＭＬＣが
接続される。ＭＬＣの厚み寸法は、ＩＣの下面下でＰＣ
基板上の領域中へＭＬＣが配置できる程度であるため、
そのような空間はＩＣ装置の下方へ延びる端子の長さに
よって供給できる。
本発明の重要な特長は、各ＩＣが、それの特殊な機能を
発揮する用途で使用される場合に、特定の温度でまたは
特定の温度笥囲内で動作するということを考えることに
よって、生まれてくる。更に、与えられたＩＣが動作す
る温度は用途毎に異なるであろうことが考えられる。ま
た、そのＭＬＣが動作する温度または温度範囲が知れて
いれば、ＭＬＣを製造するために用いる誘電体物質の処
方を、最大の誘電率を与えるものに選ぶことができると
いうことが考えられる。
このようにして、ＭＬＣをＩＣの下へ直接的に、熱交換
関係をもってとりつけ、ＩＣによって発生する熱がＭＬ
Ｃを特定の温度または予測される動作温度範囲内に保つ
ようにすることによって、最適の回路形状を得ることが
できることがわかる。
従って、ＰＣ基板とＩＣとの間の空間内の動作温度を測
定することによって、または特定の回路構成中でのＩＣ
の既知の動作パラメータからそのような特性を見積るこ
とによって、そしてＭＬＣを上記空間中へＩＣと熱交換
関係を持たせてとりつけることによって、ＭＬＣの誘電
体成分を調整して、ＭＬＣの値を理想的な減衰効果を得
るために最適な値に保つことが可能である。
更に詳細には、もし与えられたＩＣがＰＣ基板とＩＣ装
置の下面との間の空間が例えば約６５゛から約７０℃の
温度範囲に保たれるような回路構成に用いられたとする
と、そのような環境では誘電体物質を処方するのに、そ
の材料の誘電率がそのような温度範囲内で最も高くなる
ように選ぶことができる。このようにして、コンデンサ
の寸法は望みの容量値を達成するために必要な最も小さ
いものに保たれる。
上述の要約から明らかなように、本発明は、適切な接続
パッドと内部導体を有するＰＣ基板、ＩＣ装置であって
ＩＣ装置の下面に基板上にあらかじめ定められた距離を
占める端子を有するＩＣ装置、ＩＣ装置の下面とＰＣ基
板の間にとりつけられたＭＬＣであってＩＣ装置の電源
供給端子を分路するようにとりつけられたＭＬＣ，を含
み、上記ＭＬＣがＩＣ装置へ熱交換関係をもってとりつ
けられ、それによってＩＣ装置とＭＬＧとがＭＬＣの容
量を望みの値または望みの範囲内に保つように相互作用
するようになった、製造物品を与えるものに属すると考
えられる。
本発明は更に理想的な回路減衰形状を達成する方法に関
するものと考えられ、その方法は、ＭＬＣで占められる
領域におけるＩＣ（及びその他の存在する隣接回路）の
加熱効果の結果の温度を測定する工程、上述の空間へ誘
電体材料でできたＭＬＣを挿入する工程を含み、その誘
電体の誘電率は出現すると予測される動作温度において
最適化されており、能動性部品はＰＣ基板上に熱交換関
係をもってとりつけられている。
〔実施例の説明〕
以上の目的やその他以下にあられれる目的を達成するた
めには図面を参照するのが望ましい。
図面を参照すると、第１図には代表的なＰＣ基板区分１
ｏが示されており、それは重合体で強化されたファイバ
ガラス材や同等材でできている。
基板１０は、複数個の表面はんだ付はパッド１１へつな
がった複数個の内部（サブ表面）導電性経路を含んでい
る。
当業者には明らかなように、第１図に示されたＰＣ基板
の区分は、例示の目的で、数多くのくりかえしまたは修
正構造を含む大型の基板構成の小さい部分を表わしてい
る。はんだ付はパッド１１は、第２図により詳細に示さ
れたＩＣ装置１３から突出した端子１２に対する接続点
を構成するように位置している。第２図に示されたＩＣ
装置はそれ自身知られているので、それの構成詳細は本
発明の解釈に必要な範囲で説明される。
更に詳細には、ＩＣ装置１３はその中に複数個の回路が
彫り込まれ定義されたシリコンチップを含むのが代表的
であり、そのシリコンチップはエポキシや同等の重合体
母材１４内に封じ込められている。端子１２は母材を通
って延びて封じ込められたシリコンチップの回路と電気
的に接触している。ＩＣ装＠１３の母材１４は下方を向
いた下面１５を含んでいる。
第２図かられかるように、母材１４の下面は、端子１２
のベース部分１６の上のレベルにとりつけられている。
これかられかるように、ｔＣがとりつけられると、ＰＣ
基板の上表面１８と母材１４の下面との間に空間１７が
できる。このようにつくられる空間１７内にあらかじめ
ＭＬＣ１９がとりつけられている。このコンデンサは多
重層セラミックコンデンサのようなものでよく、それの
高さ寸法は本発明の場合的０．５６ａｍ（０，０２２”
）から約０．６６１１ （０，０２６’Ｍの範囲内のものであることが望ましい
。このＭＬＣ１９は、通常の互に逆橿性の内部コンデン
サＮ極へつながった端子２０．２１を含んでいる。この
端子２０．２１は端部をおおうような薄い金属のバンド
の形であるのが望ましく、更に端部に隣接するＭＬＣ本
体の重なり部分を有するのが望ましい。端子２０．２１
は、母材１４の下面１５の直下に位置する領域内のＰＣ
基板上に形成されたはんだ付はパッド２２．２３へそれ
ぞれはんだ接着される。ＰＣ基板は内部導電性経路２２
’　、２３’を含み、それらはＭＬＣ１９の端子をはん
だ付はパッド２４．２５へ電気的に接続するように働き
、パッド２４．２５はＭ　ＬＣの電源供給端子に接触す
るパッドとして示されている。
上述のことから明らかなように、コンデンサ１９のとり
つけと、それにつづくはんだ付は等の方法によるＩＣｌ
３のとりつけの後では、ＭＬＣＩ９は、ＩＣの電源供給
端子へつながれたパッド２４．２５を分路するようにと
りつけられることになる。ＭＬＣＩ９は更に、下面１５
に近接しているために、ＩＣ装置１３に対して熱交換関
係をもってとりつけられることになる。
ＭＬＣｆｉ：ＩＣ装置に対して熱交換関係をもたせて組
合せることによって、ＭＬＣの誘電体材料の誘電率を選
んでその特定の装置の動作温度範囲において最大の容量
を得るようにすることが可能である。
第５図を参照すると、チタン酸バリウム誘電体の誘電率
変化を示すグラフが示されている。このグラフでＹ軸は
、Ｘ軸にそった温度変化に従う容量の変化の割合を示し
ている。このグラフかられかるように、このコンデンサ
が約５５°から６０℃の温度範囲で動作するとき、容量
は２５℃における基準値から２０％増大する。例えばＩ
Ｃの下における温度を測定することによって、特定の回
路応用において、与えられたＩＣが動作する温度を計算
することは容易に可能であるので、その温度範囲におい
て誘電率が最大となる誘電体を用いたコンデンサを選ぶ
ことが可能である。このようにして選ばれた誘電体を最
適化することによって、より小型なコンデンサを作製す
ることおよび／または容量を最大化することが可能であ
り、従って選ばれたコンデンサのパルス減衰効果を最大
化することが可能である。次に第３図を参照すると、本
発明の実施例が示されており、それはすべての点で第２
図の実施例と似ているが、シェル１４′の下面１５′が
ＭＬＣＩ　９の部分をとりかこむ大きさの下方をむいた
へこみ部３０を含む点が異なっている。この構成によっ
てコンデンサとＩＣ装置との間の熱交換関係は促進され
、最大の熱転送が保証される。更に、ＩＣ装置をへこま
せてＭＬＣの部分をそこにとりこむことによって最大の
小型化と集積度が得られる。　　　　　　　　　　　４
゜上述の説明から明らかなように、本発明はＰＣ基板、
ＩＣ装置とＩＣ装置の下に配置されてＩＣ装置と熱交換
関係にあるＭＬＣとを含む新規な装置に関するものであ
る。更に本発明はＩＣ装置下の空間の最も有効な使用を
保証する新規な方法に関するものである。
更に詳細には、本方法は、ＩＣ装置の下の動作温度範囲
を決定する工程、ＩＣ装置下の空間に発生する温度範囲
に従ってＭＬＣ中に採用すべき誘電体を選定する工程を
含んでいる。セラミックコンデンサ工業分野においては
誘電率の温度変化はよく知られているため、当業者は特
定の動作温度を知れば、既知のセラミック組成を調節し
て選ばれた温度範囲内で誘電率を最大化することは容易
である。
当業者にとっては構成の詳細に関して数多くの変形が可
能であることが明らかであろう。従って、ここに述べた
本発明は特許請求の範囲内で広く解釈されるべきもので
ある。
【図面の簡単な説明】
第１図はＰＣ基板の一部分の断片的平面図であって、Ｉ
Ｃ装置とＭＬＣによって占有されるべき部分を破線で示
しである。 第２図は、本発明に従ったＰＣ基板、ＩＣ装置、ＭＬＣ
を通る断片的垂直断面図である。 第３図は、第２図に似た図であって、本発明の実施例を
示している。 第４図は、本発明の装置に用いられる型の従来のＩＣ装
置の縮小形の外観図である。 第５図は、約５０°から約７０℃の温度範囲内で使用す
るように最適化された誘電体を採用した１ｏ・・・印刷
回路（ＰＣ）基板 １１・・・はんだ付はパッド １２・・・端子 １３・・・ＩＣ装置 １Ａ・・・重合体母材 １４′・・・シェル １５・・・下面 １５′・・・下面 １６・・・ベース部分 １７・・・空間 １８・・・上表面 １９・・・多重層セラミックコンデンサ（ＭＬＣ）２０
．２１・・・端子 ２２．２３・・・はんだ付はパッド ２２’　、２３’　・・・内部導電性経路２４．２５・
・・はんだ付はパッド ３０・・・へこみ部分

Claims (5)

    【特許請求の範囲】
  1. （１）装置であつて、複数個の導電性経路を有する印刷
    回路基板を含み、上記基板の表面上に複数個の導電性マ
    ウントパッドを含み、上記パッドが上記パッドの選ばれ
    たものと電気的に導通しており、上記基板上にとりつけ
    られた複数個の内部回路手段を含む集積回路チップアセ
    ンブリを含み、上記アセンブリが絶縁性シェルと上記シ
    ェルを通つてそれの下表面下の位置へ延びる突出したリ
    ード要素とを含んでおり、上記リード要素が上記基板の
    上記パッドの選ばれたものへ電気的及び機械的に接着さ
    れており、上記シェルの上記表面が、上記リードとパッ
    ドの接続状態のもとで上記基板の上記表面に対して間隔
    を置いてとりつけられており、上記基板が上記集積回路
    アセンブリの上記下表面と上記基板の上記表面との間の
    空間にとりつけられたすくなくとも１対のマウントパッ
    ドを含んでおり、上記基板上の上記表面から離れた位置
    にあつて上記パッド対を上記他のパッドの選ばれたもの
    とを電気的に接続する導体手段を含み、上記パッド対の
    間隔に従つて間隔を置いて配置された端子対を有するＭ
    ＬＣを含み、上記ＭＬＣが上記基板と上記シェルの上記
    下表面との間の空間に挿入されており、上記ＭＬＣの上
    記端子の各々が上記パッド対の各々へ電気的及び機械的
    に接着されているようになつた、装置。
  2. （２）特許請求の範囲第１項の装置であつて、上記シェ
    ルの上記下表面が上方へ延びるへこみ部を含み、上記Ｍ
    ＬＣが上記へこみ部へすくなくとも部分的につつみこま
    れている、装置。
  3. （３）特許請求の範囲第１項の装置であつて、上記ＭＬ
    Ｃの上表面が上記シェルの上記下表面に対して近接して
    熱交換関係を保つてとりつけられている、装置。
  4. （４）特許請求の範囲第１項の装置であつて、上記ＭＬ
    Ｃが上記集積回路アセンブリと上記基板との間の空間に
    、上記アセンブリと熱交換関係を保つてとりつけられて
    おり、上記ＭＬＣを構成するセラミック材料の誘電率が
    上記ＰＣ基板の上記表面と上記ＩＣアセンブリの上記下
    表面との間の空間に発生する通常の動作温度範囲におい
    てその最大値をとるようになつた、装置。
  5. （５）印刷回路基板に対して近接してとりつけられた集
    積回路装置の電源供給ライン上のＭＬＣによる効果的な
    パルス減衰を最大化する方法であつて、上記集積回路装
    置の下面と上記ＰＣ基板の上面との間の空間における平
    均的な通常動作温度を確める工程、構成セラミック誘電
    体の誘電率が上記の通常の動作温度範囲において最も高
    くなるようなＭＬＣを用いる工程、上記ＭＬＣの端子を
    ＰＣ基板の表面上の電極へ固定する工程、その後ＩＣ装
    置をＰＣ基板へ固定し、上記ＭＬＣに対し熱交換関係を
    保つような位置関係で固定し、上記集積回路装置の電源
    供給端子を、上記ＭＬＣで分路された上記基板上の電極
    へ接続するように固定する工程、を含む方法。
JP61130025A 1985-06-11 1986-06-04 電子装置および方法 Pending JPS61287292A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US74297485A 1985-06-11 1985-06-11
US742974 1985-06-11

Publications (1)

Publication Number Publication Date
JPS61287292A true JPS61287292A (ja) 1986-12-17

Family

ID=24986997

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61130025A Pending JPS61287292A (ja) 1985-06-11 1986-06-04 電子装置および方法

Country Status (6)

Country Link
JP (1) JPS61287292A (ja)
KR (1) KR900003311B1 (ja)
CN (1) CN86103388A (ja)
DE (1) DE3618590A1 (ja)
FR (1) FR2583251A1 (ja)
GB (1) GB2176654B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6232693A (ja) * 1985-08-03 1987-02-12 株式会社　ニフコ プリント基板への回路部品実装方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4882656A (en) * 1986-12-12 1989-11-21 Menzies Jr L William Surface mounted decoupling capacitor
FR2622346B1 (fr) * 1987-10-23 1993-05-28 Eurofarad Condensateur pour micro-circuit electronique et montage incorporant un tel condensateur
KR100277314B1 (ko) 1996-11-08 2001-01-15 모기 쥰이찌 박막콘덴서 및 이를탑재한반도체장치
US6408090B1 (en) * 1998-09-28 2002-06-18 Siemens Production And Logistics System Aktiengesellschaft Method for position recognition of components equipped on a substrate in an automatic equipping unit
US6404649B1 (en) 2000-03-03 2002-06-11 Advanced Micro Devices, Inc. Printed circuit board assembly with improved bypass decoupling for BGA packages
JP4186589B2 (ja) * 2002-10-30 2008-11-26 松下電器産業株式会社 シート形電子部品モジュール
CN1589093A (zh) * 2004-08-13 2005-03-02 广州金升阳科技有限公司 改善点焊中细微漆包线焊点强度的方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4502101A (en) * 1982-07-30 1985-02-26 Rogers Corporation Decoupled integrated circuit package
FR2576448B1 (fr) * 1985-01-22 1989-04-14 Rogers Corp Condensateur de decouplage pour assemblage avec disposition a grille de broches

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6232693A (ja) * 1985-08-03 1987-02-12 株式会社　ニフコ プリント基板への回路部品実装方法

Also Published As

Publication number Publication date
FR2583251A1 (fr) 1986-12-12
DE3618590A1 (de) 1986-12-11
CN86103388A (zh) 1986-12-10
KR900003311B1 (ko) 1990-05-14
GB8609059D0 (en) 1986-05-21
GB2176654A (en) 1986-12-31
KR870000849A (ko) 1987-02-20
GB2176654B (en) 1988-08-10

Similar Documents

Publication Publication Date Title
KR100616384B1 (ko) 수직 접속된 캐패시터를 구비하는 전자 어셈블리 및 제조방법
US6873036B2 (en) Die stacking scheme
US7514776B2 (en) Semiconductor/printed circuit board assembly, and computer system
US6538313B1 (en) IC package with integral substrate capacitor
US6713860B2 (en) Electronic assembly and system with vertically connected capacitors
US6521978B2 (en) Shielding device and electrical structural part having a shielding device
JPS63132415A (ja) ピングリツド列パツケ−ジ用減結合コンデンサ
JPS63260191A (ja) 表面装着リード無しチツプ支持体用、表面装着リード付きチツプ支持体用、およびピン・グリッド列パツケージ用の減結合コンデンサー
US5610436A (en) Surface mount device with compensation for thermal expansion effects
CN105814687A (zh) 半导体封装及其安装结构
US6636416B2 (en) Electronic assembly with laterally connected capacitors and manufacturing method
US7217597B2 (en) Die stacking scheme
US5387814A (en) Integrated circuit with supports for mounting an electrical component
JPS61287292A (ja) 電子装置および方法
KR102481099B1 (ko) 복합 반도체 패키지 제조방법
JP2554040Y2 (ja) 電子部品取付構造
US6256189B1 (en) Heat slug design which facilitates mounting of discrete components on a package without losing lands or pins in the package
JPS6020597A (ja) 電子装置およびその製造方法
JP3586867B2 (ja) 半導体装置、その製造方法及びその実装方法並びにこれを実装した回路基板
JP2592869Y2 (ja) 混成ｉｃ装置
JPH0542803B2 (ja)
KR20030012238A (ko) 수동소자 내장형 패키지
US20030107116A1 (en) Windowframe capacitor
JPH0611355U (ja) リードレス・チップ・キャリア
EP0705485A1 (en) Electrically and thermally enhanced package using a separate silicon substrate