JP5092519B2 - フリップチップ型半導体装置用アンダーフィル組成物、ならびにそれを用いたフリップチップ型半導体装置およびその製造方法 - Google Patents
フリップチップ型半導体装置用アンダーフィル組成物、ならびにそれを用いたフリップチップ型半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP5092519B2 JP5092519B2 JP2007109255A JP2007109255A JP5092519B2 JP 5092519 B2 JP5092519 B2 JP 5092519B2 JP 2007109255 A JP2007109255 A JP 2007109255A JP 2007109255 A JP2007109255 A JP 2007109255A JP 5092519 B2 JP5092519 B2 JP 5092519B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- type semiconductor
- chip type
- flip chip
- underfill composition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29499—Shape or distribution of the fillers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Compositions Of Macromolecular Compounds (AREA)
- Epoxy Resins (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Description
本発明は、半導体チップなどの半導体素子とこれを搭載する回路基板とをフリップチップ接合して半導体装置を形成する際に、両者のギャップの封止剤として用いられるアンダーフィル組成物に関するものであって、特に接合形成時の温度を室温で実施可能で、かつ良好な接合特性が得られる組成物、ならびにそれを用いたフィリップチップ型半導体装置およびその製造方法に関する。
近年、電子機器の小型・高性能化に伴い、それに搭載される半導体デバイスの小型高性能・高集積化が進行し、その結果、Ｉ／Ｏピンの増大、パッケージサイズの小型化、ピン間距離の縮小化に伴い、リードフレーム方式に代わり、半導体チップの半田バンプを介して基板電極に実装するフリップチップ実装方式が多く用いられるようになってきた。
この方式においては、半導体デバイスの信頼性を向上させるために、半導体チップと基板との空隙部に樹脂を主体とする組成物を充填させて相互の接触や回路面劣化などを防ぐことと、半導体チップと基板とを含む全体に樹脂を主体とする組成物で封止して半導体デバイス全体を外部から保護することによって、パッケージ化がなされる。ここで、空隙部に介在させる組成物をアンダーフィル（用）組成物、全体を封止する組成物を封止（用）組成物と称する。
フリップチップ実装方式のパッケージ方法については、大別して、（Ａ）半導体チップと基板とをバンプを介して接続した後、同一の樹脂を主体とする組成物で、空隙の充填と全体の封止を行なう方式（例えば、特許文献１）、（Ｂ）半導体チップと基板とをバンプを介して接続した後、アンダーフィル組成物で空隙を充填＜いわゆる、アンダーフィル組成物の、後入れ方式＞し、その後、異なる封止組成物で全体を封止パッケージする方式（例えば、特許文献２）、（Ｃ）基板面にアンダーフィル組成物で空隙を充填後、半導体チップと基板とをバンプを介して接続＜いわゆる、アンダーフィル組成物の、先入れ方式＞し、その後異なる封止組成物で全体を封止パッケージする方式（例えば、特許文献３）、がある。
アンダーフィル組成物と封止組成物とでは、望まれる特性が異なる場合が多いとされる。例えば、アンダーフィル組成物は、チップの回路面を水分などから保護し、チップのシリコンと基板間の膨張率に起因するバンプ破壊の防止し、かつ両者を接着固定する機能などが必要となる。他方封止組成物は、非回路面を覆うことになるため、それほどの回路保護機能や熱サイクル耐性は求められず、むしろ、成形性や外部ショック耐性、遮光性などが一般に求められる。
アンダーフィル組成物を先に充填させる方式に関しても、前述のように、（Ｂ）後入れ方式と（Ｃ）先入れ方式とがある。一般的には、製造工程や求められるデバイス特性などによって有利な方式を選択するが、特にバンプ密度が高く、かつチップ面と基板面とが近い（低いバンプを適用する）場合は、後入れ方式では、例えば、アンダーフィル組成物の粘度によっては、空隙にその組成物が十分充填されず、ボイドが発生する可能性が大きくなることがある。そこで高密度フリップチップ実装においては、先入れ方式が望まれる場合が多い。
アンダーフィル組成物の材料としては、通常、液状エポキシ樹脂組成物が用いられ、これは、エポキシ樹脂、硬化剤、および無機材質フィラー（無機質充填材）などからなり、それぞれ各種材料やその組成比などを選択して、用途に適したアンダーフィル用組成物が検討されている。また、例えばアルミナやシリカなどを用いる無機材質フィラーに関しては、それまでの固形無機材を単に破砕したままのフィラーによってチップ表面への接触などでアタック障害などが生じていたことから、これを回避するために、近年は、微細な真球状の無機材質フィラーを用いるようになっている（例えば、特許文献１、３）。
特開２００２−３４８４３８号公報
特開２０００−２９７２０１号公報
特開２００７−５６０７０号公報
図４、５の説明用断面図により、通常のアンダーフィル組成物の先入れ方式によるフリップチップ接合方式を説明する。
フリップチップ接合は、図４に示すように、基板１０１上に例えば金からなる電極１０２が形成されている回路基板１０３と、半導体チップ１０４の回路面側の周辺に例えば金からなるバンプ１０５が形成されているバンプ形成半導体チップ１０６とを、図中の矢印で示すように、電極１０２とバンプ１０５とを位置合わせして、加熱・加圧接合を行う。その際、先入れ方式においては、図に示されているように、予めアンダーフィル組成物１０７を回路基板１０３の接合面側上に塗布しておく。ここにおいて、従来の材料組成からなるアンダーフィル組成物を用いたとき、アンダーフィル組成物１０７の塗布時点で、回路基板１０３を例えば５０〜１００℃に加熱し、接合時に例えば２００〜２５０℃加熱・押圧する（例えば、特許文献３）。
このような熱サイクルの負荷がかかることによって、図５の断面図に模式的に示すように、接合後の半導体チップ１０４と基板１０１に反りが生じ、特に、高密度チップのような、低い小さなバンプを用いたチップのフリップチップ接合の場合には、図中の接近領域Aで示すように、両者間のギャップが更に小さくなり、ついには接触して、基板と相対する回路面に損傷を与えるといった問題が発生する。
このような場合の対処として、接合時の温度を下げて接合を行うといった手法も考えられるが、アンダーフィル組成物の確実な固化、フリップチップ接合の安定性の確保などのために接続工程の長時間化は避けられず、当然、製造上のタクトタイムは伸び、また、品質上、不十分な熱の付与から接合不良の増加などが生じやすい。
そこで、以上のことから、本発明の課題は、接合時の処理温度を上げずに、従って半導体チップや基板に反りの発生を抑制し、確実にフリップチップ接合の実現が可能なアンダーフィル組成物、ならびに、それを用いた半導体装置およびその製造方法を提供することにある。
本発明の、フリップチップ型半導体装置用アンダーフィル組成物は、
エポキシ樹脂と、
マイクロカプセル化樹脂硬化剤と、
鋭角形状を有する無機材質フィラーと、
を含むことを特徴とする。
エポキシ樹脂と、
マイクロカプセル化樹脂硬化剤と、
鋭角形状を有する無機材質フィラーと、
を含むことを特徴とする。
また、前記マイクロカプセル化樹脂硬化剤は、室温において硬化作用を有することを特徴とする。
また、さらに、球状無機材質フィラーを含むことを特徴とする。
そして、本発明の、フリップチップ型半導体装置は、
前記のフリップチップ型半導体装置用アンダーフィル組成物を用いて半導体素子と基板とが接合されていることを特徴とする。
前記のフリップチップ型半導体装置用アンダーフィル組成物を用いて半導体素子と基板とが接合されていることを特徴とする。
そして、本発明の、フリップチップ型半導体装置の製造方法は、
主面に複数の電極を有する基板の該電極を含む領域を、前記請求項１ないし３のいずれかに記載のアンダーフィル組成物を用いて覆う工程と、
複数のバンプを有する半導体素子を、該バンプと前記電極とが対峙するように位置合わせする工程と、
室温下において、前記バンプと前記電極とを相互に押圧と超音波印加とを行って接合する工程と、
を含むことを特徴とする。
主面に複数の電極を有する基板の該電極を含む領域を、前記請求項１ないし３のいずれかに記載のアンダーフィル組成物を用いて覆う工程と、
複数のバンプを有する半導体素子を、該バンプと前記電極とが対峙するように位置合わせする工程と、
室温下において、前記バンプと前記電極とを相互に押圧と超音波印加とを行って接合する工程と、
を含むことを特徴とする。
本発明になる、フリップチップ型半導体装置用アンダーフィル組成物、ならびにそれを用いたフリップチップ型半導体装置、ならびにその製造方法を適用することにより、室温でのフリップチップ接合を可能とし、よって、基板や半導体チップに反りの発生を回避でき、かつ多数回の温度サイクル試験にも十分耐え得る、基板上の電極―半導体チップ上のバンプ間の良好な接続特性を有する半導体装置を得ることができる。
以下に、本発明の実施の形態を、添付図を参照しつつ説明する。
（実施例）
（１）アンダーフィル組成物の作製
図１に、作製した、容器中のアンダーフィル組成物の模式的なイメージ図を示す。アンダーフィル組成物１は、液状エポキシ樹脂組成物であって、室温で液状タイプのエポキシ樹脂（エポキシ主剤２）としてビスフェノールF型エポキシ樹脂（商品名：ＥＸＡ８３０ＬＶＰ、大日本インキ化学工業製）、上記エポシシ樹脂の、室温で硬化反応を行う硬化剤として、マイクロカプセル化された樹脂硬化剤（マイクロカプセル型硬化剤３）を用い、具体的には、イミダゾールをコアとしたマイクロカプセル型硬化剤（商品名：ＨＸ−３７２１、旭化成ケミカルズ製）を用いた。さらに、各組成成分の結合性向上のためのカップリング剤４として、シラン系カップリング剤（商品名：ＫＢＭ４０３、信越化学製）を用い、フィラー５として、球状フィラー５１の球状アルミナ粉末（商品名：ＡＯ８０２、アドマテックス製）と、固形アルミナを破砕して作製した破砕アルミナからなる破砕フィラー５２を用いた。
（１）アンダーフィル組成物の作製
図１に、作製した、容器中のアンダーフィル組成物の模式的なイメージ図を示す。アンダーフィル組成物１は、液状エポキシ樹脂組成物であって、室温で液状タイプのエポキシ樹脂（エポキシ主剤２）としてビスフェノールF型エポキシ樹脂（商品名：ＥＸＡ８３０ＬＶＰ、大日本インキ化学工業製）、上記エポシシ樹脂の、室温で硬化反応を行う硬化剤として、マイクロカプセル化された樹脂硬化剤（マイクロカプセル型硬化剤３）を用い、具体的には、イミダゾールをコアとしたマイクロカプセル型硬化剤（商品名：ＨＸ−３７２１、旭化成ケミカルズ製）を用いた。さらに、各組成成分の結合性向上のためのカップリング剤４として、シラン系カップリング剤（商品名：ＫＢＭ４０３、信越化学製）を用い、フィラー５として、球状フィラー５１の球状アルミナ粉末（商品名：ＡＯ８０２、アドマテックス製）と、固形アルミナを破砕して作製した破砕アルミナからなる破砕フィラー５２を用いた。
上記の球状アルミナ粉末（商品名：ＡＯ８０２）は図中の球状フィラー５１のＳＥＭ図に示すようにほぼ真円の粉末であって、平均粒径は、およそ０．７μｍである。他方、破砕アルミナは、破砕フィラー５２のＳＥＭ図に示すように前記球状アルミナとほぼ同レベルの平均サイズを有し、それぞれ立体の角形や角錐形で、個々に鋭角形状を有する粉末である。
表１に、上記の各組成材料と組成比率を同一にし、フィラー中の球状フィラー（球状アルミナ）と破砕フィラー（破砕アルミナ）の混合比を、０対１０（破砕アルミナのみ）〜９対１に変えたサンプル１〜５と、同混合比を１０対０（従来用いている球状アルミナのみ）の比較例１のサンプルについての、作製実施したアンダーフィル組成物のサンプル組組成表を示す。
図２に、上記のように作製したアンダーフィラー組成物１を用いてフリップチップ接合の評価をするための、回路基板６とバンプ形成半導体チップ９を示す。図中基板７は、縦１２ｍｍ、横１２ｍｍ、厚さ０．３５ｍｍのトリアジン系樹脂（商品名：ＢＴレジン、三菱瓦斯化学製）からなり、その上に、金からなる電極８を、電極径３５μｍ、電極ピッチ５０μｍで４００個作製したものを用いた。
この回路基板６上に接合するバンプ形成半導体チップ９については、半導体チップ１０は縦６．６４ｍｍ、横６．６４ｍｍ、厚さ０．２ｍｍのＬＳＩチップを用い、この上に、前記回路基板の電極８に対応して、同様に金で、電極径３５μｍ、電極ピッチ５０μｍのバンプ１１形状の電極を４００個作製したものを用いた。
（３）フリップチップ接合
そして、図２に示すように、上記のように作製したアンダーフィル組成物１（６ｍｇ）を回路基板６の電極７を含む領域に塗布する。次に。回路基板６とバンプ搭載半導体チップの各電極―各バンプとが接するようにフェイスダウンの状態で位置合わせ行う。
そして、図２に示すように、上記のように作製したアンダーフィル組成物１（６ｍｇ）を回路基板６の電極７を含む領域に塗布する。次に。回路基板６とバンプ搭載半導体チップの各電極―各バンプとが接するようにフェイスダウンの状態で位置合わせ行う。
そして、図３に示すように、半導体チップ１０が搭載されている半導体チップ基台１２を用いて、接合のための付加する荷重は１バンプあたり５ｇ、超音波振幅は凡そ４μｍ、接合時間１秒の条件下で、超音波接合を行った。このときの接合温度を室温（図示されない接合用加熱ヘッドの温度を室温）とした。
その後、各接合したサンプルを恒温槽内に入れ、１５０℃、１時間のアフターベークを施した。
（４）試験評価
表１に示した各サンプルナンバーのアンダーフィラー組成物を用いて、それぞれ１５個の評価用フリップチチップ接合試料を作製し、各試料における接続点における接合性を評価するために、導通試験を実施した。試験は次の２種の条件下で行った。
（ａ）アフターベーク後の初期導通試験；
各試料のすべて接続点で低抵抗にて導通している試料を良品とし、高抵抗接続点を有
する試料は不良品とする。
（ｂ）−５５〜１２５℃での温度サイクル試験；
初期導通試験をパスした試料に対して、−５５℃・３０分間冷却→室温・１０分間放
置→１２５℃・３０分加熱、の工程を１サイクルとし、これを計５００サイクル繰り
返した後、温度サイクル前後での各接続点における抵抗上昇が１０％以下であった試
料を良品、それ以上となった接続点を有する試料を不良品とする。
表１に示した各サンプルナンバーのアンダーフィラー組成物を用いて、それぞれ１５個の評価用フリップチチップ接合試料を作製し、各試料における接続点における接合性を評価するために、導通試験を実施した。試験は次の２種の条件下で行った。
（ａ）アフターベーク後の初期導通試験；
各試料のすべて接続点で低抵抗にて導通している試料を良品とし、高抵抗接続点を有
する試料は不良品とする。
（ｂ）−５５〜１２５℃での温度サイクル試験；
初期導通試験をパスした試料に対して、−５５℃・３０分間冷却→室温・１０分間放
置→１２５℃・３０分加熱、の工程を１サイクルとし、これを計５００サイクル繰り
返した後、温度サイクル前後での各接続点における抵抗上昇が１０％以下であった試
料を良品、それ以上となった接続点を有する試料を不良品とする。
この、作製実施したアンダーフィル組成物のサンプルの試験評価結果を表２に示す。表２においては、初期導通の結果と、初期導通で良品とした試料に温度サイクル試験を１００サイクル実施して試験した結果、さらに４００サイクル、従って合計５００サイクルの温度サイクル試験を実施して試験した結果を示す。試験結果の欄において、例えば３／１５と示した数字は、１５個の評価試料中３個の不良が発生したことを表す。
つまり、アンダーフィル組成物を用いながらのフリップチップ接合において、通常の熱サイクルを加えてこれを行う場合の基板やチップの反り発生等を回避するために、アンダーフィル組成物に、エポキシ樹脂と室温で硬化反応するマイクロカプセル化された樹脂硬化剤（マイクロカプセル型樹脂硬化剤）を含み、かつ通常用いられる球状無機材質フィラーだけでなく、鋭角形状を有する無機材質フィラー（破砕フィラー）をも含む様にし、室温での接合時には加圧と共に超音波を印加してフリップチップ接合するようにする。そして、とくに、良好な接合特性を得るためには、無機材質フィラーにおける鋭角形状を有する無機材質フィラー（破砕フィラー）の含む割合が一定以上であることが必要（球状無機材質フィラーのみでは不可）であることを示している。
このような試験結果は、以下のように考えることができる。
図２に示すように、アンダーフィル組成物１には図示されてはいない室温液状のエポキシ樹脂を硬化させるための、小さなカプセル内に液状硬化剤を封入したマイクロカプセル型硬化剤３と、破砕フィラー５２と、図示されていない球状フィラーとが存在する。言うまでも無く、マイクロカプセル型硬化剤３は、カプセルが何らかの形で割れて内部の液状硬化剤が滲みだし（通常の加熱接続の場合は、加熱の結果カプセルが溶けて、室温液状硬化剤ならば滲みだし、室温固形硬化剤ならこれが溶けて溶出し）、エポキシ樹脂と反応してこれを硬化させる。
このような状態で、図３に示すように、位置合わせされた電極８とバンプ１１とを接合するために、両者間に荷重をかけるようにすると共に、半導体チップ用基台を通して、図中ＵＳの矢印のように超音波を印加して室温下で接合している。
超音波を印加することで、アルミナを成分とする、比重の比較的大きいフィラーの振動振幅は小さいものの、比重の比較的小さいマイクロカプセル型硬化剤３の振動振幅は大きく、このマイクロカプセル型硬化剤３がフィラーと衝突する。室温下では割れないマイクロカプセル型硬化剤３が、衝突するフィラーが鋭角形状を有する破砕フィラーのときは、これと衝突してカプセルが割れる確率は大きく、衝突対象が球状フィラーのときはカプセルが割れる確率は大幅に低下する。従って、破砕フィラーの含有比率が高いフィラーを有するアンダーフィル組成物のほうが、超音波印加時において、マイクロカプセル型硬化剤のカプセルを割る確率が高くなり、よって硬化剤の滲みだしがより効率的になされ、エポキシ樹脂との硬化反応が確実に進行する。この結果、室温条件下でも、基板―半導体チップ間の均一かつ良好な接着が実現でき、電極―バンプの強固な接合も維持され、特に過酷な温度サイクル評価結果においても、十分満足できる結果が得られている。
また、良好な結果を得られた各サンプルは、室温下で接合が行われているために、基板側、あるいは半導体チップ側共に熱変形や反りの発生は見られず、両者の接触に対する懸念も解消できる。
本実施例において用いたアンダーフィル組成物の構成材料は、これに限らない。例えば、室温で液状タイプのエポキシ主剤として、ビスフェノールF型エポキシ以外に、ビスフェノールＡ型エポキシ、ナフタレン型エポシキ、臭素化エポキシ、フェノールボラック型エポキシ、クレゾールノボラック型エポキシ、ビフェニル型エポキシ、シクロペンタジェン型エポキシ等及びこれらの混合物を用いることができる。硬化剤についても、イミダゾールをコアとしたマイクロカプセル型硬化剤に限らず、本発明の趣旨に沿う、コア材料を用いたマイクロカプセル型硬化剤であれば適宜選択可能である。フィラーについても、アルミナ粉末以外に、シリカ、窒化硼素、窒化アルミニウム、窒化珪素等の粉末が適用可能であり、粉末の平均サイズ（粒径）も、０．７μｍに限らず、０．５〜２０μｍの範囲で適宜選択すれば良い。
以上の実施例を含む実施の形態に関し、更に以下の付記を開示する。
（付記１）
エポキシ樹脂と、
マイクロカプセル化樹脂硬化剤と、
鋭角形状を有する無機材質フィラーと、
を含むことを特徴とするフリップチップ型半導体装置用アンダーフィル組成物。
（付記２）
前記マイクロカプセル化樹脂硬化剤は、室温において硬化作用を有することを特徴とする付記１記載のフリップチップ型半導体装置用アンダーフィル組成物。
（付記３）
さらに、球状無機材質フィラーを含むことを特徴とする付記１または２記載のフリップチップ型半導体装置用アンダーフィル組成物。
（付記４）
前記鋭角形状を有する無機材質フィラーの、前記球状無機材質フィラーと併せて構成するフィラー中での重量混合割合は、３０％以上であることを特徴とする付記３記載のフリップチップ型半導体装置用アンダーフィル組成物。
（付記５）
前記無機材質フィラーは、アルミナ粉末あるいはシリカ粉末であることを特徴とする付記１ないし４のいずれかに記載のフリップチップ型半導体装置用アンダーフィル組成物。
（付記６）
さらに、カップリング材を含むことを特徴とする付記１ないし５のいずれかに記載のフリップチップ型半導体装置用アンダーフィル組成物。
（付記７）
付記１ないし６のいずれかに記載のフリップチップ型半導体装置用アンダーフィル組成物を用いて半導体素子と基板とが接合されていることを特徴とするフリップチップ型半導体装置。
（付記８）
主面に複数の電極を有する基板の該電極を含む領域を、前記付記１ないし６のいずれかに記載のアンダーフィル組成物を用いて覆う工程と、
複数のバンプを有する半導体素子を、該バンプと前記電極とが対峙するように位置合わせする工程と、
室温下において、前記バンプと前記電極とを相互に押圧と超音波印加とを行って接合する工程と、
を含むことを特徴とするフリップチップ型半導体装置の製造方法。
（付記９）
さらに、高温ベーキング工程を含むことを特徴とする付記８記載のフリップチップ型半導体装置の製造方法。
（付記１）
エポキシ樹脂と、
マイクロカプセル化樹脂硬化剤と、
鋭角形状を有する無機材質フィラーと、
を含むことを特徴とするフリップチップ型半導体装置用アンダーフィル組成物。
（付記２）
前記マイクロカプセル化樹脂硬化剤は、室温において硬化作用を有することを特徴とする付記１記載のフリップチップ型半導体装置用アンダーフィル組成物。
（付記３）
さらに、球状無機材質フィラーを含むことを特徴とする付記１または２記載のフリップチップ型半導体装置用アンダーフィル組成物。
（付記４）
前記鋭角形状を有する無機材質フィラーの、前記球状無機材質フィラーと併せて構成するフィラー中での重量混合割合は、３０％以上であることを特徴とする付記３記載のフリップチップ型半導体装置用アンダーフィル組成物。
（付記５）
前記無機材質フィラーは、アルミナ粉末あるいはシリカ粉末であることを特徴とする付記１ないし４のいずれかに記載のフリップチップ型半導体装置用アンダーフィル組成物。
（付記６）
さらに、カップリング材を含むことを特徴とする付記１ないし５のいずれかに記載のフリップチップ型半導体装置用アンダーフィル組成物。
（付記７）
付記１ないし６のいずれかに記載のフリップチップ型半導体装置用アンダーフィル組成物を用いて半導体素子と基板とが接合されていることを特徴とするフリップチップ型半導体装置。
（付記８）
主面に複数の電極を有する基板の該電極を含む領域を、前記付記１ないし６のいずれかに記載のアンダーフィル組成物を用いて覆う工程と、
複数のバンプを有する半導体素子を、該バンプと前記電極とが対峙するように位置合わせする工程と、
室温下において、前記バンプと前記電極とを相互に押圧と超音波印加とを行って接合する工程と、
を含むことを特徴とするフリップチップ型半導体装置の製造方法。
（付記９）
さらに、高温ベーキング工程を含むことを特徴とする付記８記載のフリップチップ型半導体装置の製造方法。
１ アンダーフィル組成物
２ エポキシ主剤
３ マイクロカプセル型硬化剤
４ カップリング剤
５ フィラー
５１ 球状フィラー
５２ 破砕フィラー
６、１０３ 回路基板
７、１０１ 基板
８、１０２ 電極
９、１０６ バンプ形成半導体チップ
１０、１０４ 半導体チップ
１１、１０５ バンプ
１２ 半導体チップ用基台
２ エポキシ主剤
３ マイクロカプセル型硬化剤
４ カップリング剤
５ フィラー
５１ 球状フィラー
５２ 破砕フィラー
６、１０３ 回路基板
７、１０１ 基板
８、１０２ 電極
９、１０６ バンプ形成半導体チップ
１０、１０４ 半導体チップ
１１、１０５ バンプ
１２ 半導体チップ用基台
Claims (4)
- 主面に複数の電極を有する基板の該電極を含む領域を、エポキシ樹脂と、室温において硬化作用を有するマイクロカプセル化樹脂硬化剤と、鋭角形状を有する無機材質フィラーと、球状の無機材質フィラーとを含むアンダーフィル組成物を用いて覆う工程と、
複数のバンプを有する半導体素子を、該バンプと前記電極とが対峙するように位置合わせする工程と、 室温下において、前記バンプと前記電極との間に前記アンダーフィル組成物を挟み、該バンプと該電極とを押圧し、超音波印加を行って接合する工程と
を有することを特徴とするフリップチップ型半導体装置の製造方法。 - 前記アンダーフィル組成物は、前記鋭角形状を有する無機材質フィラーの、前記球状の無機材質フィラーと併せて構成するフィラー中での重量混合割合は、３０％以上である
ことを特徴とする請求項１記載のフリップチップ型半導体装置の製造方法。 - 前記無機材質フィラーは、アルミナ粉末あるいはシリカ粉末である
ことを特徴とする請求項１または請求項２のいずれか１項に記載のフリップチップ型半導体装置の製造方法。 - 前記アンダーフィル組成物は、さらに、カップリング材を含む
ことを特徴とする請求項１乃至請求項３のいずれか１項に記載のフリップチップ型半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007109255A JP5092519B2 (ja) | 2007-04-18 | 2007-04-18 | フリップチップ型半導体装置用アンダーフィル組成物、ならびにそれを用いたフリップチップ型半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007109255A JP5092519B2 (ja) | 2007-04-18 | 2007-04-18 | フリップチップ型半導体装置用アンダーフィル組成物、ならびにそれを用いたフリップチップ型半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008270415A JP2008270415A (ja) | 2008-11-06 |
| JP5092519B2 true JP5092519B2 (ja) | 2012-12-05 |
Family
ID=40049553
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007109255A Expired - Fee Related JP5092519B2 (ja) | 2007-04-18 | 2007-04-18 | フリップチップ型半導体装置用アンダーフィル組成物、ならびにそれを用いたフリップチップ型半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5092519B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102010026843A1 (de) | 2010-07-12 | 2012-01-12 | Epcos Ag | Modul-Package und Herstellungsverfahren |
| KR20120067164A (ko) | 2010-12-15 | 2012-06-25 | 삼성모바일디스플레이주식회사 | 표시 장치 및 표시 장치 제조 방법 |
| CN110277324B (zh) * | 2019-06-28 | 2021-03-16 | 广东工业大学 | 扇出型模块超声封装工艺、设备以及结构 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4583821B2 (ja) * | 2004-06-28 | 2010-11-17 | 新日鐵化学株式会社 | 液状エポキシ樹脂組成物 |
-
2007
- 2007-04-18 JP JP2007109255A patent/JP5092519B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008270415A (ja) | 2008-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8710653B2 (en) | Chip on chip semiconductor device including an underfill layer having a resin containing an amine-based curing agent | |
| CN107924912B (zh) | 半导体器件及其制造方法 | |
| JP2004260138A (ja) | 半導体装置及びその製造方法 | |
| WO2009079040A1 (en) | Adhesive applications using alkali silicate glass for electronics | |
| JP4206631B2 (ja) | 熱硬化性液状封止樹脂組成物、半導体素子の組立方法及び半導体装置 | |
| JP5092519B2 (ja) | フリップチップ型半導体装置用アンダーフィル組成物、ならびにそれを用いたフリップチップ型半導体装置およびその製造方法 | |
| JP2003160639A (ja) | エポキシ樹脂組成物及び半導体装置 | |
| JP3446731B2 (ja) | エポキシ樹脂組成物及び半導体装置 | |
| Honda et al. | NCF for wafer lamination process in higher density electronic packages | |
| JP4366971B2 (ja) | 液状封止樹脂組成物の設計方法、および半導体装置の製造方法 | |
| JP3957244B2 (ja) | 半導体装置の製法 | |
| Schubert et al. | Thermo-mechanical reliability of flip chip structures used in DCA and CSP | |
| JP2008189760A (ja) | アンダーフィル剤、それを用いた半導体装置および半導体装置の製造方法 | |
| KR100884295B1 (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
| US20070275504A1 (en) | Electronic Component Mounting Structure | |
| JP3303162B2 (ja) | 半導体装置及びその製造方法 | |
| JPH09260433A (ja) | 半導体装置の製法およびそれによって得られた半導体装置 | |
| JP2005325210A (ja) | 半導体封止用エポキシ樹脂組成物およびそれを用いた半導体装置 | |
| Xiao-ling et al. | Influence of package failure on IC's reliability | |
| JP5230580B2 (ja) | 半導体装置およびその実装方法 | |
| JP4492326B2 (ja) | 液状封止樹脂組成物及びそれを用いた半導体装置 | |
| Previti et al. | No flow underfill: additional reliability and failure mode analysis | |
| JP2004134821A (ja) | 半導体装置 | |
| Wang et al. | Reliability studies of flip chip package with reflowable underfill | |
| Bhattacharya et al. | Process and Evaluation of High Reliability Reworkable Edge Bond Adhesives for Large Area BGA Applications |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100119 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120309 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120403 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120604 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120821 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120903 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150928 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |