JPH0521621A - 半導体装置のパツケージ基板 - Google Patents
半導体装置のパツケージ基板Info
- Publication number
- JPH0521621A JPH0521621A JP3172907A JP17290791A JPH0521621A JP H0521621 A JPH0521621 A JP H0521621A JP 3172907 A JP3172907 A JP 3172907A JP 17290791 A JP17290791 A JP 17290791A JP H0521621 A JPH0521621 A JP H0521621A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- resin dam
- resin
- mounting portion
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 半導体チップの実装不良や接続不良が発生す
ることを防止できる半導体装置を提供する。 【構成】 基板１の表面に半導体チップ実装用の実装部
３を設けると共に半導体チップ封止用の樹脂をせき止め
るための枠状のレジンダム５を実装部３を囲むように基
板１の表面に取付ける。レジンダム５の上に蓋６を取り
外し自在に取り付けてレジンダム５の内側を蓋６で密閉
する。レジンダム５の内側の実装部３等を蓋６で保護し
て製造工程中に異物や汚れが付着することを防ぐ。
ることを防止できる半導体装置を提供する。 【構成】 基板１の表面に半導体チップ実装用の実装部
３を設けると共に半導体チップ封止用の樹脂をせき止め
るための枠状のレジンダム５を実装部３を囲むように基
板１の表面に取付ける。レジンダム５の上に蓋６を取り
外し自在に取り付けてレジンダム５の内側を蓋６で密閉
する。レジンダム５の内側の実装部３等を蓋６で保護し
て製造工程中に異物や汚れが付着することを防ぐ。
Description
【０００１】
【産業上の利用分野】本発明は、ＰＧＡなど、ＩＣチッ
プ等を実装する半導体装置のパッケージ基板に関するも
のである。
プ等を実装する半導体装置のパッケージ基板に関するも
のである。
【０００２】
【従来の技術】図２は半導体装置の一例を示すものであ
り、基板１の表面に凹設した実装部３の内周に金メッキ
等のメッキ層９を設け、ＩＣチップ等の半導体チップ２
を搭載すると共に基板１の表面の回路１０の実装部３に
近接するインナーリード１０ａと半導体チップ２とをボ
ンディングワイヤ１１で接続し、実装部３を囲むように
基板１の表面に取着したレジンダム５の内側に封止樹脂
４を充填して半導体チップ２とボンディングワイヤ１１
とを封止するようにしたものである。
り、基板１の表面に凹設した実装部３の内周に金メッキ
等のメッキ層９を設け、ＩＣチップ等の半導体チップ２
を搭載すると共に基板１の表面の回路１０の実装部３に
近接するインナーリード１０ａと半導体チップ２とをボ
ンディングワイヤ１１で接続し、実装部３を囲むように
基板１の表面に取着したレジンダム５の内側に封止樹脂
４を充填して半導体チップ２とボンディングワイヤ１１
とを封止するようにしたものである。
【０００３】このような半導体装置を製造するにあたっ
て、その基板１は表面に回路１０を形成すると共に実装
部３にメッキ層９を設けた後にレジンダム５を取着する
ことによって図３のような状態に仕上げられ、このまま
半導体チップ２を実装するための工程など各種の製造工
程に流されることになる。
て、その基板１は表面に回路１０を形成すると共に実装
部３にメッキ層９を設けた後にレジンダム５を取着する
ことによって図３のような状態に仕上げられ、このまま
半導体チップ２を実装するための工程など各種の製造工
程に流されることになる。
【０００４】
【発明が解決しようとする課題】しかし図３のように仕
上げられる基板１にあって、回路１０のインナーリード
１０ａや実装部３のメッキ層９はレジンダム５の内側に
おいて露出した状態にあり、基板１を各種の製造工程に
流す間に回路１０のインナーリード１０ａや実装部３の
メッキ層９に異物や汚れ等が付着し、実装部３への半導
体チップ２の実装不良や、インナーリード１０ａと半導
体チップ２との間の接続不良などが発生するおそれがあ
るという問題があった。
上げられる基板１にあって、回路１０のインナーリード
１０ａや実装部３のメッキ層９はレジンダム５の内側に
おいて露出した状態にあり、基板１を各種の製造工程に
流す間に回路１０のインナーリード１０ａや実装部３の
メッキ層９に異物や汚れ等が付着し、実装部３への半導
体チップ２の実装不良や、インナーリード１０ａと半導
体チップ２との間の接続不良などが発生するおそれがあ
るという問題があった。
【０００５】本発明は上記の点に鑑みてなされたもので
あり、半導体チップの実装不良や接続不良が発生するこ
とを防止することができる半導体装置のパッケージ基板
を提供することを目的とするものである。
あり、半導体チップの実装不良や接続不良が発生するこ
とを防止することができる半導体装置のパッケージ基板
を提供することを目的とするものである。
【０００６】
【課題を解決するための手段】本発明に係る半導体装置
のパッケージ基板は、基板１の表面に半導体チップ２を
実装するための実装部３を設けると共に、実装部３に実
装した半導体チップ２を封止するための封止樹脂４をせ
き止めるための枠状のレジンダム５を実装部３を囲むよ
うに基板１の表面に取付け、レジンダム５の上に蓋６を
取り外し自在に取り付けてレジンダム５の内側を蓋６で
密閉して成ることを特徴とするものである。
のパッケージ基板は、基板１の表面に半導体チップ２を
実装するための実装部３を設けると共に、実装部３に実
装した半導体チップ２を封止するための封止樹脂４をせ
き止めるための枠状のレジンダム５を実装部３を囲むよ
うに基板１の表面に取付け、レジンダム５の上に蓋６を
取り外し自在に取り付けてレジンダム５の内側を蓋６で
密閉して成ることを特徴とするものである。
【０００７】
【作用】レジンダム５の上に蓋６を取り外し自在に取り
付けてレジンダム５の内側を蓋６で密閉することによっ
て、レジンダム５の内側の実装部３やインナーリード１
０ａを蓋６で保護することができ、これらに異物や汚れ
が付着することを防ぐことができる。
付けてレジンダム５の内側を蓋６で密閉することによっ
て、レジンダム５の内側の実装部３やインナーリード１
０ａを蓋６で保護することができ、これらに異物や汚れ
が付着することを防ぐことができる。
【０００８】
【実施例】以下本発明を実施例によって詳述する。基板
１は、銅張りガラス基材エポキシ樹脂積層板など金属箔
を張った樹脂積層板で作成したもの等が用いられるもの
であり、表面や裏面、あるいは内層に回路１０が形成し
てある。この基板１の表面（上面）には実装部３を凹設
して形成してあり、実装部３の内面に金メッキなどを施
してメッキ層９が設けてある。また基板１の数カ所には
表裏に貫通するスルーホール１２を設けてその内周にス
ルーホールメッキ１２ａが形成してある。レジンダム５
は樹脂成形品などで枠状に作成してあり、実装部３を囲
むように配置して基板１の表面に接着して固定してあ
る。基板１の表面に形成した回路１０のうち、実装部３
に近接する端部において形成されるインナーリード１０
ａがレジンダム５の内側に位置するように、レジンダム
５を基板１に固着するようにしてある。
１は、銅張りガラス基材エポキシ樹脂積層板など金属箔
を張った樹脂積層板で作成したもの等が用いられるもの
であり、表面や裏面、あるいは内層に回路１０が形成し
てある。この基板１の表面（上面）には実装部３を凹設
して形成してあり、実装部３の内面に金メッキなどを施
してメッキ層９が設けてある。また基板１の数カ所には
表裏に貫通するスルーホール１２を設けてその内周にス
ルーホールメッキ１２ａが形成してある。レジンダム５
は樹脂成形品などで枠状に作成してあり、実装部３を囲
むように配置して基板１の表面に接着して固定してあ
る。基板１の表面に形成した回路１０のうち、実装部３
に近接する端部において形成されるインナーリード１０
ａがレジンダム５の内側に位置するように、レジンダム
５を基板１に固着するようにしてある。
【０００９】そして、図１に示すようにレジンダム５の
上面には、その上面の開口を全面に亘って塞ぐように蓋
６が取り付けてある。蓋６は任意の材質のもので作成す
ることができるが、例えば耐熱性の半田ディップマスキ
ング粘着テープなど、耐熱性の粘着テープを蓋６として
用いて、粘着層で接着させることによってレジンダム５
に蓋６を貼り付けるようにして取り付けることができ
る。
上面には、その上面の開口を全面に亘って塞ぐように蓋
６が取り付けてある。蓋６は任意の材質のもので作成す
ることができるが、例えば耐熱性の半田ディップマスキ
ング粘着テープなど、耐熱性の粘着テープを蓋６として
用いて、粘着層で接着させることによってレジンダム５
に蓋６を貼り付けるようにして取り付けることができ
る。
【００１０】このように、レジンダム５の内側を蓋６で
覆った図１の状態のものとして、本発明に係るパッケー
ジ基板を作成することができ、この状態で各種の製造工
程に流すものである。このものでは、実装部３や回路１
０のインナーリード１０ａは蓋６によって覆われて露出
しない状態にあるために、各種の製造工程に流す間に実
装部３のメッキ層９や回路１０のインナーリード１０ａ
に異物が付着したり汚れが付着したりすることを防ぐこ
とができるものである。
覆った図１の状態のものとして、本発明に係るパッケー
ジ基板を作成することができ、この状態で各種の製造工
程に流すものである。このものでは、実装部３や回路１
０のインナーリード１０ａは蓋６によって覆われて露出
しない状態にあるために、各種の製造工程に流す間に実
装部３のメッキ層９や回路１０のインナーリード１０ａ
に異物が付着したり汚れが付着したりすることを防ぐこ
とができるものである。
【００１１】次に、基板１に半導体チップ２を実装する
にあたっては、まず蓋６をレジンダム５から剥がして除
去した後に、実装部３内にＩＣチップ等の半導体チップ
２を配置してメッキ層９の表面に接着し、半導体チップ
２と回路１０のインナーリード１０ａとをボンディング
ワイヤー１１で接続することによっておこなうことがで
きる。そして、レジンダム５で囲まれる実装部３に封止
樹脂４を注入充填して半導体チップ２やボンディングワ
イヤー１１を樹脂封止し、またスルーホール１２に端子
ピン１３を差し込んで取り付けることによって、ＰＧＡ
等の半導体装置を作成することができるものである。
にあたっては、まず蓋６をレジンダム５から剥がして除
去した後に、実装部３内にＩＣチップ等の半導体チップ
２を配置してメッキ層９の表面に接着し、半導体チップ
２と回路１０のインナーリード１０ａとをボンディング
ワイヤー１１で接続することによっておこなうことがで
きる。そして、レジンダム５で囲まれる実装部３に封止
樹脂４を注入充填して半導体チップ２やボンディングワ
イヤー１１を樹脂封止し、またスルーホール１２に端子
ピン１３を差し込んで取り付けることによって、ＰＧＡ
等の半導体装置を作成することができるものである。
【００１２】
【発明の効果】上記のように本発明は、基板の表面に半
導体チップを実装するための実装部を設けると共に、実
装部に実装した半導体チップを封止するための封止樹脂
をせき止めるための枠状のレジンダムを実装部を囲むよ
うに基板の表面に取付け、レジンダムの上に蓋を取り外
し自在に取り付けてレジンダムの内側を蓋で密閉するよ
うにしたので、レジンダムの内側の実装部やインナーリ
ードを蓋で保護することができ、製造工程中にこれらに
異物や汚れが付着することを防ぐことができるものであ
り、半導体チップの実装不良や接続不良が発生すること
を防止することができるものである。
導体チップを実装するための実装部を設けると共に、実
装部に実装した半導体チップを封止するための封止樹脂
をせき止めるための枠状のレジンダムを実装部を囲むよ
うに基板の表面に取付け、レジンダムの上に蓋を取り外
し自在に取り付けてレジンダムの内側を蓋で密閉するよ
うにしたので、レジンダムの内側の実装部やインナーリ
ードを蓋で保護することができ、製造工程中にこれらに
異物や汚れが付着することを防ぐことができるものであ
り、半導体チップの実装不良や接続不良が発生すること
を防止することができるものである。
【図１】本発明の一実施例の断面図である。
【図２】半導体装置を示す断面図である。
【図３】従来例の断面図である。
１ 基板 ２ 半導体チップ ３ 実装部 ４ 封止樹脂 ５ レジンダム ６ 蓋
Claims (1)
- 【特許請求の範囲】 【請求項１】 基板の表面に半導体チップを実装するた
めの実装部を設けると共に、実装部に実装した半導体チ
ップを封止するための封止樹脂をせき止めるための枠状
のレジンダムを実装部を囲むように基板の表面に取付
け、レジンダムの上に蓋を取り外し自在に取り付けてレ
ジンダムの内側を蓋で密閉して成ることを特徴とする半
導体装置のパッケージ基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3172907A JPH0521621A (ja) | 1991-07-15 | 1991-07-15 | 半導体装置のパツケージ基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3172907A JPH0521621A (ja) | 1991-07-15 | 1991-07-15 | 半導体装置のパツケージ基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0521621A true JPH0521621A (ja) | 1993-01-29 |
Family
ID=15950557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3172907A Withdrawn JPH0521621A (ja) | 1991-07-15 | 1991-07-15 | 半導体装置のパツケージ基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0521621A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06201602A (ja) * | 1992-10-30 | 1994-07-22 | Internatl Business Mach Corp <Ibm> | 移相マスクの検査方法 |
-
1991
- 1991-07-15 JP JP3172907A patent/JPH0521621A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06201602A (ja) * | 1992-10-30 | 1994-07-22 | Internatl Business Mach Corp <Ibm> | 移相マスクの検査方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100190981B1 (ko) | 편면수지 봉지형 반도체장치의 제조방법 및 이에 사용되는 캐리어 프레임 | |
| KR100201924B1 (ko) | 반도체 장치 | |
| KR100500919B1 (ko) | 수지봉입형 반도체장치 및 그 제조방법 | |
| KR970002140B1 (ko) | 반도체 소자, 패키지 방법, 및 리드테이프 | |
| TWI397964B (zh) | 部分圖案化之引線框架及其在半導體封裝中製作與使用的方法 | |
| JPH07321139A (ja) | 半導体装置およびその製造方法 | |
| JPH05343588A (ja) | 一部モールド型ｐｃｂチップキャリヤタイプパッケージ | |
| JP2000323616A (ja) | 半導体パッケージ及びその製造方法 | |
| JPH09252014A (ja) | 半導体素子の製造方法 | |
| JPH0831988A (ja) | テープキャリアパッケージの封止構造 | |
| JP2000133738A (ja) | チップスケ―ルパッケ―ジの製造方法 | |
| US20040018667A1 (en) | Method and apparatus for producing a silicon wafer chip package | |
| US20020190366A1 (en) | Micro BGA package | |
| JPH0521621A (ja) | 半導体装置のパツケージ基板 | |
| JPH0936155A (ja) | 半導体装置の製造方法 | |
| JP3446695B2 (ja) | 半導体装置 | |
| JPH05102216A (ja) | 半導体装置 | |
| US20220270960A1 (en) | Open-Cavity Package for Chip Sensor | |
| JP2002100710A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH06163812A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH07249707A (ja) | 半導体パッケージ | |
| JPH11204577A (ja) | 半導体装置の製造方法 | |
| JPH0521646A (ja) | 半導体装置 | |
| JPH0758246A (ja) | 半導体装置とその製造方法 | |
| JPH1084055A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981008 |