JPH0521646A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0521646A JPH0521646A JP3172906A JP17290691A JPH0521646A JP H0521646 A JPH0521646 A JP H0521646A JP 3172906 A JP3172906 A JP 3172906A JP 17290691 A JP17290691 A JP 17290691A JP H0521646 A JPH0521646 A JP H0521646A
- Authority
- JP
- Japan
- Prior art keywords
- dam
- adhesive
- substrate
- semiconductor chip
- bonding agent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 半導体装置において、封止樹脂をせき止める
ためのダムの接着面から接着剤が流れて接続不良が発生
することを防ぐ。 【構成】 基板１に設けた実装部２を囲むようにダム３
を基板１の表面に接着剤で貼り付け、実装部２に半導体
チップ５を実装すると共にダム３の内側に封止樹脂６を
充填して半導体チップ５を樹脂封止する。このような半
導体装置においてダム３の基板１への接着面に接着剤吸
収用の凹部７を設ける。ダム３の接着面に塗布した接着
剤のうち余分なものは凹部７内に吸収され、ダム３の接
着面から接着剤が流れ出すことを防ぐことができる。
ためのダムの接着面から接着剤が流れて接続不良が発生
することを防ぐ。 【構成】 基板１に設けた実装部２を囲むようにダム３
を基板１の表面に接着剤で貼り付け、実装部２に半導体
チップ５を実装すると共にダム３の内側に封止樹脂６を
充填して半導体チップ５を樹脂封止する。このような半
導体装置においてダム３の基板１への接着面に接着剤吸
収用の凹部７を設ける。ダム３の接着面に塗布した接着
剤のうち余分なものは凹部７内に吸収され、ダム３の接
着面から接着剤が流れ出すことを防ぐことができる。
Description
【０００１】
【産業上の利用分野】本発明は、ＰＧＡなど、ＩＣチッ
プ等を実装するパッケージとして用いられる半導体装置
に関するものである。
プ等を実装するパッケージとして用いられる半導体装置
に関するものである。
【０００２】
【従来の技術】プリント配線板などで形成される基板に
ＩＣチップ等の半導体チップを実装すると共にこの半導
体チップを覆うように封止樹脂を充填することによっ
て、半導体チップを樹脂封止した半導体装置を作成する
にあたって、封止樹脂の流れをせき止めるために、基板
の表面に枠状のダムを接着して取り付けることがおこな
われている。
ＩＣチップ等の半導体チップを実装すると共にこの半導
体チップを覆うように封止樹脂を充填することによっ
て、半導体チップを樹脂封止した半導体装置を作成する
にあたって、封止樹脂の流れをせき止めるために、基板
の表面に枠状のダムを接着して取り付けることがおこな
われている。
【０００３】図３はその一例を示すものであり、基板１
の表面に半導体チップを実装するための実装部２を凹設
して形成し、この実装部２を囲むように枠状のダム３を
基板１の表面に接着剤４で接着して取り付けるようにし
てある。
の表面に半導体チップを実装するための実装部２を凹設
して形成し、この実装部２を囲むように枠状のダム３を
基板１の表面に接着剤４で接着して取り付けるようにし
てある。
【０００４】
【発明が解決しようとする課題】しかし上記のようにダ
ム３の下面を接着剤４で基板１の表面に貼り付けるにあ
たって、ダム３の下面の接着面に塗布した接着剤４のう
ち余分なものがダム３の接着面と基板１の表面の間から
流れ出すおそれがある。そしてこのように接着剤４がダ
ム３の接着面から流れ出すと、基板１の表面に設けた回
路１０の半導体チップとの接続部であるインナーリード
１０ａが接着剤４で汚され、半導体チップとインナーリ
ード１０ａとの間に接続不良が生じるおそれがあると共
に、また基板１のスルーホール１１内に接着剤４が侵入
して、スルーホールメッキ１１ａとこのスルーホール１
１に挿入接続される端子ピン１２との間に接続不良が生
じるおそれがある。
ム３の下面を接着剤４で基板１の表面に貼り付けるにあ
たって、ダム３の下面の接着面に塗布した接着剤４のう
ち余分なものがダム３の接着面と基板１の表面の間から
流れ出すおそれがある。そしてこのように接着剤４がダ
ム３の接着面から流れ出すと、基板１の表面に設けた回
路１０の半導体チップとの接続部であるインナーリード
１０ａが接着剤４で汚され、半導体チップとインナーリ
ード１０ａとの間に接続不良が生じるおそれがあると共
に、また基板１のスルーホール１１内に接着剤４が侵入
して、スルーホールメッキ１１ａとこのスルーホール１
１に挿入接続される端子ピン１２との間に接続不良が生
じるおそれがある。
【０００５】本発明は上記の点に鑑みてなされたもので
あり、ダムの接着面から接着剤が流れて接続不良が発生
することを防ぐことができる半導体装置を提供すること
を目的とするものである。
あり、ダムの接着面から接着剤が流れて接続不良が発生
することを防ぐことができる半導体装置を提供すること
を目的とするものである。
【０００６】
【課題を解決するための手段】本発明に係る半導体装置
は、基板１に設けた実装部２を囲むようにダム３を基板
１の表面に接着剤４で貼り付け、実装部２に半導体チッ
プ５を実装すると共にダム３の内側に封止樹脂６を充填
して半導体チップ５を樹脂封止した半導体装置におい
て、ダム３の基板１への接着面に接着剤吸収用の凹部７
を設けて成ることを特徴とするものである。
は、基板１に設けた実装部２を囲むようにダム３を基板
１の表面に接着剤４で貼り付け、実装部２に半導体チッ
プ５を実装すると共にダム３の内側に封止樹脂６を充填
して半導体チップ５を樹脂封止した半導体装置におい
て、ダム３の基板１への接着面に接着剤吸収用の凹部７
を設けて成ることを特徴とするものである。
【０００７】
【作用】ダム３の基板１への接着面に接着剤吸収用の凹
部７を設けることによって、ダム３の接着面に塗布した
接着剤４のうち余分なものは凹部７内に吸収され、ダム
３の接着面から接着剤４が流れ出すことを防ぐことがで
きる。
部７を設けることによって、ダム３の接着面に塗布した
接着剤４のうち余分なものは凹部７内に吸収され、ダム
３の接着面から接着剤４が流れ出すことを防ぐことがで
きる。
【０００８】
【実施例】以下本発明を実施例によって詳述する。基板
１は、銅張りガラス基材エポキシ樹脂積層板など金属箔
を張った樹脂積層板で作成したもの等が用いられるもの
であり、表面や裏面、内層に回路１０が形成してある。
この基板１の表面（上面）には実装部２を凹設して、実
装部２の内面にメッキ層１４が形成してあり、また基板
１の数カ所に表裏に貫通するスルーホール１１を設けて
その内周にスルーホールメッキ１１ａが形成してある。
１は、銅張りガラス基材エポキシ樹脂積層板など金属箔
を張った樹脂積層板で作成したもの等が用いられるもの
であり、表面や裏面、内層に回路１０が形成してある。
この基板１の表面（上面）には実装部２を凹設して、実
装部２の内面にメッキ層１４が形成してあり、また基板
１の数カ所に表裏に貫通するスルーホール１１を設けて
その内周にスルーホールメッキ１１ａが形成してある。
【０００９】また、ダム３は四角枠等の枠状に樹脂成形
品などで形成してあり、ダム３の下面には凹部７が設け
てある。この凹部７はダム３の全長に亘る複数列の凹溝
として形成されるものである。このダム３を基板１の表
面に固着するにあたっては、ダム３の下面に接着剤４を
塗布して実装部２を囲むように基板１の表面に接着する
ことによっておこなうことができる。このとき、ダム３
の下面の接着面に塗布した接着剤４のうち、余分な接着
剤４は図２に示すように凹部７内に入って吸収されるこ
とになり、ダム３の下面から基板１の表面へと余分な接
着剤４がはみ出して流れることを防ぐことができる。従
って、基板１の表面に設けた回路１０のインナーリード
１０ａが接着剤４で汚されたり、スルーホール１１内に
接着剤４が侵入したりすることを防ぐことができるもの
である。
品などで形成してあり、ダム３の下面には凹部７が設け
てある。この凹部７はダム３の全長に亘る複数列の凹溝
として形成されるものである。このダム３を基板１の表
面に固着するにあたっては、ダム３の下面に接着剤４を
塗布して実装部２を囲むように基板１の表面に接着する
ことによっておこなうことができる。このとき、ダム３
の下面の接着面に塗布した接着剤４のうち、余分な接着
剤４は図２に示すように凹部７内に入って吸収されるこ
とになり、ダム３の下面から基板１の表面へと余分な接
着剤４がはみ出して流れることを防ぐことができる。従
って、基板１の表面に設けた回路１０のインナーリード
１０ａが接着剤４で汚されたり、スルーホール１１内に
接着剤４が侵入したりすることを防ぐことができるもの
である。
【００１０】そして、図１に示すように、実装部２内に
ＩＣチップ等の半導体チップ５を搭載して半導体チップ
５と回路１０のインナーリード１０ａとをボンディング
ワイヤー１５で接続すると共に、ダム３で囲まれる実装
部２に封止樹脂６を注入充填して半導体チップ５やボン
ディングワイヤー１５を樹脂封止し、またスルーホール
１１に端子ピン１２を差し込んで取り付けることによっ
て、ＰＧＡ等の半導体装置を作成することができるもの
である。このとき、基板１の表面の回路１０のインナー
リード１０ａが接着剤４で汚されることを防いでいるた
めに、半導体チップ５とインナーリード１０ａとの間に
接続不良が生じることを防止できると共に、またスルー
ホール１１内に接着剤４が侵入することを防いでいるた
めに、スルーホールメッキ１１ａと端子ピン１２との間
に接続不良が生じることを防止できるものである。
ＩＣチップ等の半導体チップ５を搭載して半導体チップ
５と回路１０のインナーリード１０ａとをボンディング
ワイヤー１５で接続すると共に、ダム３で囲まれる実装
部２に封止樹脂６を注入充填して半導体チップ５やボン
ディングワイヤー１５を樹脂封止し、またスルーホール
１１に端子ピン１２を差し込んで取り付けることによっ
て、ＰＧＡ等の半導体装置を作成することができるもの
である。このとき、基板１の表面の回路１０のインナー
リード１０ａが接着剤４で汚されることを防いでいるた
めに、半導体チップ５とインナーリード１０ａとの間に
接続不良が生じることを防止できると共に、またスルー
ホール１１内に接着剤４が侵入することを防いでいるた
めに、スルーホールメッキ１１ａと端子ピン１２との間
に接続不良が生じることを防止できるものである。
【００１１】
【発明の効果】上記のように本発明は、基板に設けた実
装部を囲むようにダムを基板の表面に接着剤で貼り付
け、実装部に半導体チップを実装すると共にダムの内側
に封止樹脂を充填して半導体チップを樹脂封止した半導
体装置において、ダムの基板への接着面に接着剤吸収用
の凹部を設けるようにしたので、ダムの接着面に塗布し
た接着剤のうち余分なものは凹部内に吸収され、ダムの
接着面から接着剤が流れ出すことを防ぐことができ、接
着剤によって半導体チップなどの接続不良が発生するこ
とを防止することができるものである。
装部を囲むようにダムを基板の表面に接着剤で貼り付
け、実装部に半導体チップを実装すると共にダムの内側
に封止樹脂を充填して半導体チップを樹脂封止した半導
体装置において、ダムの基板への接着面に接着剤吸収用
の凹部を設けるようにしたので、ダムの接着面に塗布し
た接着剤のうち余分なものは凹部内に吸収され、ダムの
接着面から接着剤が流れ出すことを防ぐことができ、接
着剤によって半導体チップなどの接続不良が発生するこ
とを防止することができるものである。
【図１】本発明の一実施例の断面図である。
【図２】同上の一部の拡大した断面図である。
【図３】従来例の断面図である。
１ 基板 ２ 実装部 ３ ダム ４ 接着剤 ５ 半導体チップ ６ 封止樹脂 ７ 凹部
Claims (1)
- 【特許請求の範囲】 【請求項１】 基板に設けた実装部を囲むようにダムを
基板の表面に接着剤で貼り付け、実装部に半導体チップ
を実装すると共にダムの内側に封止樹脂を充填して半導
体チップを樹脂封止した半導体装置において、ダムの基
板への接着面に接着剤吸収用の凹部を設けて成ることを
特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3172906A JPH0521646A (ja) | 1991-07-15 | 1991-07-15 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3172906A JPH0521646A (ja) | 1991-07-15 | 1991-07-15 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0521646A true JPH0521646A (ja) | 1993-01-29 |
Family
ID=15950537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3172906A Pending JPH0521646A (ja) | 1991-07-15 | 1991-07-15 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0521646A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100285112B1 (ko) * | 1997-04-30 | 2001-06-01 | 모기 쥰이찌 | 수지봉지용세라믹패키지및반도체장치 |
| JP2012015349A (ja) * | 2010-07-01 | 2012-01-19 | Fuji Electric Co Ltd | 半導体装置 |
-
1991
- 1991-07-15 JP JP3172906A patent/JPH0521646A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100285112B1 (ko) * | 1997-04-30 | 2001-06-01 | 모기 쥰이찌 | 수지봉지용세라믹패키지및반도체장치 |
| JP2012015349A (ja) * | 2010-07-01 | 2012-01-19 | Fuji Electric Co Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI428995B (zh) | 板上縮小封裝 | |
| KR950004467A (ko) | 반도체장치 및 그 제조방법 | |
| JPH0831988A (ja) | テープキャリアパッケージの封止構造 | |
| JPH11284101A (ja) | 半導体装置用パッケ―ジおよびその製造方法 | |
| US6650005B2 (en) | Micro BGA package | |
| JPH0521646A (ja) | 半導体装置 | |
| JP2797598B2 (ja) | 混成集積回路基板 | |
| JP2891426B2 (ja) | 半導体装置 | |
| JPH05102216A (ja) | 半導体装置 | |
| JPH04352459A (ja) | 半導体装置 | |
| KR200276091Y1 (ko) | 가요성 회로기판을 이용한 볼 그리드 어레이 반도체 패키지 제조용 몰딩 금형 | |
| JP2614495B2 (ja) | 電子部品搭載用基板 | |
| KR100201379B1 (ko) | 솔더블을 이용한 반도체 칩 부착방법 및 구조 | |
| KR100369397B1 (ko) | 가요성회로기판을이용한볼그리드어레이반도체패키지 | |
| JPH0497550A (ja) | 半導体チップの封止構造 | |
| KR100729081B1 (ko) | 반도체패키지 및 그 제조방법 | |
| JP3378680B2 (ja) | 半導体パッケージ | |
| JPH0240940A (ja) | 混成集積回路パッケージ | |
| JPH06163812A (ja) | 半導体装置および半導体装置の製造方法 | |
| KR950013049B1 (ko) | 다중-칩 리드온칩(loc) 구조를 갖는 반도체 패키지 | |
| JPH0521621A (ja) | 半導体装置のパツケージ基板 | |
| JPH05218116A (ja) | 半導体搭載装置 | |
| JP3711669B2 (ja) | 電子部品搭載用基板 | |
| JP2509539Y2 (ja) | 半導体チップの樹脂封止構造 | |
| JPH08306824A (ja) | 樹脂封止型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000613 |