JP2509539Y2 - 半導体チップの樹脂封止構造 - Google Patents
半導体チップの樹脂封止構造Info
- Publication number
- JP2509539Y2 JP2509539Y2 JP1991019436U JP1943691U JP2509539Y2 JP 2509539 Y2 JP2509539 Y2 JP 2509539Y2 JP 1991019436 U JP1991019436 U JP 1991019436U JP 1943691 U JP1943691 U JP 1943691U JP 2509539 Y2 JP2509539 Y2 JP 2509539Y2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- resin
- encapsulation structure
- outflow
- resin encapsulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【0001】
【産業上の利用分野】本考案は、半導体チップの樹脂封
止構造に関し、特に半導体チップを封止する封止樹脂の
流出を防止する樹脂封止構造に関するものである。
止構造に関し、特に半導体チップを封止する封止樹脂の
流出を防止する樹脂封止構造に関するものである。
【0002】
【従来の技術】一般に、プリント基板、セラミックス基
板あるいは混成集積回路基板等の絶縁基板上にトランジ
スタチップあるいはLSIチップ等のベアチップを絶縁
基板上に形成した導電路に接続搭載する場合には、例え
ばLSIチップの電極と周辺の導電路とを接続する金属
細線の切断を防止するため、及びLSIチップ自体を外
部から保護するためにエポキシ樹脂等の封止樹脂により
完全密封され、それらの保護がなされている。
板あるいは混成集積回路基板等の絶縁基板上にトランジ
スタチップあるいはLSIチップ等のベアチップを絶縁
基板上に形成した導電路に接続搭載する場合には、例え
ばLSIチップの電極と周辺の導電路とを接続する金属
細線の切断を防止するため、及びLSIチップ自体を外
部から保護するためにエポキシ樹脂等の封止樹脂により
完全密封され、それらの保護がなされている。
【0003】一方、かかる封止樹脂は、ベアチップ上に
塗布した際、樹脂の流出を最小限に防止すべく種々の工
夫が知られている。図3、図4は、LSIチップ等のベ
アチップ(11)を樹脂封止する代表的な例を示すもの
であり、ベアチップ(11)を囲むようにプラスチック
成型品の枠材(12)を基板(13)上に接着剤を用い
て固着し、枠材(12)内にエポキシ樹脂等の封止樹脂
(14)を流し込んでベアチップ(11)を封止し樹脂
の流出を防止するものである。
塗布した際、樹脂の流出を最小限に防止すべく種々の工
夫が知られている。図3、図4は、LSIチップ等のベ
アチップ(11)を樹脂封止する代表的な例を示すもの
であり、ベアチップ(11)を囲むようにプラスチック
成型品の枠材(12)を基板(13)上に接着剤を用い
て固着し、枠材(12)内にエポキシ樹脂等の封止樹脂
(14)を流し込んでベアチップ(11)を封止し樹脂
の流出を防止するものである。
【0004】また、例示しないが、枠材を用いらずシリ
コン系樹脂をベアチップの周辺に印刷して封止樹脂の流
出を防止する技術も知られている。かかる同様の技術は
実公昭49−43873号公報に記載されている。
コン系樹脂をベアチップの周辺に印刷して封止樹脂の流
出を防止する技術も知られている。かかる同様の技術は
実公昭49−43873号公報に記載されている。
【0005】
【考案が解決しようとする課題】上記した従来の樹脂封
止構造では、樹脂流出を防止するための枠材、シリコン
系樹脂が最終構造において、必らずそれらが残るため実
装面積に制約があり実装密度を向上することができない
という問題がある。かかる問題は、特に小型の実装基
板、例えばLCDモジュール用基板等においては、その
実装基板面積自体を極めて小さくする傾向にあるため、
最大の問題とされている。
止構造では、樹脂流出を防止するための枠材、シリコン
系樹脂が最終構造において、必らずそれらが残るため実
装面積に制約があり実装密度を向上することができない
という問題がある。かかる問題は、特に小型の実装基
板、例えばLCDモジュール用基板等においては、その
実装基板面積自体を極めて小さくする傾向にあるため、
最大の問題とされている。
【0006】また、枠材、シリコン系樹脂等の流出防止
材は比較的高価であるためコスト高となる問題がある。
材は比較的高価であるためコスト高となる問題がある。
【0007】
【課題を解決するための手段】本考案は、上述した課題
を解決するために為されたものであり、半導体チップ周
辺にフッ素系不活性液体からなる流出防止材を設け、そ
の流出防止材に囲まれた領域にチップ封止用樹脂を塗布
し、半導体チップを密封封止して解決する。
を解決するために為されたものであり、半導体チップ周
辺にフッ素系不活性液体からなる流出防止材を設け、そ
の流出防止材に囲まれた領域にチップ封止用樹脂を塗布
し、半導体チップを密封封止して解決する。
【0008】
【作用】このように、本考案に依れば、フッ素系不活性
液体からなる流出防止材をチップ周辺に設けることによ
り、その流出防止材がチップを封止する封止樹脂を良好
にはじくために、薄い流出防止材を形成するだけで封止
樹脂の流出を防止することができる。
液体からなる流出防止材をチップ周辺に設けることによ
り、その流出防止材がチップを封止する封止樹脂を良好
にはじくために、薄い流出防止材を形成するだけで封止
樹脂の流出を防止することができる。
【0009】
【実施例】以下に図1および図2に示した実施例に基づ
いて本考案を説明する。図1は本考案の封止構造を示す
斜視図であり、(1)は絶縁基板、(2)は導電路、
(3)は半導体チップ、(4)は半導体チップ(3)の
周辺を囲む様に形成されるフッ素系不活性液体からなる
流出防止材、(5)は封止樹脂である。
いて本考案を説明する。図1は本考案の封止構造を示す
斜視図であり、(1)は絶縁基板、(2)は導電路、
(3)は半導体チップ、(4)は半導体チップ(3)の
周辺を囲む様に形成されるフッ素系不活性液体からなる
流出防止材、(5)は封止樹脂である。
【0010】絶縁基板(1)は、プリント基板、セラミ
ックス基板等が用いられ、その一主面には、銅箔あるい
は銅ペーストの印刷により所望形状の導電路(2)が形
成される。かかる導電路(2)は図1からでは明らかに
されないが、基板(1)の略全面に延在形成され、所定
領域に外部回路と接続するためのパッドが形成されてい
る。
ックス基板等が用いられ、その一主面には、銅箔あるい
は銅ペーストの印刷により所望形状の導電路(2)が形
成される。かかる導電路(2)は図1からでは明らかに
されないが、基板(1)の略全面に延在形成され、所定
領域に外部回路と接続するためのパッドが形成されてい
る。
【0011】導電路(2)上にはトランジスタチップあ
るいはLSIチップ等のベアチップ状の半導体チップ
(3)がAgペースト等のろう材により固着搭載されて
いる。半導体チップ(3)が固着される導電路(2)の
周辺にはチップ(3)を取り囲む様に複数の導電路
(2)がチップ(3)の近傍まで延在形成されている。
かかる、導電路(2)の先端部はチップ(3)の電極と
ワイヤ線によって電気的に接続され、周辺の回路素子と
接続されている。
るいはLSIチップ等のベアチップ状の半導体チップ
(3)がAgペースト等のろう材により固着搭載されて
いる。半導体チップ(3)が固着される導電路(2)の
周辺にはチップ(3)を取り囲む様に複数の導電路
(2)がチップ(3)の近傍まで延在形成されている。
かかる、導電路(2)の先端部はチップ(3)の電極と
ワイヤ線によって電気的に接続され、周辺の回路素子と
接続されている。
【0012】チップ(3)の周辺には、チップ(3)お
よびワイヤ線を取り囲む様にフッ素系不活性液体からな
る流出防止材(4)が形成され、チップ(3)を封止す
る樹脂(5)が塗布されチップ(3)が樹脂封止され
る。本考案の特徴とするところは、フッ素系不活性液体
からなる流出防止材(4)を用いることにある。フッ素
系不活性液体は通常電子回路の冷却液に使用すること、
あるいは、IC,LSI等の電子部品のグロスリークテ
ストおよび環境試験に使用されるのが一般的である。
又、完全に不活性なので、電子部品、金属、プラスチッ
ク、ゴム等の構成材料を侵しない特性を有している。
よびワイヤ線を取り囲む様にフッ素系不活性液体からな
る流出防止材(4)が形成され、チップ(3)を封止す
る樹脂(5)が塗布されチップ(3)が樹脂封止され
る。本考案の特徴とするところは、フッ素系不活性液体
からなる流出防止材(4)を用いることにある。フッ素
系不活性液体は通常電子回路の冷却液に使用すること、
あるいは、IC,LSI等の電子部品のグロスリークテ
ストおよび環境試験に使用されるのが一般的である。
又、完全に不活性なので、電子部品、金属、プラスチッ
ク、ゴム等の構成材料を侵しない特性を有している。
【0013】かかる、フッ素系不活性液体からなる流出
防止材(4)をチップ(3)を囲むように基板(1)上
にスタンビンク等の転写手段によって転写形成する。こ
の場合、枠状に転写された一辺の幅は封止樹脂(5)が
流出防止材(4)を乗越えて流出しないように少なくて
も約0.5mm以上となるように考慮する。チップ
(3)領域を流出防止材(4)を用いて囲んだ後、チッ
プ(3)上にエポキシ樹脂等の封止樹脂(5)が塗布さ
れる。この際、封止樹脂(5)は流出防止材(4)領域
まで流出するが、かかる領域において流出した樹脂がフ
ッ素系不活性の性質によりはじかれるため、流出防止材
(4)を乗越えて周辺領域に流出することはない。
防止材(4)をチップ(3)を囲むように基板(1)上
にスタンビンク等の転写手段によって転写形成する。こ
の場合、枠状に転写された一辺の幅は封止樹脂(5)が
流出防止材(4)を乗越えて流出しないように少なくて
も約0.5mm以上となるように考慮する。チップ
(3)領域を流出防止材(4)を用いて囲んだ後、チッ
プ(3)上にエポキシ樹脂等の封止樹脂(5)が塗布さ
れる。この際、封止樹脂(5)は流出防止材(4)領域
まで流出するが、かかる領域において流出した樹脂がフ
ッ素系不活性の性質によりはじかれるため、流出防止材
(4)を乗越えて周辺領域に流出することはない。
【0014】かかる、本考案に依れば、フッ素系不活性
液体からなる流出防止材(4)をチップ周辺に設けるこ
とにより、防止材(4)がチップを封止する封止樹脂を
良好にはじくために、薄い防止材(4)を形成するだけ
で従来の高価な流出防止材を使用することなく封止樹脂
の流出を防止することができる。また、フッ素系不活性
質膜は、封止樹脂(5)を熱硬化させるときに蒸発する
ために実装密度を向上することができる(図2参照)。
液体からなる流出防止材(4)をチップ周辺に設けるこ
とにより、防止材(4)がチップを封止する封止樹脂を
良好にはじくために、薄い防止材(4)を形成するだけ
で従来の高価な流出防止材を使用することなく封止樹脂
の流出を防止することができる。また、フッ素系不活性
質膜は、封止樹脂(5)を熱硬化させるときに蒸発する
ために実装密度を向上することができる(図2参照)。
【0015】
【考案の効果】以上に詳述した如く、本考案に依れば、
フッ素系不活性液体を封止樹脂の流出防止材に使用する
ことにより、従来の如き、枠材等の高価な流出防止材を
使用することなく樹脂の流出を防止することができる。
その結果、従来よりも安価な封止構造を提供することが
できる。
フッ素系不活性液体を封止樹脂の流出防止材に使用する
ことにより、従来の如き、枠材等の高価な流出防止材を
使用することなく樹脂の流出を防止することができる。
その結果、従来よりも安価な封止構造を提供することが
できる。
【図1】本考案のチップ封止構造を示す斜視図である。
【図2】本考案のチップ封止構造を示す斜視図である。
【図3】従来のチップ封止構造を示す斜視図である。
【図4】図3のIII−III断面を示す断面図であ
る。
る。
(1) 絶縁基板 (2) 導電路 (3) 半導体チップ (4) フッ素系不活性質膜(流出防止材) (5) 封止樹脂
Claims (2)
- 【請求項1】 絶縁基板上に形成された導電路に接続さ
れた半導体チップを封止する樹脂封止構造において、前
記チップ周辺にフッ素系不活性液体からなる流出防止材
を設け、前記流出防止材に囲まれた領域に前記樹脂を塗
布し、前記チップを密封封止したことを特徴とする半導
体チップの樹脂封止構造。 - 【請求項2】 前記流出防止材は、前記チップと前記導
電路とを接続する金属細線を囲む様に配置したことを特
徴とする請求項1記載の半導体チップの樹脂封止構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1991019436U JP2509539Y2 (ja) | 1991-03-28 | 1991-03-28 | 半導体チップの樹脂封止構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1991019436U JP2509539Y2 (ja) | 1991-03-28 | 1991-03-28 | 半導体チップの樹脂封止構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04116145U JPH04116145U (ja) | 1992-10-16 |
JP2509539Y2 true JP2509539Y2 (ja) | 1996-09-04 |
Family
ID=31905715
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1991019436U Expired - Lifetime JP2509539Y2 (ja) | 1991-03-28 | 1991-03-28 | 半導体チップの樹脂封止構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2509539Y2 (ja) |
-
1991
- 1991-03-28 JP JP1991019436U patent/JP2509539Y2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH04116145U (ja) | 1992-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6630373B2 (en) | Ground plane for exposed package | |
US5177669A (en) | Molded ring integrated circuit package | |
KR100339044B1 (ko) | 볼그리드어레이 반도체패키지 및 그 제조방법 | |
EP1256980B1 (en) | Ball grid array package with a heat spreader and method for making the same | |
US6847103B1 (en) | Semiconductor package with exposed die pad and body-locking leadframe | |
JP3420057B2 (ja) | 樹脂封止型半導体装置 | |
US6380048B1 (en) | Die paddle enhancement for exposed pad in semiconductor packaging | |
US5646831A (en) | Electrically enhanced power quad flat pack arrangement | |
JP3150351B2 (ja) | 電子装置及びその製造方法 | |
US20020119603A1 (en) | Semiconductor device and method of manufacturing same | |
TWI428995B (zh) | 板上縮小封裝 | |
KR960705357A (ko) | 반도체 장치 | |
JPH09260550A (ja) | 半導体装置 | |
US6558981B2 (en) | Method for making an encapsulated semiconductor chip module | |
JP3839178B2 (ja) | 半導体装置 | |
US7102211B2 (en) | Semiconductor device and hybrid integrated circuit device | |
CN218827128U (zh) | 功率模块及其封装结构 | |
JP2509539Y2 (ja) | 半導体チップの樹脂封止構造 | |
JP2691352B2 (ja) | 電子部品塔載装置 | |
JPH09330994A (ja) | 半導体装置 | |
JP2914679B2 (ja) | 混成集積回路装置 | |
JP4573472B2 (ja) | 混成集積回路装置 | |
JPH06140535A (ja) | テープキャリアパッケージ型半導体装置 | |
KR100743319B1 (ko) | 표면 실장형 반도체 장치 및 그 제조 방법 | |
JPH03116856A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |