JPS5848950A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPS5848950A JPS5848950A JP56147409A JP14740981A JPS5848950A JP S5848950 A JPS5848950 A JP S5848950A JP 56147409 A JP56147409 A JP 56147409A JP 14740981 A JP14740981 A JP 14740981A JP S5848950 A JPS5848950 A JP S5848950A
- Authority
- JP
- Japan
- Prior art keywords
- polyimide
- foil
- semiconductor element
- tape
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
- H01L23/556—Protection against radiation, e.g. light or electromagnetic waves against alpha rays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置およびその製造方法にかがシ、特に
α１ｍ遮蔽のすぐれた半導体装置およびその製造方法に
関する。
α１ｍ遮蔽のすぐれた半導体装置およびその製造方法に
関する。
一般に半導体素子はセラミック、ガラス若しくはプラス
チック等からなる封止体によシ封止される。この封入さ
れる半導体素子が高密度の集積回路、特にＭＯＳデバイ
スや電荷転送デバイス等で構成される場合、外囲器構成
部材からの放射線照射、特にα線照射によシ半導体素子
に例えば記憶情報の破壊などの特性劣化を生ずる恐れが
ある。
チック等からなる封止体によシ封止される。この封入さ
れる半導体素子が高密度の集積回路、特にＭＯＳデバイ
スや電荷転送デバイス等で構成される場合、外囲器構成
部材からの放射線照射、特にα線照射によシ半導体素子
に例えば記憶情報の破壊などの特性劣化を生ずる恐れが
ある。
これは自然界に存在し放射性崩解する際にαＭ’ｔ−生
ずるウラニウム、あるいはトリウム等の放射性同位元素
が、前記外囲器を構成するセラミック材の中にも極て微
蓋であるが含まれていることによる＠発生したα６線は
半導体素子内に侵入すると正孔と電子の対を生じ、該正
孔あるいは電子のいずれかが該半導体素子内の活性領域
に注入され、前に述べたように記憶情報の破壊を招き賊
動作を生ずることとなる〇 この誤動作を防止するため、上記セラミック材の場合の
みでガくモールド材の場合をも含めて封止材料をウラニ
ウムやトリウムの殆んどない濃度に精製すればよいわけ
であるが、通常のパッケージ材料は複合体で加工過程で
種々の不純物の混入のおそれがあると共にその原料もま
た数種以上の組合せからなっている。従って、パッケー
ジ全体の材料あるい拡モールド樹脂材料からウラニウム
やトリウムを殆んど含まない状態にすることは容易でな
く、実用的でない。
ずるウラニウム、あるいはトリウム等の放射性同位元素
が、前記外囲器を構成するセラミック材の中にも極て微
蓋であるが含まれていることによる＠発生したα６線は
半導体素子内に侵入すると正孔と電子の対を生じ、該正
孔あるいは電子のいずれかが該半導体素子内の活性領域
に注入され、前に述べたように記憶情報の破壊を招き賊
動作を生ずることとなる〇 この誤動作を防止するため、上記セラミック材の場合の
みでガくモールド材の場合をも含めて封止材料をウラニ
ウムやトリウムの殆んどない濃度に精製すればよいわけ
であるが、通常のパッケージ材料は複合体で加工過程で
種々の不純物の混入のおそれがあると共にその原料もま
た数種以上の組合せからなっている。従って、パッケー
ジ全体の材料あるい拡モールド樹脂材料からウラニウム
やトリウムを殆んど含まない状態にすることは容易でな
く、実用的でない。
そこで半導体素子に影響を及ばずα線全減少し、α線に
よる半導体素子の誤動作防止をはかる必要性が生ずる０
そのため半導体容器にα線阻止剤を塗布又は貼りつける
方法が実施される一方、素子自体に阻止剤を塗布又は貼
付する方法が検討されている〇 その第１の方法として素子を形成した半導体ウェーハ上
にポリイミド溶液を塗布し、ホトレジスト法で選択的に
エツチングを行い必要な個所に被膜を残すか、又は印刷
法で被覆する技術がある〇しかしこの方法ではα線を遮
蔽する最低限の厚さの５０μｍ以上を形成することは困
難である。
よる半導体素子の誤動作防止をはかる必要性が生ずる０
そのため半導体容器にα線阻止剤を塗布又は貼りつける
方法が実施される一方、素子自体に阻止剤を塗布又は貼
付する方法が検討されている〇 その第１の方法として素子を形成した半導体ウェーハ上
にポリイミド溶液を塗布し、ホトレジスト法で選択的に
エツチングを行い必要な個所に被膜を残すか、又は印刷
法で被覆する技術がある〇しかしこの方法ではα線を遮
蔽する最低限の厚さの５０μｍ以上を形成することは困
難である。
また第２の方法としてはポンディング接続を終了した半
導体個片上に、該個片を完全に被覆するようポリイミド
、シリコーン等のα線阻止剤を滴下し、加熱、硬化させ
る技術がある。上２ミックケースに封入する時はこれで
よいが、モールド樹脂封止の場合はポンディング部まで
液がか＼るので、その後モールド樹脂で固めるとポンデ
ィング接続強度が弱くなる欠点があシ、一方このポンデ
ィング線に触れることなく厚いポリイミド被覆を形成す
ることは困難である。
導体個片上に、該個片を完全に被覆するようポリイミド
、シリコーン等のα線阻止剤を滴下し、加熱、硬化させ
る技術がある。上２ミックケースに封入する時はこれで
よいが、モールド樹脂封止の場合はポンディング部まで
液がか＼るので、その後モールド樹脂で固めるとポンデ
ィング接続強度が弱くなる欠点があシ、一方このポンデ
ィング線に触れることなく厚いポリイミド被覆を形成す
ることは困難である。
また第３の方法としてはテープ又は箔状のα線阻止剤を
半導体個片上に貼シつける方法も検討されているが、箔
、テープの材料、接着剤に適切な材料およびその組合せ
並びに方法が未だ十分開発されていない。
半導体個片上に貼シつける方法も検討されているが、箔
、テープの材料、接着剤に適切な材料およびその組合せ
並びに方法が未だ十分開発されていない。
従って本発明は以上の問題点に対処してなされたもので
、本発明の目的は半導体素子上の必要な場所にα＃遮断
効果のある厚さに遮蔽物を構成し、半導体素子に影響を
及ぼすα線源を減少し、α線による半導体素子の誤動作
防止を計った半導体装置を提供するにある。
、本発明の目的は半導体素子上の必要な場所にα＃遮断
効果のある厚さに遮蔽物を構成し、半導体素子に影響を
及ぼすα線源を減少し、α線による半導体素子の誤動作
防止を計った半導体装置を提供するにある。
すなわち本発明の第１の要旨は、半導体素子表面に少く
とも素子のアクティブ領域を覆うポリイミド基が接着層
を介して固定されていることを特徴とする半導体装置に
ある。
とも素子のアクティブ領域を覆うポリイミド基が接着層
を介して固定されていることを特徴とする半導体装置に
ある。
また本発明の第２の要旨は、半導体素子表面の少くとも
アクティブ領域上にポリイミド溶液を付着せしめる工程
と、該付着したポリイミド溶液上に所要形状・大きさの
ポリイミド基を重ね接触せしめる工程と、熱処理を行い
ポリイミド溶液を硬化しポリイミド基を接着せしめる工
程とを含むことを特徴とする半導体装置の製造方法にあ
る。
アクティブ領域上にポリイミド溶液を付着せしめる工程
と、該付着したポリイミド溶液上に所要形状・大きさの
ポリイミド基を重ね接触せしめる工程と、熱処理を行い
ポリイミド溶液を硬化しポリイミド基を接着せしめる工
程とを含むことを特徴とする半導体装置の製造方法にあ
る。
また本発明の第３の要旨は、半導体素子のアクティブ領
域を覆う形状、大きさにポリイミド基を成形する工程と
、該ポリイミド基をポリイミド溶液に接触させポリイミ
ド基の片面又は両面にポリイミド溶液を付着せしめる工
程と、該ボリミイド箔を半導体素子表面に貼付する工程
と、熱処理を行いポリイミド溶液を硬化しポリイミド箔
を接着せしめる工程とを含むことを特徴とする半導体装
置の製造方法にある。
域を覆う形状、大きさにポリイミド基を成形する工程と
、該ポリイミド基をポリイミド溶液に接触させポリイミ
ド基の片面又は両面にポリイミド溶液を付着せしめる工
程と、該ボリミイド箔を半導体素子表面に貼付する工程
と、熱処理を行いポリイミド溶液を硬化しポリイミド箔
を接着せしめる工程とを含むことを特徴とする半導体装
置の製造方法にある。
更に本発明の第４の要旨は、所定厚さのポリイミドテー
プ’ｔ−＊備する工程と、該ポリイミドテープをポリイ
ミド溶液に１１次接触させポリイミドテープの片面又は
両面にポリイミド溶液を付着せしめる工程と、低温で熱
処理しポリイミド粘着テープを形成する工程と、該テー
プを少くとも半導体素子のアクティブ領域を覆う大きさ
に切断する工程と、該切断したテープを半導体素子に貼
付する工程と、熱処理を行いポリイミド接着ＩｔＩを硬
化しポリイミド箔を接着せしめる工程とを含むことを特
徴とする半導体素子の製造方法にある。
プ’ｔ−＊備する工程と、該ポリイミドテープをポリイ
ミド溶液に１１次接触させポリイミドテープの片面又は
両面にポリイミド溶液を付着せしめる工程と、低温で熱
処理しポリイミド粘着テープを形成する工程と、該テー
プを少くとも半導体素子のアクティブ領域を覆う大きさ
に切断する工程と、該切断したテープを半導体素子に貼
付する工程と、熱処理を行いポリイミド接着ＩｔＩを硬
化しポリイミド箔を接着せしめる工程とを含むことを特
徴とする半導体素子の製造方法にある。
以下図面を参照し本発明の詳細な説明
第１図は本発明の一実施例による半導体装置の要部断面
図で、図において１は半導体素子、２はα線遮蔽箔（ポ
リイミド箔）、３は接着層、４Ｆｉヘツダー又はリード
フレーム、５はボンディング線である。α線遮蔽箔２は
ポリイミド箔で厚さ５０〜ｌ００μｍのものを使用、そ
の大きさは少くも半導体素子のアクティブ領域を覆う形
状、大きさのものを使用し、これｔ２０〜３０μｍの接
着層３により半導体素子のアクティブ領域を覆うように
接着してある●また図面に示されている通シボンディン
グ線並びに接続部に接着層がかがらないよう形成してあ
る。
図で、図において１は半導体素子、２はα線遮蔽箔（ポ
リイミド箔）、３は接着層、４Ｆｉヘツダー又はリード
フレーム、５はボンディング線である。α線遮蔽箔２は
ポリイミド箔で厚さ５０〜ｌ００μｍのものを使用、そ
の大きさは少くも半導体素子のアクティブ領域を覆う形
状、大きさのものを使用し、これｔ２０〜３０μｍの接
着層３により半導体素子のアクティブ領域を覆うように
接着してある●また図面に示されている通シボンディン
グ線並びに接続部に接着層がかがらないよう形成してあ
る。
このような構成によるときは接着剤溶液のみの場合とこ
と々シ遮蔽材のポリイミド箔に杖５０μｍ以上の厚さの
ものを使用してあるのでこれのみでもα線の遮蔽ができ
るが２０〜３０μｍの接着層があるので遮蔽効果は十分
である。また箔全うすい接着剤により接着したので接着
の位置は正確に制御できボンディング部およびボンディ
ング線に悪影響を与えることはない。従ってこのままモ
ールド材で封止してもボンディング接続部が温度サイク
ル試験ではずれることもない．またポリイミドは機械的
強度，耐熱性、耐湿性並びにα線に対する耐性も大であ
少・また高純度のものが得られ易いなどの特徴を持って
いるので本目的には好適の材料である。
と々シ遮蔽材のポリイミド箔に杖５０μｍ以上の厚さの
ものを使用してあるのでこれのみでもα線の遮蔽ができ
るが２０〜３０μｍの接着層があるので遮蔽効果は十分
である。また箔全うすい接着剤により接着したので接着
の位置は正確に制御できボンディング部およびボンディ
ング線に悪影響を与えることはない。従ってこのままモ
ールド材で封止してもボンディング接続部が温度サイク
ル試験ではずれることもない．またポリイミドは機械的
強度，耐熱性、耐湿性並びにα線に対する耐性も大であ
少・また高純度のものが得られ易いなどの特徴を持って
いるので本目的には好適の材料である。
すなわち本構成によればα線によｐ誤動作することのな
い半導体装置を得ることができる。次に本発明による半
導体装置の製造方法につき説明する。
い半導体装置を得ることができる。次に本発明による半
導体装置の製造方法につき説明する。
第２図（ａ）〜（Ｃ）は本第２の発明の一実施例による
半導体装置の製造方法を示す工程断面図である。
半導体装置の製造方法を示す工程断面図である。
第２図（ａ）〜（ｅ）において６は半導体素子上に滴下
したポリイミド溶液、６′はポリイミド箔を重ねたとき
のポリイミド溶液、６“は熱処理後のポリイミド接着層
を示し、他の番号は第１図と同一の部分を示す。製造に
あたっては先ず半導体素子１をステム又はリードフレー
ム４にダイボンディングスル。
したポリイミド溶液、６′はポリイミド箔を重ねたとき
のポリイミド溶液、６“は熱処理後のポリイミド接着層
を示し、他の番号は第１図と同一の部分を示す。製造に
あたっては先ず半導体素子１をステム又はリードフレー
ム４にダイボンディングスル。
しかるのち半導体索子１の７クテイン領域を覆うように
１０ｏｏｃｐ〆の粘度のポリイミド溶液６１ｒ３０〜５
０μｍの厚さに滴下する●しかるのち第２図（ｂ）に示
すように半導体素子のアクティブ領域を覆う形状大きさ
に成形された５０〜１００μｍの厚さのポリイミド箔２
をポリイミド溶液６′に重ね両者を接触させる。このと
きポリイミド溶液は弐面張力によジ両者間に挟持され外
部にあ普シ拡がらない０次に１５０℃ で１時間熱処理
するとポリイミド溶液は硬化し半導体素子ｌの表面に約
２０μｍのポリイミド接着層によりポリイミド箔は固定
される。
１０ｏｏｃｐ〆の粘度のポリイミド溶液６１ｒ３０〜５
０μｍの厚さに滴下する●しかるのち第２図（ｂ）に示
すように半導体素子のアクティブ領域を覆う形状大きさ
に成形された５０〜１００μｍの厚さのポリイミド箔２
をポリイミド溶液６′に重ね両者を接触させる。このと
きポリイミド溶液は弐面張力によジ両者間に挟持され外
部にあ普シ拡がらない０次に１５０℃ で１時間熱処理
するとポリイミド溶液は硬化し半導体素子ｌの表面に約
２０μｍのポリイミド接着層によりポリイミド箔は固定
される。
本実施例によれば比較的容易に、厚い接着層によシα線
遮蔽可能な厚さのポリイミド箔が固定できる特徴がある
。
遮蔽可能な厚さのポリイミド箔が固定できる特徴がある
。
本第＾明の他の実施例としては半導体素子への接着用の
ポリイミド溶液の付着方法で印刷法を用いれば滴下する
場合に比べ接着剤の厚さは薄いが希望の形状並びに場所
に付層することが可能になり特定な形のポリイミド箔′
を接着させる場合に好都合である。との場合もボンディ
ング接続部にはポリイミド樹脂が及んでいないのでモー
ルド封止を行っても温度サイクル試験中にボンディング
接続部の接着層が劣化することはない。
ポリイミド溶液の付着方法で印刷法を用いれば滴下する
場合に比べ接着剤の厚さは薄いが希望の形状並びに場所
に付層することが可能になり特定な形のポリイミド箔′
を接着させる場合に好都合である。との場合もボンディ
ング接続部にはポリイミド樹脂が及んでいないのでモー
ルド封止を行っても温度サイクル試験中にボンディング
接続部の接着層が劣化することはない。
第３図（ａ）〜（ｄ）は本第３の発明の一実施例による
半導体装置の製造方法を示す工程断面図である。
半導体装置の製造方法を示す工程断面図である。
図において７＃′ｉ接着剤を入れる清缶、８は接着剤の
ポリイミド溶液、８′は硬化したポリイミド接着層であ
る。まず半導体素子のアクティブ領域を覆う形状、大き
さに厚さ５０〜１００μｍのポリイミド箔２を成型する
・次に第３図ＣａＮ器に入れた粘４度１０００Ｃｐ〆の
ポリイミド溶液８にポリイミド箔２を接触させ箔の片面
に液８′をは＼一定量付着させる。しかる稜第３図（ｂ
）に示すとおシヘツダー又はリードフレーム等４にダイ
ボンドされた半導体素子ｌのアクティブ領域を穫りよう
にポリイミド溶液８Ｉのついたポリイミド箔２を配置す
ると第３図（Ｃ）の形となる。次に第３図（ｄ）に示す
とおシ１５０°Ｃで１時間熱処理すると接着剤のポリイ
ミド溶液は硬化し半導体素子のアクティブ領域を榎いα
線を十分遮蔽できるポリイミド箔２がポリイミド接着層
８“によシ固定された半導体装置が得られる。本方法に
よるときはポリイミド箔の形状にかかわりなく接着剤の
ポリイミド溶液を確実にまた適量付着させることができ
る特徴がある。なおポリイミド溶液をポリイミド箔の両
面に付着させてもよくこの場合は接着層が厚くなシα線
の辿蔽劾果はよ可能となる。
ポリイミド溶液、８′は硬化したポリイミド接着層であ
る。まず半導体素子のアクティブ領域を覆う形状、大き
さに厚さ５０〜１００μｍのポリイミド箔２を成型する
・次に第３図ＣａＮ器に入れた粘４度１０００Ｃｐ〆の
ポリイミド溶液８にポリイミド箔２を接触させ箔の片面
に液８′をは＼一定量付着させる。しかる稜第３図（ｂ
）に示すとおシヘツダー又はリードフレーム等４にダイ
ボンドされた半導体素子ｌのアクティブ領域を穫りよう
にポリイミド溶液８Ｉのついたポリイミド箔２を配置す
ると第３図（Ｃ）の形となる。次に第３図（ｄ）に示す
とおシ１５０°Ｃで１時間熱処理すると接着剤のポリイ
ミド溶液は硬化し半導体素子のアクティブ領域を榎いα
線を十分遮蔽できるポリイミド箔２がポリイミド接着層
８“によシ固定された半導体装置が得られる。本方法に
よるときはポリイミド箔の形状にかかわりなく接着剤の
ポリイミド溶液を確実にまた適量付着させることができ
る特徴がある。なおポリイミド溶液をポリイミド箔の両
面に付着させてもよくこの場合は接着層が厚くなシα線
の辿蔽劾果はよ可能となる。
次に本第４の発明の一実施例につき説明する。
先ず厚さ５０〜１００μｍのポリイミドのテープを準備
する。しかるのちそのテープをポリイミド溶液に遂次接
触させポリイミド溶液の片面に付着させる。次にポリイ
ミド溶液の付着したテープを５０〜１００°Ｃで熱処理
し溶液の硬化をすすめポリイミド粘着テープを形成する
。次に接着剤の付着したポリイミドテープを所望の形状
、大きさに切断又は打抜き、それを半導体素子の所定の
表面に貼付する。次に既に述べたとお多１５０°Ｃで１
時間程度熱処理すればポリイミド接着層の硬化が進み５
０〜１００μｍのポリイミド箔は遮蔽層として半導体素
子表面に固定される。
する。しかるのちそのテープをポリイミド溶液に遂次接
触させポリイミド溶液の片面に付着させる。次にポリイ
ミド溶液の付着したテープを５０〜１００°Ｃで熱処理
し溶液の硬化をすすめポリイミド粘着テープを形成する
。次に接着剤の付着したポリイミドテープを所望の形状
、大きさに切断又は打抜き、それを半導体素子の所定の
表面に貼付する。次に既に述べたとお多１５０°Ｃで１
時間程度熱処理すればポリイミド接着層の硬化が進み５
０〜１００μｍのポリイミド箔は遮蔽層として半導体素
子表面に固定される。
本方法によるときはポリイミド粘着テープの準備が完了
した後は作業性が容易となり生産性が向上する。また粘
度の比較的小さなポリイミド溶液を直接半導体素子に付
着させないので、余分のポリイミドが不要部分に付着す
ると云う悪影響を防ぐことができる。このためボンディ
ング接続部にはポリイミドが及ばないのでこのままモー
ルド材で封止を行ってもボンディング接続部の接続強度
は維持され、温度サイクル試験で破壊することもない。
した後は作業性が容易となり生産性が向上する。また粘
度の比較的小さなポリイミド溶液を直接半導体素子に付
着させないので、余分のポリイミドが不要部分に付着す
ると云う悪影響を防ぐことができる。このためボンディ
ング接続部にはポリイミドが及ばないのでこのままモー
ルド材で封止を行ってもボンディング接続部の接続強度
は維持され、温度サイクル試験で破壊することもない。
以上説明したとおシ本発明によれば半導体素子の必要な
場所にα線遮断効果のある厚さに遮蔽物が構成でき、半
導体素子に影蕃を及ばずα線源を減少し、α線による半
導体素子の誤動作防止のできる半導体装置が得られる。
場所にα線遮断効果のある厚さに遮蔽物が構成でき、半
導体素子に影蕃を及ばずα線源を減少し、α線による半
導体素子の誤動作防止のできる半導体装置が得られる。
なお本発明においてポリイミド箔の接着はダイボンド後
ボンディング細線の配線の前につき説明したがそれに限
定されるものでなく対象半導体素子の状況によシ適宜選
択できることはのべるまでもない。
ボンディング細線の配線の前につき説明したがそれに限
定されるものでなく対象半導体素子の状況によシ適宜選
択できることはのべるまでもない。
第１図は本第１の発明の一実施例による半導体装置の要
部断面図、第２図（ａ）〜（Ｃ）は本第２の発明の一実
施例による半導体装置の製造方法を示す工程断面図、第
３図（ａ）〜（ｄ）は本第３の発明の一実施例による半
導体装置の製造方法を示す工程断面図である。 １・・・・・・半導体素子、２ ・・・・ポリイミド箔
、２・・・・・・接着層（ポリイミド）、４−−ヘッダ
（又は１ノードフレーム）、５・・・・ボンディング線
、６２９．・滴下したポリイミド溶液、６’、８’ ・
・・・・付着したポリイミド溶液、５／ 、 ８／／・
・・・・・ポリイミド接着層、７・・・・・・容器、８
・・・ポリイミド溶液。 率 ｌ 目 ｔ ＃２ 回 茶３ 図
部断面図、第２図（ａ）〜（Ｃ）は本第２の発明の一実
施例による半導体装置の製造方法を示す工程断面図、第
３図（ａ）〜（ｄ）は本第３の発明の一実施例による半
導体装置の製造方法を示す工程断面図である。 １・・・・・・半導体素子、２ ・・・・ポリイミド箔
、２・・・・・・接着層（ポリイミド）、４−−ヘッダ
（又は１ノードフレーム）、５・・・・ボンディング線
、６２９．・滴下したポリイミド溶液、６’、８’ ・
・・・・付着したポリイミド溶液、５／ 、 ８／／・
・・・・・ポリイミド接着層、７・・・・・・容器、８
・・・ポリイミド溶液。 率 ｌ 目 ｔ ＃２ 回 茶３ 図
Claims (5)
- （１） 半導体素子表面に少くとも素子のアクティブ
領域を覆うポリイミド箔が接着層を介して固定されてい
ることを特徴とする半導体装置。 - （２）ポリイミド箔の接着層がボリミイドであることｔ
−特徴とする特許請求の範囲第（１）項記載の半導体装
置。 - （３）半導体素子表面の少くともアクティブ領域上にポ
リイミド溶液を付着せしめる工程と、該付着したポリイ
ミド溶液上に所要形状、大きさのポリイミド箔４を重ね
接触せしめる工程と、熱処理を行いポリイミド溶液を硬
化しポリイミド箔を接着せしめる工程とを含むことを特
徴とする半導体装置の製造方法＠ - （４） 半導体素子のアクティブ領域を覆う形状、大
きさにポリイミド箔を成形する工程と、該ポリイミド箔
をポリイミド溶液に接触させポリイミド箔の片面又は両
面にポリイミド溶液を付着せしめる工程と、該ポリイミ
ド箔を半導体素子面に貼付する工程と、熱処理を行いポ
リイミド溶液を硬化しポリイミド箔を接着せしめる工程
とを含むことを特徴とする半導体装置の製造方法。 - （５）所定厚さのポリイミドテープを準備する工程と、
該ポリイミドテープをポリイミド溶液に順次接触させポ
リイミドテープの片面又は両面にポリイミド溶液を付着
せしめる工程と、低温で熱処理しポリイミド粘着テープ
を形成する工程と、該テープを少くとも半導体素子のア
クティブ領域を覆う大きさに切断する工程と、該切断し
たテープを半導体素子に貼付する工程と・熱処理を行い
ポリイミド接着層を硬化しポリイミド箔を接着せしめる
工程とを含むことｔ−特徴とする半導体装置の製造方法
・
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56147409A JPS5848950A (ja) | 1981-09-18 | 1981-09-18 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56147409A JPS5848950A (ja) | 1981-09-18 | 1981-09-18 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5848950A true JPS5848950A (ja) | 1983-03-23 |
Family
ID=15429640
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56147409A Pending JPS5848950A (ja) | 1981-09-18 | 1981-09-18 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5848950A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5891663A (ja) * | 1981-11-27 | 1983-05-31 | Nec Corp | 半導体装置およびその製造方法 |
| JPS59121956A (ja) * | 1982-12-28 | 1984-07-14 | Tomoegawa Paper Co Ltd | 耐熱性接着シ−ト |
| JPS61180359U (ja) * | 1985-04-30 | 1986-11-11 | ||
| US4661837A (en) * | 1982-05-28 | 1987-04-28 | Fujitsu Limited | Resin-sealed radiation shield for a semiconductor device |
| US4712129A (en) * | 1983-12-12 | 1987-12-08 | Texas Instruments Incorporated | Integrated circuit device with textured bar cover |
| JPH02207391A (ja) * | 1989-02-08 | 1990-08-17 | Sunao Denki Kk | 有料道路における車両の通行管理方法及びその装置、並びにその方法の実施に直接使用する有料道路通行券 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5568659A (en) * | 1978-11-20 | 1980-05-23 | Hitachi Ltd | Semiconductor device and manufacturing method thereof |
| JPS55128845A (en) * | 1979-03-28 | 1980-10-06 | Hitachi Ltd | Semiconductor device |
| JPS5748251A (en) * | 1980-09-04 | 1982-03-19 | Mitsubishi Electric Corp | Semiconductor device |
-
1981
- 1981-09-18 JP JP56147409A patent/JPS5848950A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5568659A (en) * | 1978-11-20 | 1980-05-23 | Hitachi Ltd | Semiconductor device and manufacturing method thereof |
| JPS55128845A (en) * | 1979-03-28 | 1980-10-06 | Hitachi Ltd | Semiconductor device |
| JPS5748251A (en) * | 1980-09-04 | 1982-03-19 | Mitsubishi Electric Corp | Semiconductor device |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5891663A (ja) * | 1981-11-27 | 1983-05-31 | Nec Corp | 半導体装置およびその製造方法 |
| US4661837A (en) * | 1982-05-28 | 1987-04-28 | Fujitsu Limited | Resin-sealed radiation shield for a semiconductor device |
| JPS59121956A (ja) * | 1982-12-28 | 1984-07-14 | Tomoegawa Paper Co Ltd | 耐熱性接着シ−ト |
| US4712129A (en) * | 1983-12-12 | 1987-12-08 | Texas Instruments Incorporated | Integrated circuit device with textured bar cover |
| JPS61180359U (ja) * | 1985-04-30 | 1986-11-11 | ||
| JPH02207391A (ja) * | 1989-02-08 | 1990-08-17 | Sunao Denki Kk | 有料道路における車両の通行管理方法及びその装置、並びにその方法の実施に直接使用する有料道路通行券 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58207657A (ja) | 半導体装置及びその製造方法 | |
| GB2164794A (en) | Method for encapsulating semiconductor components mounted on a carrier tape | |
| JPS5848950A (ja) | 半導体装置およびその製造方法 | |
| US20070080435A1 (en) | Semiconductor packaging process and carrier for semiconductor package | |
| JPS5891663A (ja) | 半導体装置およびその製造方法 | |
| JP3141634B2 (ja) | 半導体装置の製造方法及び樹脂封止用金型 | |
| JPH06275715A (ja) | 半導体ウェハおよび半導体装置の製造方法 | |
| JPH07302808A (ja) | 電子部材のコーティング方法 | |
| JPS60178651A (ja) | 半導体装置 | |
| KR950010111B1 (ko) | 반도체 패키지 제조방법 | |
| JPH01133328A (ja) | 半導体素子の封止方法 | |
| JPS58132955A (ja) | 半導体装置及びその製造方法 | |
| TW567564B (en) | Semiconductor package having a die carrier to prevent delamination and method for fabricating the package | |
| JPS6144436Y2 (ja) | ||
| JP2836166B2 (ja) | チツプキヤリア | |
| JP3309889B2 (ja) | 半導体素子の樹脂封止方法 | |
| JP2606858B2 (ja) | 半導体装置及びその製造方法 | |
| JPH04163950A (ja) | 樹脂封止型半導体装置 | |
| JPS5891662A (ja) | 半導体装置の製造方法 | |
| JPH0521653A (ja) | 樹脂封止型半導体装置 | |
| JPS62108554A (ja) | 混成集積回路装置及びその製造方法 | |
| JP3525965B2 (ja) | リードフレーム及びその製造方法並びにそれを用いた半導体素子パッケージ | |
| JPH11224883A (ja) | 樹脂封止半導体装置の製造方法および樹脂封止半導体装置 | |
| JPH0121627B2 (ja) | ||
| JPH0256958A (ja) | 樹脂封止型半導体装置の製造方法 |