JP3525965B2 - リードフレーム及びその製造方法並びにそれを用いた半導体素子パッケージ - Google Patents
リードフレーム及びその製造方法並びにそれを用いた半導体素子パッケージInfo
- Publication number
- JP3525965B2 JP3525965B2 JP24334295A JP24334295A JP3525965B2 JP 3525965 B2 JP3525965 B2 JP 3525965B2 JP 24334295 A JP24334295 A JP 24334295A JP 24334295 A JP24334295 A JP 24334295A JP 3525965 B2 JP3525965 B2 JP 3525965B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- polyimide resin
- thermoplastic polyimide
- semiconductor element
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、熱可塑性ポリイミ
ド樹脂でコートされたリードフレームの製造方法及びそ
れを用いた半導体素子パッケージに関する。
ド樹脂でコートされたリードフレームの製造方法及びそ
れを用いた半導体素子パッケージに関する。
【０００２】
【従来の技術】従来、ＬＯＣパッケージ用リードフレー
ムに半導体素子を装着する場合、図３に示すように、精
密な金型を用いて適切な形状に打ち抜いたポリイミド製
の両面接着テープ６をリードフレーム１に貼り付け、こ
の両面接着テープにより半導体素子３を接着して取り付
け、然る後、金線４によるワイヤーボンディングを施
し、これら全体を封止樹脂５によって封止してパッケー
ジを完了するようになっている。（米国特許第４,8６
２,2４５号、特開平６−３３４１１０号等）
ムに半導体素子を装着する場合、図３に示すように、精
密な金型を用いて適切な形状に打ち抜いたポリイミド製
の両面接着テープ６をリードフレーム１に貼り付け、こ
の両面接着テープにより半導体素子３を接着して取り付
け、然る後、金線４によるワイヤーボンディングを施
し、これら全体を封止樹脂５によって封止してパッケー
ジを完了するようになっている。（米国特許第４,8６
２,2４５号、特開平６−３３４１１０号等）
【０００３】
【発明が解決しようとする課題】上記ポリイミド製の両
面接着テープ６は、ポリイミド製フィルム６ａの両面に
熱により溶融接着可能な熱可塑性ポリイミド樹脂接着層
６ｂ及び６ｃを設けてなるものであるが、これを半導体
素子３の微細な形状に合わせて正確に打ち抜くには高価
な金型が必要とされる。また、これを打ち抜く時、金型
による剪断力が働くと、熱可塑性ポリイミド樹脂接着層
６ｂ及び６ｃが部分的に伸ばされることにより、打抜き
バリが発生し、この打抜きバリがアセンブリ工程におい
て、ワイヤボンディングを阻害し、導通不良等の欠陥品
を生じる原因となる。更にまた、上記両面接着テープ６
は三層構造のため、その厚さは５５μｍ〜１００μｍと
厚手にならざるを得ず、薄型パッケージへの対応が困難
であるという問題点がある。
面接着テープ６は、ポリイミド製フィルム６ａの両面に
熱により溶融接着可能な熱可塑性ポリイミド樹脂接着層
６ｂ及び６ｃを設けてなるものであるが、これを半導体
素子３の微細な形状に合わせて正確に打ち抜くには高価
な金型が必要とされる。また、これを打ち抜く時、金型
による剪断力が働くと、熱可塑性ポリイミド樹脂接着層
６ｂ及び６ｃが部分的に伸ばされることにより、打抜き
バリが発生し、この打抜きバリがアセンブリ工程におい
て、ワイヤボンディングを阻害し、導通不良等の欠陥品
を生じる原因となる。更にまた、上記両面接着テープ６
は三層構造のため、その厚さは５５μｍ〜１００μｍと
厚手にならざるを得ず、薄型パッケージへの対応が困難
であるという問題点がある。
【０００４】本発明は、上記の問題点を解決するためな
されたものであり、その目的とするところは、両面接着
テープを使用する必要がないため、高価な金型が不要で
あり、打抜きバリによる導通不良を生じることもなく、
薄型パッケージが可能となる熱可塑性ポリイミド樹脂で
コートされたリードフレームを提供することにある。ま
た、本発明は、当該熱可塑性ポリイミド樹脂でコートさ
れたリードフレームの製造方法及びそれを用いた半導体
素子パッケージをも提供することを目的とするものであ
る。
されたものであり、その目的とするところは、両面接着
テープを使用する必要がないため、高価な金型が不要で
あり、打抜きバリによる導通不良を生じることもなく、
薄型パッケージが可能となる熱可塑性ポリイミド樹脂で
コートされたリードフレームを提供することにある。ま
た、本発明は、当該熱可塑性ポリイミド樹脂でコートさ
れたリードフレームの製造方法及びそれを用いた半導体
素子パッケージをも提供することを目的とするものであ
る。
【０００５】
【課題を解決するための手段】上記の目的は、ＬＯＣパ
ッケージ用リードフレームの半導体素子接着部に、熱可
塑性ポリイミド樹脂を２０μｍ以上、４０μｍ以下の厚
みでコートしたことを特徴とする熱可塑性ポリイミド樹
脂でコートされたリードフレームによって達成できる。
当該熱可塑性ポリイミド樹脂でコートされたリードフレ
ームの製造方法は、ＬＯＣパッケージ用リードフレーム
の半導体素子接着部に、熱可塑性ポリイミド樹脂ワニス
を塗布するステップと、塗布された熱可塑性ポリイミド
樹脂ワニスをキュアし、２０μｍ以上、４０μｍ以下の
厚みの熱可塑性ポリイミド樹脂から成るコートを形成す
るステップと、を遂行することを特徴とする。上記熱可
塑性ポリイミド樹脂ワニスを塗布する手段としては、ス
クリーン印刷やメタルマスク印刷を利用する。また、本
発明に係る半導体素子パッケージは、上記熱可塑性ポリ
イミド樹脂でコートされたリードフレームの当該コート
部の熱可塑性ポリイミド樹脂を加熱溶融せしめて当該コ
ート部に半導体素子を接着するステップと、半導体素子
の配線パッドとリードフレームのインナーリードとをワ
イヤーボンディングするステップと、リードフレームの
アウターリード部を残して、リードフレームの主要部及
び半導体素子全体を樹脂で封止するステップと、を順次
遂行することによって得られる。
ッケージ用リードフレームの半導体素子接着部に、熱可
塑性ポリイミド樹脂を２０μｍ以上、４０μｍ以下の厚
みでコートしたことを特徴とする熱可塑性ポリイミド樹
脂でコートされたリードフレームによって達成できる。
当該熱可塑性ポリイミド樹脂でコートされたリードフレ
ームの製造方法は、ＬＯＣパッケージ用リードフレーム
の半導体素子接着部に、熱可塑性ポリイミド樹脂ワニス
を塗布するステップと、塗布された熱可塑性ポリイミド
樹脂ワニスをキュアし、２０μｍ以上、４０μｍ以下の
厚みの熱可塑性ポリイミド樹脂から成るコートを形成す
るステップと、を遂行することを特徴とする。上記熱可
塑性ポリイミド樹脂ワニスを塗布する手段としては、ス
クリーン印刷やメタルマスク印刷を利用する。また、本
発明に係る半導体素子パッケージは、上記熱可塑性ポリ
イミド樹脂でコートされたリードフレームの当該コート
部の熱可塑性ポリイミド樹脂を加熱溶融せしめて当該コ
ート部に半導体素子を接着するステップと、半導体素子
の配線パッドとリードフレームのインナーリードとをワ
イヤーボンディングするステップと、リードフレームの
アウターリード部を残して、リードフレームの主要部及
び半導体素子全体を樹脂で封止するステップと、を順次
遂行することによって得られる。
【０００６】
【発明の実施の形態】以下、図面を参照しつゝ本発明を
具体的に説明する。図１は、本発明に係る熱可塑性ポリ
イミド樹脂でコートされたリードフレームの一実施例を
示す拡大断面図、図２は、これを用いた半導体パッケー
ジの一例を示す拡大断面図である。
具体的に説明する。図１は、本発明に係る熱可塑性ポリ
イミド樹脂でコートされたリードフレームの一実施例を
示す拡大断面図、図２は、これを用いた半導体パッケー
ジの一例を示す拡大断面図である。
【０００７】図１に示す如く、本発明に係る熱可塑性ポ
リイミド樹脂でコートされたリードフレームは、ＬＯＣ
パッケージ用リードフレーム１の半導体素子接着部に、
熱可塑性ポリイミド樹脂２を２０μｍ以上、４０μｍ以
下の厚みでコートしたことを特徴とするものである。
リイミド樹脂でコートされたリードフレームは、ＬＯＣ
パッケージ用リードフレーム１の半導体素子接着部に、
熱可塑性ポリイミド樹脂２を２０μｍ以上、４０μｍ以
下の厚みでコートしたことを特徴とするものである。
【０００８】熱可塑性ポリイミド樹脂２によるコートの
厚みを２０μｍ以上、４０μｍ以下とした理由は、これ
が２０μｍ未満であると、リードフレームのリード部か
ら発生するα線を遮蔽する効果が無く、電気的信頼性が
劣り、また４０μｍを超えると、薄型パッケージを達成
する効果が得られないためである。
厚みを２０μｍ以上、４０μｍ以下とした理由は、これ
が２０μｍ未満であると、リードフレームのリード部か
ら発生するα線を遮蔽する効果が無く、電気的信頼性が
劣り、また４０μｍを超えると、薄型パッケージを達成
する効果が得られないためである。
【０００９】而して、上記熱可塑性ポリイミド樹脂でコ
ートされたリードフレームを製造する場合、ＬＯＣパッ
ケージ用リードフレーム１の半導体素子接着部に、スク
リーン印刷やメタルマスク印刷あるいはディスペンス方
式等の手段により熱可塑性ポリイミド樹脂ワニスを塗布
した後、これをキュアすることにより、高価な金型を必
要とすることなく、比較的容易に且つ安価に製造でき
る。熱可塑性ポリイミド樹脂ワニスの塗布量は、これを
キュアした後のコートの厚さが、２０μｍ以上、４０μ
ｍ以下となるように、試作等を行なって決定される。
ートされたリードフレームを製造する場合、ＬＯＣパッ
ケージ用リードフレーム１の半導体素子接着部に、スク
リーン印刷やメタルマスク印刷あるいはディスペンス方
式等の手段により熱可塑性ポリイミド樹脂ワニスを塗布
した後、これをキュアすることにより、高価な金型を必
要とすることなく、比較的容易に且つ安価に製造でき
る。熱可塑性ポリイミド樹脂ワニスの塗布量は、これを
キュアした後のコートの厚さが、２０μｍ以上、４０μ
ｍ以下となるように、試作等を行なって決定される。
【００１０】上記熱可塑性ポリイミド樹脂でコートされ
たリードフレームを用いて図２に示すような半導体素子
パッケージを行なうには、そのコート部２に半導体素子
３を当接させ、当該コート部の熱可塑性ポリイミド樹脂
を加熱溶融せしめて半導体素子３を接着した後、半導体
素子の配線パッドとリードフレームのインナーリードと
を金線４によりワイヤーボンディングし、然る後、リー
ドフレーム１のアウターリード部を残して、リードフレ
ームの主要部及び半導体素子全体を樹脂５で封止するも
のである。
たリードフレームを用いて図２に示すような半導体素子
パッケージを行なうには、そのコート部２に半導体素子
３を当接させ、当該コート部の熱可塑性ポリイミド樹脂
を加熱溶融せしめて半導体素子３を接着した後、半導体
素子の配線パッドとリードフレームのインナーリードと
を金線４によりワイヤーボンディングし、然る後、リー
ドフレーム１のアウターリード部を残して、リードフレ
ームの主要部及び半導体素子全体を樹脂５で封止するも
のである。
【００１１】
【発明の効果】本発明は上記の如く構成されるから、本
発明によるときは、リードフレームに半導体素子を装着
するために三層構造の厚手の両面接着テープを使用する
必要がないため、薄型パッケージが可能となり、また、
両面接着テープを正確に打ち抜くための高価な金型が不
要であり、打抜きバリによる導通不良を生じることもな
い熱可塑性ポリイミド樹脂でコートされたリードフレー
ムを提供し得るものである。
発明によるときは、リードフレームに半導体素子を装着
するために三層構造の厚手の両面接着テープを使用する
必要がないため、薄型パッケージが可能となり、また、
両面接着テープを正確に打ち抜くための高価な金型が不
要であり、打抜きバリによる導通不良を生じることもな
い熱可塑性ポリイミド樹脂でコートされたリードフレー
ムを提供し得るものである。
【図１】本発明に係る熱可塑性ポリイミド樹脂でコート
されたリードフレームの一実施例を示す拡大断面図であ
る。
されたリードフレームの一実施例を示す拡大断面図であ
る。
【図２】これを用いた半導体パッケージの一例を示す拡
大断面図である。
大断面図である。
【図３】従来のリードフレームを用いた半導体パッケー
ジの一例を示す拡大断面図である。
ジの一例を示す拡大断面図である。
1 リードフレーム
2 熱可塑性ポリイミド樹脂
3 半導体素子
4 金線
5 封止樹脂
6 両面接着テープ
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平６−252194（ＪＰ，Ａ)
特開 平６−291152（ＪＰ，Ａ)
特開 平７−86448（ＪＰ，Ａ)
特開 平７−130772（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 23/50
Claims (3)
- 【請求項１】 ＬＯＣパッケージ用リードフレームの半
導体素子接着部に、熱可塑性ポリイミド樹脂ワニスをス
クリーン印刷により塗布するステップと、 塗布された熱可塑性ポリイミド樹脂ワニスをキュアし、
２０μｍ以上、４０μｍ以下の厚みの熱可塑性ポリイミ
ド樹脂から成るコートを形成するステップと、 を遂行することを特徴とするリードフレームの製造方
法。 - 【請求項２】 ＬＯＣパッケージ用リードフレームの半
導体素子接着部に、熱可塑性ポリイミド樹脂ワニスをメ
タルマスク印刷により塗布するステップと、 塗布された熱可塑性ポリイミド樹脂ワニスをキュアし、
２０μｍ以上、４０μｍ以下の厚みの熱可塑性ポリイミ
ド樹脂から成るコートを形成するステップと、 を遂行することを特徴とするリードフレームの製造方
法。 - 【請求項３】請求項１又は２記載の製造方法より得られ
た リードフレームの当該コート部の熱可塑性ポリイミド
樹脂を加熱溶融せしめて当該コート部に半導体素子を接
着するステップと、 半導体素子の配線パッドとリードフレームのインナーリ
ードとをワイヤーボンディングするステップと、 リードフレームのアウターリード部を残して、リードフ
レームの主要部及び半導体素子全体を樹脂で封止するス
テップと、 を順次遂行することにより得られる半導体素子パッケー
ジ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24334295A JP3525965B2 (ja) | 1995-09-21 | 1995-09-21 | リードフレーム及びその製造方法並びにそれを用いた半導体素子パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24334295A JP3525965B2 (ja) | 1995-09-21 | 1995-09-21 | リードフレーム及びその製造方法並びにそれを用いた半導体素子パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0992770A JPH0992770A (ja) | 1997-04-04 |
| JP3525965B2 true JP3525965B2 (ja) | 2004-05-10 |
Family
ID=17102405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24334295A Expired - Fee Related JP3525965B2 (ja) | 1995-09-21 | 1995-09-21 | リードフレーム及びその製造方法並びにそれを用いた半導体素子パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3525965B2 (ja) |
-
1995
- 1995-09-21 JP JP24334295A patent/JP3525965B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0992770A (ja) | 1997-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5945733A (en) | Structure for attaching a semiconductor wafer section to a support | |
| US6043108A (en) | Lead frame with lead-securing tape bonded to the inner lead sections of plural leads and a method of manufacturing the same | |
| JP3525965B2 (ja) | リードフレーム及びその製造方法並びにそれを用いた半導体素子パッケージ | |
| US5661900A (en) | Method of fabricating an ultrasonically welded plastic support ring | |
| JP2954118B2 (ja) | 半導体装置及びその製造方法 | |
| JP2634249B2 (ja) | 半導体集積回路モジュール | |
| JPH0621134A (ja) | 半導体装置およびその製造方法 | |
| JP2822989B2 (ja) | リードフレーム及びその製造方法並びに樹脂封止型半導体装置 | |
| JPH11289040A (ja) | リードフレーム及びこれを用いた半導体装置 | |
| JP2978862B2 (ja) | Ｌｏｃ型半導体装置およびその製造方法 | |
| JPH0992779A (ja) | マルチチップｌｏｃパッケージ用リードフレーム及びそれを用いた半導体素子パッケージ | |
| JP2635722B2 (ja) | リードフレームおよびその製造方法 | |
| JP2752950B2 (ja) | 半導体装置およびその製造方法 | |
| JP3087553B2 (ja) | 多層リードフレームの製造方法 | |
| JP3380058B2 (ja) | バンプ転写用フレーム | |
| JP2596387B2 (ja) | 樹脂封止型半導体装置 | |
| JP2000077433A (ja) | 半導体装置およびその製造方法 | |
| JP3277830B2 (ja) | 電子部品の組立て方法 | |
| JPH05109833A (ja) | フイルムキヤリア | |
| JPH06132462A (ja) | リードフレームおよびその製造方法 | |
| JPH06224365A (ja) | 半導体パッケージ用リードフレームおよびその製造方法 | |
| JPH07263487A (ja) | 半導体装置の製造方法 | |
| JPH0621111A (ja) | 半導体装置及びその製造方法 | |
| JPS62124761A (ja) | ポンデイング用アルミニウム線 | |
| JPH02105445A (ja) | 樹脂封止型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031202 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040210 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040210 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110227 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130227 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130227 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140227 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |