JPH0992779A - マルチチップｌｏｃパッケージ用リードフレーム及びそれを用いた半導体素子パッケージ - Google Patents
マルチチップｌｏｃパッケージ用リードフレーム及びそれを用いた半導体素子パッケージInfo
- Publication number
- JPH0992779A JPH0992779A JP24748495A JP24748495A JPH0992779A JP H0992779 A JPH0992779 A JP H0992779A JP 24748495 A JP24748495 A JP 24748495A JP 24748495 A JP24748495 A JP 24748495A JP H0992779 A JPH0992779 A JP H0992779A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- package
- semiconductor element
- chip
- polyimide resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 両面接着テープを打ち抜くための高価な金型
が不要で、半導体素子の複雑な形状にも対応可能なマル
チチップＬＯＣパッケージ用リードフレームを提供す
る。 【解決手段】 少なくとも２個以上の半導体素子を装着
し得るＬＯＣパッケージ用リードフレーム（１）の半導
体素子搭載部（１ａ）にのみ、熱可塑性ポリイミド樹脂
（２）をコートしたことを特徴とする。 【効果】 両面接着テープを正確に打ち抜くための高価
な金型が不要で、複雑な形状にも対応でき、厚手の両面
接着テープを使用する必要がないため、薄型パッケージ
が可能となり、また、打抜きバリによる導通不良を生じ
ることもない。
が不要で、半導体素子の複雑な形状にも対応可能なマル
チチップＬＯＣパッケージ用リードフレームを提供す
る。 【解決手段】 少なくとも２個以上の半導体素子を装着
し得るＬＯＣパッケージ用リードフレーム（１）の半導
体素子搭載部（１ａ）にのみ、熱可塑性ポリイミド樹脂
（２）をコートしたことを特徴とする。 【効果】 両面接着テープを正確に打ち抜くための高価
な金型が不要で、複雑な形状にも対応でき、厚手の両面
接着テープを使用する必要がないため、薄型パッケージ
が可能となり、また、打抜きバリによる導通不良を生じ
ることもない。
Description
【０００１】
【発明の属する技術分野】本発明は、少なくとも２個以
上の半導体素子を装着し得るマルチチップＬＯＣパッケ
ージ用リードフレームと、その製造方法及びそれを用い
た半導体素子パッケージに関する。
上の半導体素子を装着し得るマルチチップＬＯＣパッケ
ージ用リードフレームと、その製造方法及びそれを用い
た半導体素子パッケージに関する。
【０００２】
【従来の技術】従来、ＬＯＣパッケージ用リードフレー
ムに半導体素子を装着する場合、ポリイミド樹脂製の両
面テープを使用していた。即ち、図４に示すように、先
ず、ポリイミド樹脂フィルムの両面にポリイミド樹脂ワ
ニスを塗布し、これをキュアして両面接着テープ６を製
造する。この両面接着テープ６を精密な金型を用いて所
望の形状に打ち抜き、テープ片６ａを作製する。この打
抜きテープ片６ａをリードフレーム１の半導体素子（チ
ップ）搭載部にセットし、３００℃以上の高温下でテー
プ片のポリイミド樹脂を溶融させ、リードフレームに接
着するという方式をとっていた。ＩＣメーカーでは、こ
のようなＬＯＣパッケージ用リードフレームを購入し、
その両面接着テープ片６ａを利用して半導体素子３をリ
ードフレームに取り付け、然る後、金線によるワイヤー
ボンディングを施し、半導体素子装着部分全体を樹脂に
よって封止してパッケージを完了するものであった。以
上の技術は、ひとつのパッケージ内に複数個の半導体素
子を有するマルチチップＬＯＣパッケージでも同様であ
る。
ムに半導体素子を装着する場合、ポリイミド樹脂製の両
面テープを使用していた。即ち、図４に示すように、先
ず、ポリイミド樹脂フィルムの両面にポリイミド樹脂ワ
ニスを塗布し、これをキュアして両面接着テープ６を製
造する。この両面接着テープ６を精密な金型を用いて所
望の形状に打ち抜き、テープ片６ａを作製する。この打
抜きテープ片６ａをリードフレーム１の半導体素子（チ
ップ）搭載部にセットし、３００℃以上の高温下でテー
プ片のポリイミド樹脂を溶融させ、リードフレームに接
着するという方式をとっていた。ＩＣメーカーでは、こ
のようなＬＯＣパッケージ用リードフレームを購入し、
その両面接着テープ片６ａを利用して半導体素子３をリ
ードフレームに取り付け、然る後、金線によるワイヤー
ボンディングを施し、半導体素子装着部分全体を樹脂に
よって封止してパッケージを完了するものであった。以
上の技術は、ひとつのパッケージ内に複数個の半導体素
子を有するマルチチップＬＯＣパッケージでも同様であ
る。
【０００３】
【発明が解決しようとする課題】上記ポリイミド製の両
面接着テープを、リードフレームに搭載されるべき半導
体素子の微細な形状に合わせて正確に打ち抜くには高価
な金型が必要とされる。また、金型による打抜きでは、
装着される半導体素子の複雑な形状に対応できない場合
が多い。特に、複数の半導体素子を有する場合は、金型
は更に複雑となる。更にまた、両面接着テープを打ち抜
く時、金型による剪断力が働くと、テープ両面の接着層
が部分的に伸ばされることにより、打抜きバリが発生
し、この打抜きバリがアセンブリ工程において、ワイヤ
ボンディングを阻害し、導通不良等の欠陥品を生じる原
因となっていた。また、上記両面接着テープは三層構造
のため厚手にならざるを得ず、薄型パッケージへの対応
が困難であるという問題点がある。
面接着テープを、リードフレームに搭載されるべき半導
体素子の微細な形状に合わせて正確に打ち抜くには高価
な金型が必要とされる。また、金型による打抜きでは、
装着される半導体素子の複雑な形状に対応できない場合
が多い。特に、複数の半導体素子を有する場合は、金型
は更に複雑となる。更にまた、両面接着テープを打ち抜
く時、金型による剪断力が働くと、テープ両面の接着層
が部分的に伸ばされることにより、打抜きバリが発生
し、この打抜きバリがアセンブリ工程において、ワイヤ
ボンディングを阻害し、導通不良等の欠陥品を生じる原
因となっていた。また、上記両面接着テープは三層構造
のため厚手にならざるを得ず、薄型パッケージへの対応
が困難であるという問題点がある。
【０００４】本発明は、上記の問題点を解決するためな
されたものであり、その目的とするところは、両面接着
テープを使用する必要がないため、高価な金型が不要
で、半導体素子の複雑な形状にも対応でき、打抜きバリ
による導通不良を生じることもなく、薄型パッケージが
可能となるマルチチップＬＯＣパッケージ用リードフレ
ームを提供することにある。また、本発明は、当該マル
チチップＬＯＣパッケージ用リードフレームの製造方法
及びそれを用いた半導体素子パッケージをも提供するこ
とを目的とするものである。
されたものであり、その目的とするところは、両面接着
テープを使用する必要がないため、高価な金型が不要
で、半導体素子の複雑な形状にも対応でき、打抜きバリ
による導通不良を生じることもなく、薄型パッケージが
可能となるマルチチップＬＯＣパッケージ用リードフレ
ームを提供することにある。また、本発明は、当該マル
チチップＬＯＣパッケージ用リードフレームの製造方法
及びそれを用いた半導体素子パッケージをも提供するこ
とを目的とするものである。
【０００５】
【課題を解決するための手段】上記の目的は、少なくと
も２個以上の半導体素子を装着し得るＬＯＣパッケージ
用リードフレームの半導体素子搭載部にのみ、熱可塑性
ポリイミド樹脂をコートしたことを特徴とするマルチチ
ップＬＯＣパッケージ用リードフレームによって達成で
きる。
も２個以上の半導体素子を装着し得るＬＯＣパッケージ
用リードフレームの半導体素子搭載部にのみ、熱可塑性
ポリイミド樹脂をコートしたことを特徴とするマルチチ
ップＬＯＣパッケージ用リードフレームによって達成で
きる。
【０００６】当該マルチチップＬＯＣパッケージ用リー
ドフレームの製造方法は、少なくとも２個以上の半導体
素子を装着し得るＬＯＣパッケージ用リードフレームの
半導体素子搭載部にのみ、熱可塑性ポリイミド樹脂ワニ
スを塗布するステップと、塗布された熱可塑性ポリイミ
ド樹脂ワニスをキュアするステップと、を遂行すること
を特徴とする。上記熱可塑性ポリイミド樹脂ワニスを塗
布する手段としては、スクリーン印刷、メタルマスク印
刷又はディスペンス方式等を好適に利用し得る。
ドフレームの製造方法は、少なくとも２個以上の半導体
素子を装着し得るＬＯＣパッケージ用リードフレームの
半導体素子搭載部にのみ、熱可塑性ポリイミド樹脂ワニ
スを塗布するステップと、塗布された熱可塑性ポリイミ
ド樹脂ワニスをキュアするステップと、を遂行すること
を特徴とする。上記熱可塑性ポリイミド樹脂ワニスを塗
布する手段としては、スクリーン印刷、メタルマスク印
刷又はディスペンス方式等を好適に利用し得る。
【０００７】また、本発明に係る半導体素子パッケージ
は、上記マルチチップＬＯＣパッケージ用リードフレー
ムの熱可塑性ポリイミド樹脂を加熱溶融せしめて半導体
素子を接着するステップと、各半導体素子の配線パッド
とリードフレームのインナーリードとをワイヤーボンデ
ィングするステップと、リードフレームのアウターリー
ド部を残して、リードフレームの主要部及び各半導体素
子全体を樹脂で封止するステップと、を順次遂行するこ
とにより得られる。
は、上記マルチチップＬＯＣパッケージ用リードフレー
ムの熱可塑性ポリイミド樹脂を加熱溶融せしめて半導体
素子を接着するステップと、各半導体素子の配線パッド
とリードフレームのインナーリードとをワイヤーボンデ
ィングするステップと、リードフレームのアウターリー
ド部を残して、リードフレームの主要部及び各半導体素
子全体を樹脂で封止するステップと、を順次遂行するこ
とにより得られる。
【０００８】
【発明の実施の形態】以下、図面を参照しつゝ本発明を
具体的に説明する。図１は、本発明に係るマルチチップ
ＬＯＣパッケージ用リードフレームの一実施例を示す拡
大平面図、図２は、本発明に係るマルチチップＬＯＣパ
ッケージ用リードフレームの製造工程を示す説明図、図
３は、本発明に係るマルチチップＬＯＣパッケージを上
から見た拡大図である。
具体的に説明する。図１は、本発明に係るマルチチップ
ＬＯＣパッケージ用リードフレームの一実施例を示す拡
大平面図、図２は、本発明に係るマルチチップＬＯＣパ
ッケージ用リードフレームの製造工程を示す説明図、図
３は、本発明に係るマルチチップＬＯＣパッケージを上
から見た拡大図である。
【０００９】図１に示す如く、本発明に係るマルチチッ
プＬＯＣパッケージ用リードフレームは、少なくとも２
個以上の半導体素子を装着し得るＬＯＣパッケージ用リ
ードフレーム１の半導体素子装着部１ａにのみ、熱可塑
性ポリイミド樹脂２をコートしたことを特徴とするもの
である。
プＬＯＣパッケージ用リードフレームは、少なくとも２
個以上の半導体素子を装着し得るＬＯＣパッケージ用リ
ードフレーム１の半導体素子装着部１ａにのみ、熱可塑
性ポリイミド樹脂２をコートしたことを特徴とするもの
である。
【００１０】而して、上記マルチチップＬＯＣパッケー
ジ用リードフレームを製造する場合、ＬＯＣパッケージ
用リードフレーム１の半導体素子搭載部１ａに、スクリ
ーン印刷やメタルマスク印刷等の手段により熱可塑性ポ
リイミド樹脂ワニスを塗布した後、これをキュアするこ
とにより、熱可塑性ポリイミド樹脂２によるコートが形
成され、高価な金型を必要とすることなく、比較的容易
に且つ安価に製造できる。
ジ用リードフレームを製造する場合、ＬＯＣパッケージ
用リードフレーム１の半導体素子搭載部１ａに、スクリ
ーン印刷やメタルマスク印刷等の手段により熱可塑性ポ
リイミド樹脂ワニスを塗布した後、これをキュアするこ
とにより、熱可塑性ポリイミド樹脂２によるコートが形
成され、高価な金型を必要とすることなく、比較的容易
に且つ安価に製造できる。
【００１１】上記マルチチップＬＯＣパッケージ用リー
ドフレーム１を用いて図３に示すような半導体素子パッ
ケージを行なうには、そのコート部２に半導体素子３を
当接させ、当該コート部の熱可塑性ポリイミド樹脂を加
熱溶融せしめて半導体素子３を接着した後、半導体素子
の配線パッドとリードフレームのインナーリードとを金
線４によりワイヤーボンディングし、然る後、リードフ
レーム１のアウターリード部１ｂを残して、半導体素子
搭載部全体を樹脂５で封止するものである。
ドフレーム１を用いて図３に示すような半導体素子パッ
ケージを行なうには、そのコート部２に半導体素子３を
当接させ、当該コート部の熱可塑性ポリイミド樹脂を加
熱溶融せしめて半導体素子３を接着した後、半導体素子
の配線パッドとリードフレームのインナーリードとを金
線４によりワイヤーボンディングし、然る後、リードフ
レーム１のアウターリード部１ｂを残して、半導体素子
搭載部全体を樹脂５で封止するものである。
【００１２】
【発明の効果】本発明は上記の如く構成されるから、本
発明によるときは、リードフレームに半導体素子を装着
するために両面接着テープを使用する必要がないため、
高価な金型が不要で、半導体素子の複雑な形状にも対応
でき、打抜きバリによる導通不良を生じることもなく、
薄型パッケージが可能となるマルチチップＬＯＣパッケ
ージ用リードフレームを提供し得るものである。
発明によるときは、リードフレームに半導体素子を装着
するために両面接着テープを使用する必要がないため、
高価な金型が不要で、半導体素子の複雑な形状にも対応
でき、打抜きバリによる導通不良を生じることもなく、
薄型パッケージが可能となるマルチチップＬＯＣパッケ
ージ用リードフレームを提供し得るものである。
【００１３】なお、本発明は叙上の実施例に限定される
ものでなく、本発明の目的の範囲内において上記の説明
から当業者が容易に想到し得るすべての変更実施例を包
摂するものである。
ものでなく、本発明の目的の範囲内において上記の説明
から当業者が容易に想到し得るすべての変更実施例を包
摂するものである。
【図１】本発明に係るマルチチップＬＯＣパッケージ用
リードフレームの一実施例を示す拡大平面図である。
リードフレームの一実施例を示す拡大平面図である。
【図２】本発明に係るマルチチップＬＯＣパッケージ用
リードフレームの製造工程を示す説明図である。
リードフレームの製造工程を示す説明図である。
【図３】本発明に係るマルチチップＬＯＣパッケージを
上から見た拡大図である。
上から見た拡大図である。
【図４】従来のＬＯＣパッケージ用リードフレームを用
いた半導体パッケージの製造工程の一例を示す説明図で
ある。
いた半導体パッケージの製造工程の一例を示す説明図で
ある。
1 リードフレーム 1a 半導体素子搭載部 1b アウターリード 2 熱可塑性ポリイミド樹脂 3 半導体素子 4 金線 5 封止樹脂 6 両面接着テープ 6a テープ片
Claims (4)
- 【請求項１】少なくとも２個以上の半導体素子を装着し
得るＬＯＣパッケージ用リードフレーム（１）の半導体
素子搭載部（１ａ）にのみ、熱可塑性ポリイミド樹脂
（２）をコートしたことを特徴とするマルチチップＬＯ
Ｃパッケージ用リードフレーム。 - 【請求項２】少なくとも２個以上の半導体素子を装着し
得るＬＯＣパッケージ用リードフレーム（１）の半導体
素子搭載部（１ａ）にのみ、熱可塑性ポリイミド樹脂ワ
ニスを塗布するステップと、 塗布された熱可塑性ポリイミド樹脂ワニスをキュアする
ステップと、 を遂行することを特徴とするマルチチップＬＯＣパッケ
ージ用リードフレームの製造方法。 - 【請求項３】上記熱可塑性ポリイミド樹脂ワニスを塗布
する手段がスクリーン印刷、メタルマスク印刷又はディ
スペンス方式である請求項２に記載のマルチチップＬＯ
Ｃパッケージ用リードフレームの製造方法。 - 【請求項４】請求項１に記載のマルチチップＬＯＣパッ
ケージ用リードフレームの熱可塑性ポリイミド樹脂を加
熱溶融せしめて半導体素子を接着するステップと、 各半導体素子の配線パッドとリードフレームのインナー
リードとをワイヤーボンディングするステップと、 リードフレームのアウターリード部を残して、リードフ
レームの主要部及び各半導体素子全体を樹脂で封止する
ステップと、 を順次遂行することにより得られる半導体素子パッケー
ジ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24748495A JPH0992779A (ja) | 1995-09-26 | 1995-09-26 | マルチチップｌｏｃパッケージ用リードフレーム及びそれを用いた半導体素子パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24748495A JPH0992779A (ja) | 1995-09-26 | 1995-09-26 | マルチチップｌｏｃパッケージ用リードフレーム及びそれを用いた半導体素子パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0992779A true JPH0992779A (ja) | 1997-04-04 |
Family
ID=17164155
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24748495A Pending JPH0992779A (ja) | 1995-09-26 | 1995-09-26 | マルチチップｌｏｃパッケージ用リードフレーム及びそれを用いた半導体素子パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0992779A (ja) |
-
1995
- 1995-09-26 JP JP24748495A patent/JPH0992779A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5696033A (en) | Method for packaging a semiconductor die | |
| JPH11260856A (ja) | 半導体装置及びその製造方法並びに半導体装置の実装構造 | |
| JPH09252014A (ja) | 半導体素子の製造方法 | |
| JPH1167808A (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH1050918A (ja) | リードフレームに液状の接着剤を塗布して形成された不連続的な接着層を有するリードオンチップ半導体パッケージ及びその製造方法 | |
| JPH0992779A (ja) | マルチチップｌｏｃパッケージ用リードフレーム及びそれを用いた半導体素子パッケージ | |
| US5984699A (en) | Method of fabricating a semiconductor device | |
| JPH08236578A (ja) | 半導体素子のフリップチップ実装方法およびこの実装方 法に用いられる接着剤 | |
| JPH0621134A (ja) | 半導体装置およびその製造方法 | |
| JP2954118B2 (ja) | 半導体装置及びその製造方法 | |
| JP2634249B2 (ja) | 半導体集積回路モジュール | |
| JP2859220B2 (ja) | リードフレームおよびそれを用いた半導体装置の製造方法 | |
| JP3525965B2 (ja) | リードフレーム及びその製造方法並びにそれを用いた半導体素子パッケージ | |
| JP4485210B2 (ja) | 半導体デバイス、電子機器、半導体デバイスの製造方法及び電子機器の製造方法 | |
| JP2822989B2 (ja) | リードフレーム及びその製造方法並びに樹脂封止型半導体装置 | |
| JP2000077433A (ja) | 半導体装置およびその製造方法 | |
| JPH02246248A (ja) | 集積回路パッケージの製造方法及び装置 | |
| KR950008237B1 (ko) | 반도체 패키지 제조방법 | |
| JPH01241852A (ja) | リードフレーム | |
| JPS61285730A (ja) | 半導体装置の製造方法及びこれに用いる樹脂封止部材 | |
| JPH01231333A (ja) | 半導体装置の製造方法 | |
| JPH0621111A (ja) | 半導体装置及びその製造方法 | |
| JPH06318609A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JPS6285436A (ja) | 半導体チツプの基板取付方法 | |
| KR200147421Y1 (ko) | 리드 온 칩 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040330 |