JPH06132462A - リードフレームおよびその製造方法 - Google Patents

リードフレームおよびその製造方法

Info

Publication number
JPH06132462A
JPH06132462A JP27732592A JP27732592A JPH06132462A JP H06132462 A JPH06132462 A JP H06132462A JP 27732592 A JP27732592 A JP 27732592A JP 27732592 A JP27732592 A JP 27732592A JP H06132462 A JPH06132462 A JP H06132462A
Authority
JP
Japan
Prior art keywords
lead frame
lead
semiconductor element
element mounting
tip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27732592A
Other languages
English (en)
Inventor
Atsuo Nouzumi
厚生 能隅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tec Inc
Original Assignee
Mitsui High Tec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tec Inc filed Critical Mitsui High Tec Inc
Priority to JP27732592A priority Critical patent/JPH06132462A/ja
Publication of JPH06132462A publication Critical patent/JPH06132462A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 本発明は、安価にかつ信頼性の高いリードフ
レームを提供することを目的とする。 【構成】 本発明のリードフレームでは、放射状に形成
された複数のインナーリードおよびこれから延在するア
ウターリード3を備えたリードフレーム本体部と、前記
リードフレーム本体部のインナーリード3先端部に、絶
縁性粒子4sを含有した接着剤層4を介して接合せしめ
られた半導体素子搭載部2とを具備したことを特徴とす
る。また本発明の方法では、放射状に形成された複数の
インナーリードおよびこれから延在するアウターリード
を備えたリードフレーム本体部を形成するとともに半導
体素子搭載部を用意し、前記半導体素子搭載部の周縁部
に、粒径20〜50μmの絶縁性粒子を含有した接着剤
層を塗布し、前記接着剤を介して前記半導体素子搭載部
の周縁部に前記リードフレーム本体部のインナーリード
先端部を接合するようにしている。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、リードフレームおよび
その製造方法に係り、特に半導体集積回路チップを実装
するリードフレーム構体に関する。
【0002】
【従来の技術】半導体装置の小形化および高集積化に伴
い、リードフレームのインナーリード先端が細くなり、
変形を生じ易くなってきている。このようなインナーリ
ードの変形は、リードの短絡やボンディング不良を生じ
易く、リードフレームの歩留まり低下や、半導体装置の
信頼性低下の原因の1つになっている。
【0003】ところで、ピン数の増大に伴い、インナー
リードのリード間ピッチが小さくなり、製作技術も難し
くなるのみならず、インナーリード先端の変形が生じ易
くまたインナーリード先端と半導体チップとの距離も長
くなるため、ボンディングワイヤがモールド時に変形し
短絡したりするという問題もある。
【0004】また、パワー素子においては温度上昇を伴
うため、放熱性能が素子特性に大きな影響を与えること
になる。
【0005】そこで、高密度化に際しても、信頼性の高
い半導体装置を提供することを企図し、チップ搭載部
を、リードフレーム本体とは別に放熱性の良好な材料で
構成し、インナーリードの先端に該チップ搭載部を接合
する方法が提案されている。
【0006】この方法ではリードフレーム本体とチップ
搭載部が、それぞれ加工性と放熱性を企図して別の材料
で形成でき、またインナーリード先端部がチップ搭載部
で支持されるため変形を防止することができるという効
果を奏効する。
【0007】しかしながらこのようなリードフレームで
は、図4に示すように、放熱板7とリードフレーム本体
部との接合にはポリイミドテープ14が用いられてお
り、このポリイミドテープを薄くするには限界があり、
この厚みがインナーリードと放熱板との間でクッション
となり、インナーリード先端へのワイヤボンディング性
が低下するという問題があった。また、ここで用いられ
るポリイミドテープは高価であり、このこともコストの
低減を阻む問題となっていた。
【0008】
【発明が解決しようとする課題】このように従来のリー
ドフレームでは、放熱板とリードフレーム本体部との接
続がポリイミドテープによってなされているため、薄く
するには限界があり、この厚みによるクッション性が、
インナーリード先端へのワイヤボンディング性を低下さ
せる原因となるという問題があった。またポリイミドテ
ープの使用は、製品価格の高騰を招いていた。
【0009】本発明は前記実情に鑑みてなされたもの
で、安価にかつ信頼性の高いリードフレームを提供する
ことを目的とする。
【0010】
【課題を解決するための手段】そこで本発明のリードフ
レームでは、放射状に形成された複数のインナーリード
およびこれから延在するアウターリードを備えたリード
フレーム本体部と、前記リードフレーム本体部のインナ
ーリード先端部に、絶縁性粒子を含有した接着剤層を介
して接合せしめられた半導体素子搭載部とを具備したこ
とを特徴とする。
【0011】また本発明の方法では、放射状に形成され
た複数のインナーリードおよびこれから延在するアウタ
ーリードを備えたリードフレーム本体部を形成するとと
もに半導体素子搭載部を用意し、前記半導体素子搭載部
の周縁部に、粒径20〜50μmの絶縁性粒子を含有し
た接着剤層を塗布し、前記接着剤を介して前記半導体素
子搭載部の周縁部に前記リードフレーム本体部のインナ
ーリード先端部を接合するようにしている。
【0012】
【作用】上記構造によれば、リードフレーム本体と放熱
板との接着部材を極めて薄くすることができる。すなわ
ち、リードフレーム本体と放熱板との接続媒体を極限ま
で薄くしても、絶縁性粒子がスペーサの役割を果たし、
リードフレーム本体と放熱板との間隔を常に維持し、絶
縁を確保することができるように構成されている。 ま
た、本発明の方法によれば、粒径20〜50μmの絶縁
性粒子を含有した接着剤層を塗布しているため、極めて
確実にリードフレーム本体と放熱板との間隔を維持する
ことができる。
【0013】
【実施例】以下、本発明の実施例について、図面を参照
しつつ、詳細に説明する。
【0014】図1は、本発明実施例のリードフレームを
示す平面図、図2は同リードフレームの断面図、図3は
本発明実施例のリードフレームを用いた半導体装置を示
す図である。
【0015】このリードフレームは、半導体素子搭載部
分2から所定の間隔を隔てた位置から放射状に延びる複
数のインナーリード1と、各インナーリードに延設して
一体的に形成されたアウターリード3とを有するリード
フレーム本体部R1と、このインナーリード1の先端
に、絶縁性粒子4sを含む接着剤層4を介して貼着され
た放熱板7とを具備したことを特徴とする。
【0016】そしてこのリードフレームは、半導体素子
搭載部分2にむけて伸長するインナーリード1の先端と
半導体チップ5との間がボンディングワイヤ6を介して
接続される。
【0017】そしてこのリードフレームを用いて形成さ
れる半導体装置は、図3に示すように、図1に示したリ
ードフレームの放熱板7の表面に半導体チップ5を固着
すると共に、ボンディングワイヤ6によって半導体チッ
プ5とインナーリード1とを接合してなり、外側は封止
樹脂9によって封止されている。
【0018】次に、この半導体装置の製造方法について
説明する。
【0019】まず、スタンピング法により、銅合金から
なる帯状材料を加工することにより、インナーリード
1、アウターリード3、タイバー8を有するリードフレ
ーム本体部を形成する。
【0020】そして放熱板7の周縁部に粒径20μmの
酸化シリコン粒子を含有した熱可塑性樹脂4を厚さ25
μm程度塗布し、この上にリードフレーム本体部のイン
ナーリード1先端部を固着し、図1に示したようなリー
ドフレームが得られる。
【0021】そしてさらに半導体チップ5を放熱板7上
に固着し、ワイヤボンディング法により、リードフレー
ム本体部のインナーリード1および半導体チップ5のボ
ンディングパッドにワイヤ6を介して接続する。
【0022】そしてこの後、モ−ルド工程、枠体の切除
工程、アウターリードを所望の形状に折りまげる成型工
程を経て、図3に示したような半導体装置が完成する。
【0023】このリードフレームは、リードフレーム本
体と放熱板7との接続媒体である接着剤を極限まで薄く
しても、絶縁性粒子4sがスペーサの役割を果たし、リ
ードフレーム本体と放熱板との間隔を常に維持し、絶縁
を確保することができる。
【0024】また、接着剤層が極めて薄く形成されてい
るため、インナーリード先端の位置精度をより高く維持
することができ、ボンディング性が向上する。
【0025】また、打ち抜きによって形成されるリード
フレーム本体部のインナーリードは通常のリードフレー
ムよりも短く形成されるため変形はより少なくてすみ、
またリ―ドフレ―ムへのチップの実装に際してチップの
ボンディングパッドとインナ―リ―ドの先端とのワイヤ
ボンディング工程における熱履歴によってもモ−ルド工
程における熱履歴によっても、インナーリード先端部は
ポリイミドフィルム上の正しい位置に固定されているた
め、接続不良を生じたりすることなく信頼性の高い半導
体装置を得ることが可能となる。
【0026】さらにまた、このようにして形成された半
導体装置は実装工程中のみならず、完成後においても、
放熱板7の存在により放熱性が極めて良好である上、イ
ンナーリード先端部は放熱板上の正しい位置に固定され
ているため、極めて信頼性の高いものとなる。
【0027】なお前記実施例では、絶縁性接着剤とし
て、酸化シリコン粒子を含有した熱可塑性接着剤を用い
たが、これに限定されることなく、絶縁性粒子としては
ポリイミド粉末、セラミック粉末など粒径20〜50μ
mの粉末を含有した熱硬化性樹脂、熱可塑性樹脂などを
用いるようにしてもよい。
【0028】
【発明の効果】以上説明したように本発明によれば、低
コストで信頼性の高い半導体装置を提供することが可能
となる。
【図面の簡単な説明】
【図1】本発明実施例のリードフレームのリードフレー
ムを示す図
【図2】同リードフレームの製造工程図
【図3】本発明のリードフレームを用いて形成した半導
体装置を示す図
【図4】従来例のリードフレームを示す図
【符号の説明】
1 インナ―リ―ド 2 半導体素子搭載部分 3 アウタ−リ−ド 4 絶縁性接着剤 5 半導体チップ 6 ボンディングワイヤ 7 放熱板 8 タイバー 9 封止樹脂

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 放射状に形成された複数のインナーリー
    ドおよびこれから延在するアウターリードを備えたリー
    ドフレーム本体部と前記リードフレーム本体部のインナ
    ーリード先端部に、絶縁性粒子を含有した接着剤層を介
    して接合せしめられた半導体素子搭載部とを具備したこ
    とを特徴とするリードフレーム。
  2. 【請求項2】 放射状に形成された複数のインナーリー
    ドおよびこれから延在するアウターリードを備えたリー
    ドフレーム本体部を形成するリードフレーム本体形成工
    程と半導体素子搭載部を用意する工程と前記半導体素子
    搭載部の周縁部に、粒径20〜50μmの絶縁性粒子を
    含有した接着剤層を塗布する工程と前記接着剤を介して
    前記半導体素子搭載部の周縁部に前記リードフレーム本
    体部のインナーリード先端部を接合する工程とを含むこ
    とを特徴とするリードフレームの製造方法。
JP27732592A 1992-10-15 1992-10-15 リードフレームおよびその製造方法 Pending JPH06132462A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27732592A JPH06132462A (ja) 1992-10-15 1992-10-15 リードフレームおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27732592A JPH06132462A (ja) 1992-10-15 1992-10-15 リードフレームおよびその製造方法

Publications (1)

Publication Number Publication Date
JPH06132462A true JPH06132462A (ja) 1994-05-13

Family

ID=17581960

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27732592A Pending JPH06132462A (ja) 1992-10-15 1992-10-15 リードフレームおよびその製造方法

Country Status (1)

Country Link
JP (1) JPH06132462A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6421248B1 (en) 1997-01-15 2002-07-16 Infineon Technologies Ag Chip card module
JP2008045139A (ja) * 2007-10-18 2008-02-28 Hitachi Chem Co Ltd Icチップ接続用接着フィルム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6421248B1 (en) 1997-01-15 2002-07-16 Infineon Technologies Ag Chip card module
JP2008045139A (ja) * 2007-10-18 2008-02-28 Hitachi Chem Co Ltd Icチップ接続用接着フィルム

Similar Documents

Publication Publication Date Title
JP2972096B2 (ja) 樹脂封止型半導体装置
JPS5966157A (ja) 半導体装置及びその製造方法
US20020109216A1 (en) Integrated electronic device and integration method
JP2004153220A (ja) リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
JP2001274316A (ja) 半導体装置及びその製造方法
JPH09312375A (ja) リードフレーム、半導体装置及び半導体装置の製造方法
JPH1012773A (ja) 樹脂封止型半導体装置およびその製造方法
TWI292213B (ja)
JPH0444347A (ja) 半導体装置及びその製造方法
JP2914624B2 (ja) リードフレームに液状の接着剤を塗布して形成された不連続的な接着層を有するリードオンチップ半導体パッケージ及びその製造方法
JPS5812341A (ja) 半導体装置
JPH0722454A (ja) 半導体集積回路装置
JPS61287133A (ja) 半導体装置の製造方法
JP2000156464A (ja) 半導体装置の製造方法
JPH04236434A (ja) 半導体装置
JPH06132462A (ja) リードフレームおよびその製造方法
JP2824175B2 (ja) 半導体装置及びその製造方法
JP3013810B2 (ja) 半導体装置の製造方法
JP2678696B2 (ja) 半導体装置の製造方法
JP2822989B2 (ja) リードフレーム及びその製造方法並びに樹脂封止型半導体装置
JPH0936300A (ja) 半導体装置およびその製造方法
JP3028153B2 (ja) リードフレームの製造方法
JPH09172126A (ja) 樹脂封止型半導体装置およびその製造方法
JPH06216294A (ja) リードフレーム
JP4750076B2 (ja) 半導体装置の製造方法