JPS5891663A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPS5891663A JPS5891663A JP56190295A JP19029581A JPS5891663A JP S5891663 A JPS5891663 A JP S5891663A JP 56190295 A JP56190295 A JP 56190295A JP 19029581 A JP19029581 A JP 19029581A JP S5891663 A JPS5891663 A JP S5891663A
- Authority
- JP
- Japan
- Prior art keywords
- epoxy resin
- semiconductor element
- silicone resin
- foil
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
- H01L23/556—Protection against radiation, e.g. light or electromagnetic waves against alpha rays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置およびその製造方法にかかり、特に
αａｍ藪のすぐれた半導体装置およびその製造方法に関
する。
αａｍ藪のすぐれた半導体装置およびその製造方法に関
する。
一般に半導体素子はセライ、り、ガラス若しくはプラス
チック勢からなる封止体により封止される。この封入さ
れる半導体素子が高密度の集積回路、％ＫＭＯ８デバイ
スや電荷転送デバイス等で構成される場合、外囲器構成
部材からの放射線照射、％にα線照射によ）半導体素子
Ｋ例えば記憶情報の破壊などの％性劣化を生ずる恐れが
ある。
チック勢からなる封止体により封止される。この封入さ
れる半導体素子が高密度の集積回路、％ＫＭＯ８デバイ
スや電荷転送デバイス等で構成される場合、外囲器構成
部材からの放射線照射、％にα線照射によ）半導体素子
Ｋ例えば記憶情報の破壊などの％性劣化を生ずる恐れが
ある。
これは自然界に存在し放射性崩解する際にα線を生ずる
ウラニウム、あるいはトリウム勢の放射性同位元素が、
前記外囲器を構成するセラｔｙり材の中に覗極て微量で
あるが含まれていることによる。発生したα線は半導体
素子内に侵入すると正孔と電子の対を生じ、該正孔ある
いは電子のいずれかが骸半導体素子内の活性領域に注入
され、前に述べたように記憶情報の破壊を招き誤動作を
生ずることとなる。
ウラニウム、あるいはトリウム勢の放射性同位元素が、
前記外囲器を構成するセラｔｙり材の中に覗極て微量で
あるが含まれていることによる。発生したα線は半導体
素子内に侵入すると正孔と電子の対を生じ、該正孔ある
いは電子のいずれかが骸半導体素子内の活性領域に注入
され、前に述べたように記憶情報の破壊を招き誤動作を
生ずることとなる。
この誤動作を防止するため、上記セラ（ツク材の場合の
みでなくモールド材の場合をも含めて封止材料をウラニ
ウムやトリウムの殆んどない湊度に精製すればよいわけ
であるが、通常のパッケージ材料は複合体で加工過程で
種々の不純物の混入のおそれがあると共にその原料もま
た数種以上の組合せからなっている。従って、パッケー
ジ全体の材料あるいはモールド樹脂材料からウラニウム
やトリウムを殆んど含まない状態にすることは容易でな
く、実用的でない。
みでなくモールド材の場合をも含めて封止材料をウラニ
ウムやトリウムの殆んどない湊度に精製すればよいわけ
であるが、通常のパッケージ材料は複合体で加工過程で
種々の不純物の混入のおそれがあると共にその原料もま
た数種以上の組合せからなっている。従って、パッケー
ジ全体の材料あるいはモールド樹脂材料からウラニウム
やトリウムを殆んど含まない状態にすることは容易でな
く、実用的でない。
そこで半導体素子に影響を及ばずα線を減少し、αｍｌ
Ｋよる半導体素子の誤動作防止をはかる必要性が生ずる
。そのため半導体容器Ｋａα線阻止剤塗布又は貼りつけ
る方法が実施される一方、素子自体に阻止剤を塗布又は
貼付する方法が検討されている。
Ｋよる半導体素子の誤動作防止をはかる必要性が生ずる
。そのため半導体容器Ｋａα線阻止剤塗布又は貼りつけ
る方法が実施される一方、素子自体に阻止剤を塗布又は
貼付する方法が検討されている。
その第１の方法として素子を形成した半導体ウェハー上
にポリイ建ド溶液を塗布し、ホトレジスト法で選択的に
工、チングを行い必要な個所に被験を残すか、又は印刷
法で被覆する技術がある。
にポリイ建ド溶液を塗布し、ホトレジスト法で選択的に
工、チングを行い必要な個所に被験を残すか、又は印刷
法で被覆する技術がある。
しかしこの方法ではα線を値蔽する最低限の厚さの５０
μｍ以上を形成することは困難である。
μｍ以上を形成することは困難である。
また第２の方法としてはボンディング接続を終了した半
導体個片上に１該個片を完全に被覆するようボリイ建ド
、シリコーン等のａＩＩ阻止剤を滴下し、加熱、硬化さ
せる技術がある。セライックケースに封入する時はこれ
でよいが、モールド樹脂封止の場合はボンディング部ま
で液がか＼るので、その後モールド樹脂で固めるとボン
ディング接続強度が弱くなる欠点があり、−１仁のボン
ディングｌｉＫ触れることなく厚いポリインド又はシリ
コーン樹脂被覆を形成することは困難である。
導体個片上に１該個片を完全に被覆するようボリイ建ド
、シリコーン等のａＩＩ阻止剤を滴下し、加熱、硬化さ
せる技術がある。セライックケースに封入する時はこれ
でよいが、モールド樹脂封止の場合はボンディング部ま
で液がか＼るので、その後モールド樹脂で固めるとボン
ディング接続強度が弱くなる欠点があり、−１仁のボン
ディングｌｉＫ触れることなく厚いポリインド又はシリ
コーン樹脂被覆を形成することは困難である。
また第３の方法としてはテープ又は箔状のα線阻止剤を
半導体個片上に貼９つける方法も検討されているが、箔
、テープの材料、＆ＩＣ着剤に適切な材料しよびその組
合せ並びに方法が未だ十分開発されていない。
半導体個片上に貼９つける方法も検討されているが、箔
、テープの材料、＆ＩＣ着剤に適切な材料しよびその組
合せ並びに方法が未だ十分開発されていない。
従って本発明は以上の問題点に対処してなされたもので
、本発明の目的は半導体素子上の必要な場所にαａｍ断
効果のある厚さに遮蔽物を構成し、半導体素子に影響を
及ぼすα線源を減少し、α−による半導体素子の誤動作
防止を計りた半導体装置を提供するＫある。
、本発明の目的は半導体素子上の必要な場所にαａｍ断
効果のある厚さに遮蔽物を構成し、半導体素子に影響を
及ぼすα線源を減少し、α−による半導体素子の誤動作
防止を計りた半導体装置を提供するＫある。
すなわち本発明の第１の要旨は、半導体素子表面に少く
とも素子のアクティブ領域を機うポリインド箔が接着層
を介して固定されていることを特徴とする半導体装置に
ある。
とも素子のアクティブ領域を機うポリインド箔が接着層
を介して固定されていることを特徴とする半導体装置に
ある。
また本発明の第２の要旨は、半導体素子表面の少くと４
アクテイブ領域上にシリコーン樹脂又はエポキシ樹脂を
付着せしめる工程と、該付着した樹脂上に所要形状、大
きさのポリイ（ド箔を重ね接触せしめる工程と、熱処理
を行い該樹脂を硬化しポリインド箔を接着せしめる工程
とを含むことを特徴とする半導体装置の製造方法にある
。
アクテイブ領域上にシリコーン樹脂又はエポキシ樹脂を
付着せしめる工程と、該付着した樹脂上に所要形状、大
きさのポリイ（ド箔を重ね接触せしめる工程と、熱処理
を行い該樹脂を硬化しポリインド箔を接着せしめる工程
とを含むことを特徴とする半導体装置の製造方法にある
。
また本発明の第３の要旨は、半導体素子のアクティブ領
域を機う形状、大きさにポリインド箔を成形する工程と
、骸ポリイぐド箔をシリコーン樹脂又はエポキシ樹脂Ｋ
ＩＩ触させポリイミド箔の片面又は両面に該樹脂を付着
せしめる工程と、該ポリイミド箔を半導体素子表面に貼
付する工程と、熱処理を行い該シリコーン樹脂又はエポ
キシ樹脂を硬化しポリイミド箔を接着せしめる工程とを
含むことを％像とする半導体装置の製造方法にある。
域を機う形状、大きさにポリインド箔を成形する工程と
、骸ポリイぐド箔をシリコーン樹脂又はエポキシ樹脂Ｋ
ＩＩ触させポリイミド箔の片面又は両面に該樹脂を付着
せしめる工程と、該ポリイミド箔を半導体素子表面に貼
付する工程と、熱処理を行い該シリコーン樹脂又はエポ
キシ樹脂を硬化しポリイミド箔を接着せしめる工程とを
含むことを％像とする半導体装置の製造方法にある。
更に本発明の第４の要旨は、所定厚さのポリイミドテー
プを準備する工程と、該ポリイミドテープをシリコーン
樹脂又はエポキシ樹脂に順次接触させポリイミドテープ
の片面又は両面に該シリコーン樹脂又はエポキシ樹脂を
付着せしめる工程と。
プを準備する工程と、該ポリイミドテープをシリコーン
樹脂又はエポキシ樹脂に順次接触させポリイミドテープ
の片面又は両面に該シリコーン樹脂又はエポキシ樹脂を
付着せしめる工程と。
低温で熱処理しポリイ建ド粘着テープを形成する工程と
、該テープを少くとも半導体素子のアクティブ領域を覆
う大きさに切断する工程と、該切断したテープを半導体
素子に貼付する工程と、熱処理を行い該シリコーン樹脂
又はエポキシ樹脂接着１ 層１化ｔ−″９４′
ド箔を接着層す、ＬＩ工程１含むととを特徴とする半導
体素子の製造方法にある。
、該テープを少くとも半導体素子のアクティブ領域を覆
う大きさに切断する工程と、該切断したテープを半導体
素子に貼付する工程と、熱処理を行い該シリコーン樹脂
又はエポキシ樹脂接着１ 層１化ｔ−″９４′
ド箔を接着層す、ＬＩ工程１含むととを特徴とする半導
体素子の製造方法にある。
以下図面を参照し本発明の詳細な説明
第１図は本発明の一１１！施例による半導体装置の要部
断面図で、図において１は半導体素子，２はａｔｓｉｉ
ｘ蔽箔（ポリイミド箔）、３は接着層、４はヘッダー又
はリードフレーム、５はボンディング線である。αｉＩ
ＩＩ１蔽ｆｌ２はポリインド箔で厚さ５０〜１００μｍ
のものを使用．その大きさは少くも半導体素子のアクテ
ィブ領域を覆う形状，大きさのものを使用し、これを２
０〜３ ０ ａｍの接着層３により半導体素子のアクテ
ィブ領域を援うように接着してある。また図面に示され
て諭る通９ボ／ディング線並びに接続部Ｋｌｉ着層がか
からないよう形成してある。このような構成によるとき
は接着剤樹脂のみの場合とことなり遮蔽材のボリイイド
ｆｉＫは５０μｍ以上の厚さのものを使用してあるので
これのみでもα線の遮蔽ができるが２０〜３０μｍの接
着層があるので遮蔽効果は十分である。また箔をうすい
接着剤により接着したので接着の位置は正確κ制御でき
ボンディング部およびボンディング線に悪影轡を与える
ことはない。
断面図で、図において１は半導体素子，２はａｔｓｉｉ
ｘ蔽箔（ポリイミド箔）、３は接着層、４はヘッダー又
はリードフレーム、５はボンディング線である。αｉＩ
ＩＩ１蔽ｆｌ２はポリインド箔で厚さ５０〜１００μｍ
のものを使用．その大きさは少くも半導体素子のアクテ
ィブ領域を覆う形状，大きさのものを使用し、これを２
０〜３ ０ ａｍの接着層３により半導体素子のアクテ
ィブ領域を援うように接着してある。また図面に示され
て諭る通９ボ／ディング線並びに接続部Ｋｌｉ着層がか
からないよう形成してある。このような構成によるとき
は接着剤樹脂のみの場合とことなり遮蔽材のボリイイド
ｆｉＫは５０μｍ以上の厚さのものを使用してあるので
これのみでもα線の遮蔽ができるが２０〜３０μｍの接
着層があるので遮蔽効果は十分である。また箔をうすい
接着剤により接着したので接着の位置は正確κ制御でき
ボンディング部およびボンディング線に悪影轡を与える
ことはない。
従ってζのままモールミ゜材で封止してもボンディグ接
続部が温度サイクル試験中にはずれる仁ともない。を九
ボリインドは機械的強度．耐熱性，耐湿性並びＫ ａ
ｌｉκ対する耐性も大であプ、また高純度のものが得ら
れ易いなどの特徴を持ってい石ので本目的には好適の材
料である。
続部が温度サイクル試験中にはずれる仁ともない。を九
ボリインドは機械的強度．耐熱性，耐湿性並びＫ ａ
ｌｉκ対する耐性も大であプ、また高純度のものが得ら
れ易いなどの特徴を持ってい石ので本目的には好適の材
料である。
すなわち、本構成によればαｌ［Ｋより誤動作すること
のない半導体装置を得ることができる。
のない半導体装置を得ることができる。
次に本発明による半導体装置の製造方法につき説明する
。
。
第２図（Ｊｌ）〜（Ｃ）は本館２の発明の一実施例によ
る半導体装置の製造方法を示す１租断面図である。
る半導体装置の製造方法を示す１租断面図である。
第２図（Ｊｉ）〜（Ｃ）κおいて６Ｉ／ｉ半導体素子上
に滴下し九シリコーン樹脂又はエポキシ樹脂、６′はポ
リイミド箔を重ねたときのシリコーン樹脂又はエポキシ
樹脂、６′は熱処理後のシリコーン樹脂又はエポキシ樹
脂接着層を示し、他の番号は８１図と同一の部分を示す
。製造にあたりては先ず半導体素子ｌをステム又はリー
ドフレーム４にダイボンディングする。しかるのち半導
体素子１のアクティブ領域を覆うように１０００ＣＰ８
の粘度のシリコ−ン樹脂又はエポキシ樹脂６を３０〜５
０ Ａｍの厚さに滴下する。しかるのち第２図（ｂ）
に示すようκ半導体素子のアクティブ領域を覆う形状，
大きさに成形された５０〜１００μｍの厚さのポリイミ
ド箔２をポリイミド溶液６’に重ね両者を接触させる。
に滴下し九シリコーン樹脂又はエポキシ樹脂、６′はポ
リイミド箔を重ねたときのシリコーン樹脂又はエポキシ
樹脂、６′は熱処理後のシリコーン樹脂又はエポキシ樹
脂接着層を示し、他の番号は８１図と同一の部分を示す
。製造にあたりては先ず半導体素子ｌをステム又はリー
ドフレーム４にダイボンディングする。しかるのち半導
体素子１のアクティブ領域を覆うように１０００ＣＰ８
の粘度のシリコ−ン樹脂又はエポキシ樹脂６を３０〜５
０ Ａｍの厚さに滴下する。しかるのち第２図（ｂ）
に示すようκ半導体素子のアクティブ領域を覆う形状，
大きさに成形された５０〜１００μｍの厚さのポリイミ
ド箔２をポリイミド溶液６’に重ね両者を接触させる。
仁のときポリイミド溶液は表両張力κよｐ両者間Ｋｌｌ
ｌ！持され外部にあまや拡がらない。次に、２００℃で
２時間熱処理するとシリコーン樹脂又はエポキシ樹脂は
硬化し半導体素子ｌの表面に約２０μｍのシリコーン樹
脂又はエポキシ樹脂接着層によりポリイミド箔は固定さ
れる。
ｌ！持され外部にあまや拡がらない。次に、２００℃で
２時間熱処理するとシリコーン樹脂又はエポキシ樹脂は
硬化し半導体素子ｌの表面に約２０μｍのシリコーン樹
脂又はエポキシ樹脂接着層によりポリイミド箔は固定さ
れる。
本実施例によれば比較的容易に、厚い接着層によりαＩ
Ｉ逍蔽可能な厚さのポリイミド箔が固定できる特徴があ
る。
Ｉ逍蔽可能な厚さのポリイミド箔が固定できる特徴があ
る。
本第２発明の他の実施例としては半導体素子への接着用
のシリコーン樹脂又はエポキシ樹脂の付着方法で印刷法
を用いれば滴下する場合に比べ接着剤の厚さは薄いが希
望の形状並びに場所に付着することが可能になり特定な
形のポリイミド箔を接着させる場合に好都合である。こ
の場合もボンディング接続部にはシリコーン樹脂又はエ
ポキシ樹脂が及んでいないのでモールド封止を行りても
温度サイクル試験中にボンディング接続部の接続層が劣
化することはない。
のシリコーン樹脂又はエポキシ樹脂の付着方法で印刷法
を用いれば滴下する場合に比べ接着剤の厚さは薄いが希
望の形状並びに場所に付着することが可能になり特定な
形のポリイミド箔を接着させる場合に好都合である。こ
の場合もボンディング接続部にはシリコーン樹脂又はエ
ポキシ樹脂が及んでいないのでモールド封止を行りても
温度サイクル試験中にボンディング接続部の接続層が劣
化することはない。
第３図（ａ）〜（ｄ）は本館３の発明の一実施例による
半導体装置の製造方法を示す工程断面図である。
半導体装置の製造方法を示す工程断面図である。
図において７は接着剤を入れる容器、８は接着剤のシリ
コーン樹脂又はエポキシ樹脂、８′は硬化したシリコー
ン樹脂又はエポキシ樹脂接着層である。
コーン樹脂又はエポキシ樹脂、８′は硬化したシリコー
ン樹脂又はエポキシ樹脂接着層である。
まず半導体素子のアクティブ領域を榎う形状、大きさに
厚さ５０〜１００μｍのポリイミド箔２を成型する。次
に第３図（ａ）容器に入れた粘度１００００ＰＳのシリ
コーン樹脂又はエポキシ樹脂８にポリイミド箔２を接触
させ箔の片面に液８′をは’ｘ 一定量付着させる。し
かる螢第３図（ｂ）に示すとおりヘッダー又はリードフ
レーム＄４にダイボンドされた半導体素子ｌのアクティ
ブ領域を覆うようにシリコーン樹脂又はエポキシ樹脂８
Ｉのついたポリイミド箔２を配置すると第３図（Ｃ）の
形となる。次に第３図（ｄ）Ｋ示すとおり２００℃で２
時間熱処理すると接着剤のシリコーン樹脂又はエポキシ
樹脂は硬化し半導体素子のアクティブ領域を覆いα線を
十分遮蔽できるポリイミド箔２がシリコーン樹脂又はエ
ポキシ樹脂接着層８’により固定された半導体装置が得
られる。本方法によるときはポリイミド箔の形状Ｋかか
わりなく接着剤の該シリコーン樹脂又はエポキシ樹脂を
確実にまた適量付着させることができる特徴がある。な
お該シリコーン樹脂又はエポキシ樹脂をポリイミド箔の
両面に付着させてもよくこの場合は接着層が厚くなりα
線の遮蔽効果はより増大する。この方法によってもモー
ルド封止が可能となる。
厚さ５０〜１００μｍのポリイミド箔２を成型する。次
に第３図（ａ）容器に入れた粘度１００００ＰＳのシリ
コーン樹脂又はエポキシ樹脂８にポリイミド箔２を接触
させ箔の片面に液８′をは’ｘ 一定量付着させる。し
かる螢第３図（ｂ）に示すとおりヘッダー又はリードフ
レーム＄４にダイボンドされた半導体素子ｌのアクティ
ブ領域を覆うようにシリコーン樹脂又はエポキシ樹脂８
Ｉのついたポリイミド箔２を配置すると第３図（Ｃ）の
形となる。次に第３図（ｄ）Ｋ示すとおり２００℃で２
時間熱処理すると接着剤のシリコーン樹脂又はエポキシ
樹脂は硬化し半導体素子のアクティブ領域を覆いα線を
十分遮蔽できるポリイミド箔２がシリコーン樹脂又はエ
ポキシ樹脂接着層８’により固定された半導体装置が得
られる。本方法によるときはポリイミド箔の形状Ｋかか
わりなく接着剤の該シリコーン樹脂又はエポキシ樹脂を
確実にまた適量付着させることができる特徴がある。な
お該シリコーン樹脂又はエポキシ樹脂をポリイミド箔の
両面に付着させてもよくこの場合は接着層が厚くなりα
線の遮蔽効果はより増大する。この方法によってもモー
ルド封止が可能となる。
次に本館４の発明の一実施例につき説明する。
先ず厚さ５０〜１００μｍのポリイイドのテープを準備
する。しかるのちそのテープをシリコーン樹脂又はエポ
キシ樹脂に遂次接触させ該樹脂をポリイ建ドテープの片
面に付着させる。次に該テープを５０〜１５０℃で熱旭
理し該樹脂の硬化をすすめポリイミド粘着テープを形成
する。次に接着剤の付着したポリイずドテープを所望の
形状、大きさに切断又は打抜き、それを半導体素子の所
定の表面に貼付する。次に既に述べ九とお９２００℃で
２時間和度熱処理すればシリコーン樹脂又はエポキシ樹
脂接着層の硬化が進み５０−１００μｍのポリインド箔
は遮蔽層として半導体素子表ｍＫ固定される。
する。しかるのちそのテープをシリコーン樹脂又はエポ
キシ樹脂に遂次接触させ該樹脂をポリイ建ドテープの片
面に付着させる。次に該テープを５０〜１５０℃で熱旭
理し該樹脂の硬化をすすめポリイミド粘着テープを形成
する。次に接着剤の付着したポリイずドテープを所望の
形状、大きさに切断又は打抜き、それを半導体素子の所
定の表面に貼付する。次に既に述べ九とお９２００℃で
２時間和度熱処理すればシリコーン樹脂又はエポキシ樹
脂接着層の硬化が進み５０−１００μｍのポリインド箔
は遮蔽層として半導体素子表ｍＫ固定される。
本方法によるときはポリイミド粘着テープの準備が完了
した後は作業性が容易となり生産性が向上する。また粘
度の比較的小さなシリコーン樹脂又はエポキシ樹脂を直
接半導体素子に付着させないので、余分のボリイ建ドが
不要部分に付着すると云う悪影響を防ぐことができる。
した後は作業性が容易となり生産性が向上する。また粘
度の比較的小さなシリコーン樹脂又はエポキシ樹脂を直
接半導体素子に付着させないので、余分のボリイ建ドが
不要部分に付着すると云う悪影響を防ぐことができる。
このためボンディング接続部にはシリコーン樹脂又はエ
ポキシ樹脂が及ばないのでこのままモールド材で封止を
行ってもボンディング接続部の接続強度は維持され、温
度サイクル試験で破壊する仁ともない。
ポキシ樹脂が及ばないのでこのままモールド材で封止を
行ってもボンディング接続部の接続強度は維持され、温
度サイクル試験で破壊する仁ともない。
以上説明したとお９、本発明によれば半導体素子の必要
な場所にα線値断効果のある厚さＫｌｌ蔽物が構成でき
、半導体素子に影譬を及ばずａ線源を減少し、αｉＩＫ
よる半導体素子の誤動作防止のできる半導体装置が得ら
れる。
な場所にα線値断効果のある厚さＫｌｌ蔽物が構成でき
、半導体素子に影譬を及ばずａ線源を減少し、αｉＩＫ
よる半導体素子の誤動作防止のできる半導体装置が得ら
れる。
なお本発明においてボリイずド箔の接着はダイボンド後
ボンディング細線の配線の前につき説明し九がそれに限
定されるものでなく対象半導体素子の状況により適宜選
択できることはのべるまでもない。
ボンディング細線の配線の前につき説明し九がそれに限
定されるものでなく対象半導体素子の状況により適宜選
択できることはのべるまでもない。
第１図は本館１の発明の一実施例による半導体装置の要
部断面図、第２図（ａ）〜（Ｃ）は本館２の発明の一実
施例による半導体装置の製造方法を示す工程断面図、第
３図（ａ）〜（ｄ）は本館３の発明の一実施例による半
導体装置の製造方法を示す工程断面図である。 １・・・・・・半導体素子、２・・・・・・ポリイミド
箔、３・・・・・・接着層（シリコーン樹脂又はエポキ
シ樹脂）、４・・・・・・ヘッダ（又はリードフレーム
）、５・・・・・・ボンディング線、６・・・・・・滴
下したシリコーン樹脂又はエポキシ樹脂 ５’ 、 ｆ
３’叫＊・付着したシリコーン樹脂又はエポキシ樹脂、
６“、８′・・・・・・シリコーン樹脂又はエポキシ樹
脂接着層、７・°・・・・容器、８・・°°°。 シリコーン樹脂又はエポキシ樹脂。 ４ 第１図 第２図
部断面図、第２図（ａ）〜（Ｃ）は本館２の発明の一実
施例による半導体装置の製造方法を示す工程断面図、第
３図（ａ）〜（ｄ）は本館３の発明の一実施例による半
導体装置の製造方法を示す工程断面図である。 １・・・・・・半導体素子、２・・・・・・ポリイミド
箔、３・・・・・・接着層（シリコーン樹脂又はエポキ
シ樹脂）、４・・・・・・ヘッダ（又はリードフレーム
）、５・・・・・・ボンディング線、６・・・・・・滴
下したシリコーン樹脂又はエポキシ樹脂 ５’ 、 ｆ
３’叫＊・付着したシリコーン樹脂又はエポキシ樹脂、
６“、８′・・・・・・シリコーン樹脂又はエポキシ樹
脂接着層、７・°・・・・容器、８・・°°°。 シリコーン樹脂又はエポキシ樹脂。 ４ 第１図 第２図
Claims (5)
- （１） 半導体素子表面に少くとも素子のアクティブ
領域を覆うボリイ（ド箔が接着層を介して固定されてい
ることを特徴とする半導体装置。 - （２）ポリイ（ド箔の接着層がシリコーン樹脂又はエポ
キシ樹脂であることを特徴とする特許請求の範囲第（１
）項記載の半導体装置。 - （３）半導体素子表面の少くともアクティブ領域上にシ
リ；−ン樹脂又はエポキシ樹脂を付着せしめる工程と、
咳付着したシリコーン樹脂又はエポキシ樹脂上に所要形
状、大きさのポリイミド箔を重ね接触せしめる工１と、
熱処理を行いシリコーン樹脂又はエポキシ樹脂化しポリ
イミド箔を接着せしめる工程とを含むことを特徴とする
半導体装置の製造方法。 - （４）半導体素子のアクティブ領域を覆う形状、大きさ
にポリイミド箔を成形する工程と、該ポリイミド箔をシ
リコーン樹脂又はエポキシ樹脂に接触させポリインド箔
の片面又は両面にシリコーン樹脂又はエポキシ樹脂を付
着せしめる工１と、該ポリインド箔を半導体素子表面に
貼付する工程と、熱処理を行いシリコーン樹脂又はエポ
キシ樹脂を硬化しボリイきド箔を接着せしめる工程とを
含む仁とを４Ｉ黴とする半導体装置の製造方法。 - （５）所定厚さのポリイきドテープを準備する工程と、
該ポリイ建ドテープをシリコーン樹脂又はエポキシ樹脂
に順次接触させポリイ叱ドテーグの片面又は両面に骸シ
リコーン樹脂又はエポキシ樹脂を付着せしめる工程と、
低温で熱処理しポリイミド粘着テープを形成する工程と
、該テープを少くとも半導体素子のアクティブ領域を覆
う大きさに切断する工程と、該切断し邂テープを半導体
素子に貼付する工程と、熱処理を行いシリコーン樹脂又
はエポキシ樹１１接着層を硬化しポリインド箔を接着せ
しめる工程とを含むことを特徴とする半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56190295A JPS5891663A (ja) | 1981-11-27 | 1981-11-27 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56190295A JPS5891663A (ja) | 1981-11-27 | 1981-11-27 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5891663A true JPS5891663A (ja) | 1983-05-31 |
| JPS6214100B2 JPS6214100B2 (ja) | 1987-03-31 |
Family
ID=16255785
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56190295A Granted JPS5891663A (ja) | 1981-11-27 | 1981-11-27 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5891663A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1984002036A1 (fr) * | 1982-11-10 | 1984-05-24 | Toray Silicone Co | Dispositif a semiconducteur |
| JPS59121956A (ja) * | 1982-12-28 | 1984-07-14 | Tomoegawa Paper Co Ltd | 耐熱性接着シ−ト |
| JPS60107839A (ja) * | 1983-11-16 | 1985-06-13 | Toshiba Chem Corp | 半導体装置 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4848535A (ja) * | 1971-10-25 | 1973-07-10 | ||
| JPS5521175A (en) * | 1978-08-02 | 1980-02-15 | Nec Home Electronics Ltd | Semiconductor device |
| JPS5568659A (en) * | 1978-11-20 | 1980-05-23 | Hitachi Ltd | Semiconductor device and manufacturing method thereof |
| JPS55128845A (en) * | 1979-03-28 | 1980-10-06 | Hitachi Ltd | Semiconductor device |
| JPS55140249A (en) * | 1979-04-18 | 1980-11-01 | Fujitsu Ltd | Semiconductor device |
| JPS5748251A (en) * | 1980-09-04 | 1982-03-19 | Mitsubishi Electric Corp | Semiconductor device |
| JPS5848950A (ja) * | 1981-09-18 | 1983-03-23 | Nec Corp | 半導体装置およびその製造方法 |
-
1981
- 1981-11-27 JP JP56190295A patent/JPS5891663A/ja active Granted
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4848535A (ja) * | 1971-10-25 | 1973-07-10 | ||
| JPS5521175A (en) * | 1978-08-02 | 1980-02-15 | Nec Home Electronics Ltd | Semiconductor device |
| JPS5568659A (en) * | 1978-11-20 | 1980-05-23 | Hitachi Ltd | Semiconductor device and manufacturing method thereof |
| JPS55128845A (en) * | 1979-03-28 | 1980-10-06 | Hitachi Ltd | Semiconductor device |
| JPS55140249A (en) * | 1979-04-18 | 1980-11-01 | Fujitsu Ltd | Semiconductor device |
| JPS5748251A (en) * | 1980-09-04 | 1982-03-19 | Mitsubishi Electric Corp | Semiconductor device |
| JPS5848950A (ja) * | 1981-09-18 | 1983-03-23 | Nec Corp | 半導体装置およびその製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1984002036A1 (fr) * | 1982-11-10 | 1984-05-24 | Toray Silicone Co | Dispositif a semiconducteur |
| EP0124624A1 (en) * | 1982-11-10 | 1984-11-14 | Toray Silicone Co. Ltd. | Semiconductor device |
| JPS59121956A (ja) * | 1982-12-28 | 1984-07-14 | Tomoegawa Paper Co Ltd | 耐熱性接着シ−ト |
| JPS60107839A (ja) * | 1983-11-16 | 1985-06-13 | Toshiba Chem Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6214100B2 (ja) | 1987-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6204091B1 (en) | Method of assembling a semiconductor chip package | |
| US7517722B2 (en) | Method of producing a universal semiconductor housing with precrosslinked plastic embedding compounds | |
| JPS58207657A (ja) | 半導体装置及びその製造方法 | |
| US6894380B2 (en) | Packaged stacked semiconductor die and method of preparing same | |
| US11410913B2 (en) | Multi-layer die attachment | |
| US20070080435A1 (en) | Semiconductor packaging process and carrier for semiconductor package | |
| EP0029858B1 (en) | Semiconductor device | |
| JP7096766B2 (ja) | 半導体装置の製造方法 | |
| JPS5848950A (ja) | 半導体装置およびその製造方法 | |
| JPS5891663A (ja) | 半導体装置およびその製造方法 | |
| US5920112A (en) | Circuit including a corral for containing a protective coating, and method of making same | |
| JPH06275715A (ja) | 半導体ウェハおよび半導体装置の製造方法 | |
| JPH07302808A (ja) | 電子部材のコーティング方法 | |
| JPS60178651A (ja) | 半導体装置 | |
| JP2836166B2 (ja) | チツプキヤリア | |
| JPS6244851B2 (ja) | ||
| JPS58132955A (ja) | 半導体装置及びその製造方法 | |
| JPH0714946A (ja) | 樹脂封止型半導体装置のパッケージ組立構造 | |
| TW567564B (en) | Semiconductor package having a die carrier to prevent delamination and method for fabricating the package | |
| JPH04163950A (ja) | 樹脂封止型半導体装置 | |
| JPS5860545A (ja) | 半導体装置の製造方法 | |
| JPH11224883A (ja) | 樹脂封止半導体装置の製造方法および樹脂封止半導体装置 | |
| JPS5891662A (ja) | 半導体装置の製造方法 | |
| JPH08148612A (ja) | 半導体装置およびその製造方法 | |
| JPH0521653A (ja) | 樹脂封止型半導体装置 |