JP2836166B2 - チツプキヤリア - Google Patents
チツプキヤリアInfo
- Publication number
- JP2836166B2 JP2836166B2 JP3208790A JP3208790A JP2836166B2 JP 2836166 B2 JP2836166 B2 JP 2836166B2 JP 3208790 A JP3208790 A JP 3208790A JP 3208790 A JP3208790 A JP 3208790A JP 2836166 B2 JP2836166 B2 JP 2836166B2
- Authority
- JP
- Japan
- Prior art keywords
- spacer
- substrate
- resin
- silicone resin
- chip carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電子機器等の配線基板に実装されるICをキ
ャップに内蔵してなるチップキャリアに関するものであ
る。
ャップに内蔵してなるチップキャリアに関するものであ
る。
従来、この種のチップキャリアは、チップの回路にα
線による悪影響を防止する必要上、基板に対するICの実
装前にICの回路面に高粘度のα線遮蔽用のシリコーン樹
脂がポッティングによって塗装されている。
線による悪影響を防止する必要上、基板に対するICの実
装前にICの回路面に高粘度のα線遮蔽用のシリコーン樹
脂がポッティングによって塗装されている。
ところで、従来のチップキャリアにおいては、シリコ
ーン樹脂の塗布がポッティングによって行われるもので
あるため、回路面にシリコーン樹脂が山状に形成されて
いた。この結果、IC上のシリコーン樹脂と基板との間に
寸法が均一に設定されず、ICのリード成形を困難なもの
にするという問題があった。また、シリコーン樹脂を塗
布硬化させる際にICに高温熱が加わり、ICの信頼性が低
下するという問題もあった。
ーン樹脂の塗布がポッティングによって行われるもので
あるため、回路面にシリコーン樹脂が山状に形成されて
いた。この結果、IC上のシリコーン樹脂と基板との間に
寸法が均一に設定されず、ICのリード成形を困難なもの
にするという問題があった。また、シリコーン樹脂を塗
布硬化させる際にICに高温熱が加わり、ICの信頼性が低
下するという問題もあった。
本発明はこのような事情に鑑みてなされたもので、IC
のリード成形を簡単に行うことができると共に、ICの信
頼性を向上させることができるチップキャリアを提供す
るものである。
のリード成形を簡単に行うことができると共に、ICの信
頼性を向上させることができるチップキャリアを提供す
るものである。
本発明に係るチップキャリアは、基板と、その表面に
形成した複数のパッドに接続されるリードを有し基板の
表面に回路面を対向させた状態で実装されるICと、前記
基板と前記ICとの間に介在されICを基板上に保持するス
ペーサと、前記ICの裏面を内面に接着した状態でこのIC
を基板との間に封止するキャップとからなるチップキャ
リアにおいて、前記ICの回路面に対向する面にα線遮断
用のシリコーン樹脂を塗布したシリコーンラバーを、前
記スペーサとして設けたものである。
形成した複数のパッドに接続されるリードを有し基板の
表面に回路面を対向させた状態で実装されるICと、前記
基板と前記ICとの間に介在されICを基板上に保持するス
ペーサと、前記ICの裏面を内面に接着した状態でこのIC
を基板との間に封止するキャップとからなるチップキャ
リアにおいて、前記ICの回路面に対向する面にα線遮断
用のシリコーン樹脂を塗布したシリコーンラバーを、前
記スペーサとして設けたものである。
本発明においては、α線遮蔽用のシリコーン樹脂をIC
の回路面に対向する面に塗布したシリコーンラバーを、
スペーサとして用いることにより、このスペーサの厚さ
を所定の寸法に設定することができる。
の回路面に対向する面に塗布したシリコーンラバーを、
スペーサとして用いることにより、このスペーサの厚さ
を所定の寸法に設定することができる。
以下、本発明の構成等を図に示す実施例によって詳細
に説明する。
に説明する。
図は本発明に係るチップキャリアの一実施例を示す断
面図である。同図において、符号１で示すものは絶縁性
を有する基板で、表面には後述するTABIC（以下，単にI
Cと称する）のリードに例えば金−金熱圧着法によって
接続する複数のパッド２が形成されており、裏面にはこ
のパッド２に内部配線３を介して複数のバンプ４が形成
されている。５は絶縁性を有するキャップで、前記基板
１上に設けられている。６はその回路面７に複数のリー
ド８を有するICで、前記基板１上に複数のパッド２を介
して実装され、かつ前記キャップ５内に接着剤９によっ
て固着されている。10はシリコーンラバーからなるスペ
ーサで、前記基板１上に接着11によって固着されてお
り、前記IC6を前記基板１上に保持するように構成され
ている。このスペーサ10には、前記回路面７を覆うα線
遮蔽用のシリコーン樹脂12（例えば東レシリコーン製JC
R6110あるいは東芝シリコーンTSJ3130等）によって塗布
・硬化処理が施されている。このシリコーン樹脂12は、
前記基板１および前記スペーサ10から発生するα線を遮
断し得る厚さ（50μｍ）より大きい寸法に設定されてい
る。
面図である。同図において、符号１で示すものは絶縁性
を有する基板で、表面には後述するTABIC（以下，単にI
Cと称する）のリードに例えば金−金熱圧着法によって
接続する複数のパッド２が形成されており、裏面にはこ
のパッド２に内部配線３を介して複数のバンプ４が形成
されている。５は絶縁性を有するキャップで、前記基板
１上に設けられている。６はその回路面７に複数のリー
ド８を有するICで、前記基板１上に複数のパッド２を介
して実装され、かつ前記キャップ５内に接着剤９によっ
て固着されている。10はシリコーンラバーからなるスペ
ーサで、前記基板１上に接着11によって固着されてお
り、前記IC6を前記基板１上に保持するように構成され
ている。このスペーサ10には、前記回路面７を覆うα線
遮蔽用のシリコーン樹脂12（例えば東レシリコーン製JC
R6110あるいは東芝シリコーンTSJ3130等）によって塗布
・硬化処理が施されている。このシリコーン樹脂12は、
前記基板１および前記スペーサ10から発生するα線を遮
断し得る厚さ（50μｍ）より大きい寸法に設定されてい
る。
このように構成されたチップキャリアにおいては、α
線遮蔽用のシリコーン樹脂12によって基板1,リード８お
よびスペーサ10から発生するα線を遮断することができ
る。
線遮蔽用のシリコーン樹脂12によって基板1,リード８お
よびスペーサ10から発生するα線を遮断することができ
る。
また、本実施例においては、α線遮蔽用のシリコーン
樹脂12が塗布されたスペーサ10の厚さを所定の寸法に設
定することができるから、IC6と基板１間の寸法を均一
な寸法に設定することができる。
樹脂12が塗布されたスペーサ10の厚さを所定の寸法に設
定することができるから、IC6と基板１間の寸法を均一
な寸法に設定することができる。
さらに、本実施例において、IC6にシリコーン樹脂を
塗布硬化させる必要がないことは、スペーサ10に対する
シリコーン樹脂12の塗布時にIC6の高温熱が加わること
がなくなる。
塗布硬化させる必要がないことは、スペーサ10に対する
シリコーン樹脂12の塗布時にIC6の高温熱が加わること
がなくなる。
また、本実施例によれば、シリコーンラバーからなる
スペーサ10の存在によって、IC6の裏面をキャップ５の
内面に接着剤９により固着した状態で前記基板１上に保
持し、IC6の裏面をキャップ５の内面に押し当てて、こ
のキャップ５を介してのIC6からの放熱を促進させるこ
とができる。
スペーサ10の存在によって、IC6の裏面をキャップ５の
内面に接着剤９により固着した状態で前記基板１上に保
持し、IC6の裏面をキャップ５の内面に押し当てて、こ
のキャップ５を介してのIC6からの放熱を促進させるこ
とができる。
なお、本実施例におけるチップキャリアの製造は、接
着剤11によって基板１上にスペーサ10を固着し、次いで
リード８が成形されたIC6をスペーサ10上に保持し、し
かる後リード８とパッド２を金−金熱圧着法によって接
続してから、接着剤９によってキャップ５にIC6を固着
すると共に、基板１にキャップ５を固着することにより
行う。
着剤11によって基板１上にスペーサ10を固着し、次いで
リード８が成形されたIC6をスペーサ10上に保持し、し
かる後リード８とパッド２を金−金熱圧着法によって接
続してから、接着剤９によってキャップ５にIC6を固着
すると共に、基板１にキャップ５を固着することにより
行う。
また、本実施例におけるスペーサ10を製造するには、
所定の厚さをもつシリコーンラバーシートに所定の厚さ
をもつシリコーン樹脂12をスピンコータ等によって塗布
し、次にこれを硬化させてから所定の形状，大きさに切
断するか、あるいは打ち抜くことにより行う。
所定の厚さをもつシリコーンラバーシートに所定の厚さ
をもつシリコーン樹脂12をスピンコータ等によって塗布
し、次にこれを硬化させてから所定の形状，大きさに切
断するか、あるいは打ち抜くことにより行う。
以上説明したように本発明に係るチップキャリアによ
れば、基板とその表面に回路面を対向させた状態で実装
されるICとの間に介在されるスペーサとして、前記ICの
回路面に対向する面にα線遮蔽用のシリコーン樹脂を塗
布したシリコーンラバーを設けているので、α線遮蔽用
のシリコーン樹脂によって基板、リードおよびスペーサ
から発生するα線を遮蔽することができ、ICのα線によ
るソフトエラーの発生を防止するこができる。
れば、基板とその表面に回路面を対向させた状態で実装
されるICとの間に介在されるスペーサとして、前記ICの
回路面に対向する面にα線遮蔽用のシリコーン樹脂を塗
布したシリコーンラバーを設けているので、α線遮蔽用
のシリコーン樹脂によって基板、リードおよびスペーサ
から発生するα線を遮蔽することができ、ICのα線によ
るソフトエラーの発生を防止するこができる。
また、本発明によれば、α線遮蔽用のシリコーン樹脂
を塗布したスペーサの厚さを所定の寸法に設定すること
ができるから、ICと基板間の寸法を均一な寸法に設定す
ることができ、ICのリード成形を簡単に行うことができ
る。
を塗布したスペーサの厚さを所定の寸法に設定すること
ができるから、ICと基板間の寸法を均一な寸法に設定す
ることができ、ICのリード成形を簡単に行うことができ
る。
さらに、本発明によれば、従来のようにICにシリコー
ン樹脂を塗布硬化させる必要がなく、しかもスペーサに
対するシリコーン樹脂の塗布時にICに高温熱が加わるこ
とがないから、ICの信頼性を向上させることができると
いった利点もある。
ン樹脂を塗布硬化させる必要がなく、しかもスペーサに
対するシリコーン樹脂の塗布時にICに高温熱が加わるこ
とがないから、ICの信頼性を向上させることができると
いった利点もある。
図は本発明に係るチップキャリアを示す断面図である。 １……基板、２……パッド、４……バンプ、５……キャ
ップ、６……IC、７……回路面、８……リード、10……
スペーサ、12……シリコーン樹脂。
ップ、６……IC、７……回路面、８……リード、10……
スペーサ、12……シリコーン樹脂。
Claims (1)
- 【請求項１】基板と、前記基板の表面に形成した複数の
パッドに接続されるリードを有し前記基板の表面に回路
面を対向させた状態で実装されるICと、前記基板と前記
ICとの間に介在され前記ICを前記基板上に保持するスペ
ーサと、前記ICの裏面を内面に接着した状態で前記ICを
前記基板との間に封止するキャップとからなるチップキ
ャリアにおいて、 前記ICの回路面に対向する面にα線遮断用のシリコーン
樹脂を塗布したシリコーンラバーを、前記スペーサとし
て設けたことを特徴とするチップキャリア。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3208790A JP2836166B2 (ja) | 1990-02-13 | 1990-02-13 | チツプキヤリア |
| CA 2021682 CA2021682C (en) | 1989-07-21 | 1990-07-20 | Chip-carrier with alpha ray shield |
| FR9009314A FR2650121B1 (fr) | 1989-07-21 | 1990-07-20 | Support de puce electronique |
| US07/962,074 US5264726A (en) | 1989-07-21 | 1992-10-16 | Chip-carrier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3208790A JP2836166B2 (ja) | 1990-02-13 | 1990-02-13 | チツプキヤリア |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03235355A JPH03235355A (ja) | 1991-10-21 |
| JP2836166B2 true JP2836166B2 (ja) | 1998-12-14 |
Family
ID=12349099
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3208790A Expired - Lifetime JP2836166B2 (ja) | 1989-07-21 | 1990-02-13 | チツプキヤリア |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2836166B2 (ja) |
-
1990
- 1990-02-13 JP JP3208790A patent/JP2836166B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03235355A (ja) | 1991-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07321248A (ja) | ボールグリッドアレイ半導体装置およびその製造方法 | |
| US6894380B2 (en) | Packaged stacked semiconductor die and method of preparing same | |
| EP0029858B1 (en) | Semiconductor device | |
| JP2836166B2 (ja) | チツプキヤリア | |
| KR100244047B1 (ko) | 접착 조성물의 수축으로 인한 파손이 적은 반도체 칩과 기판 사이의 전기적 접속을 갖는 반도체 소자 및 그 실장 방법 | |
| JP2845218B2 (ja) | 電子部品の実装構造およびその製造方法 | |
| JP2836165B2 (ja) | チツプキヤリア | |
| JP2902497B2 (ja) | 混成集積回路基板の製造方法 | |
| JP2576496B2 (ja) | 半導体記憶装置 | |
| JPS5891663A (ja) | 半導体装置およびその製造方法 | |
| JPH02278750A (ja) | チップキャリア | |
| JP3168858B2 (ja) | Ｃｃｄモジュールの樹脂封止方法 | |
| JPH03280559A (ja) | チップキャリア | |
| JP2570880B2 (ja) | チップキャリア | |
| JP2533168B2 (ja) | 半導体装置の製造方法 | |
| JPS5891662A (ja) | 半導体装置の製造方法 | |
| JP2785722B2 (ja) | 樹脂封止型半導体装置 | |
| JPH0353549A (ja) | チツプキヤリア型半導体装置 | |
| JP2777500B2 (ja) | 半導体装置の保護層の形成方法 | |
| CA2021682C (en) | Chip-carrier with alpha ray shield | |
| JP3220524B2 (ja) | ベアチップ | |
| JP3286891B2 (ja) | 液体樹脂封止硬化方法 | |
| JPS59141251A (ja) | 半導体装置パツケ−ジ | |
| JPS59172750A (ja) | 半導体装置 | |
| JPS6163042A (ja) | 樹脂封止半導体装置 |