JPH03235355A - チツプキヤリア - Google Patents
チツプキヤリアInfo
- Publication number
- JPH03235355A JPH03235355A JP3208790A JP3208790A JPH03235355A JP H03235355 A JPH03235355 A JP H03235355A JP 3208790 A JP3208790 A JP 3208790A JP 3208790 A JP3208790 A JP 3208790A JP H03235355 A JPH03235355 A JP H03235355A
- Authority
- JP
- Japan
- Prior art keywords
- spacer
- substrate
- resin
- silicone resin
- alpha
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 125000006850 spacer group Chemical group 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 229920002379 silicone rubber Polymers 0.000 claims abstract description 7
- 229920002050 silicone resin Polymers 0.000 claims description 20
- 239000004945 silicone rubber Substances 0.000 claims description 5
- 230000005260 alpha ray Effects 0.000 abstract description 4
- 230000005855 radiation Effects 0.000 abstract description 2
- 239000011347 resin Substances 0.000 abstract 6
- 229920005989 resin Polymers 0.000 abstract 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract 3
- 229910052710 silicon Inorganic materials 0.000 abstract 3
- 239000010703 silicon Substances 0.000 abstract 3
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 239000007767 bonding agent Substances 0.000 abstract 1
- 239000000853 adhesive Substances 0.000 description 5
- 230000001070 adhesive effect Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- QUCZBHXJAUTYHE-UHFFFAOYSA-N gold Chemical compound [Au].[Au] QUCZBHXJAUTYHE-UHFFFAOYSA-N 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、電子機器等の配線基板に実装されるＩＣをキ
ャンプに内蔵してなるチップキャリアに関するものであ
る。
ャンプに内蔵してなるチップキャリアに関するものであ
る。
従来、この種の千ノブキャリアは、チップの回路にα線
による悪影響を防止する必要上、基板に対するＩＣの実
装前にチップの回路面に高粘度のα線遮蔽用のシリコー
ン樹脂がボッティングによって塗布されている。
による悪影響を防止する必要上、基板に対するＩＣの実
装前にチップの回路面に高粘度のα線遮蔽用のシリコー
ン樹脂がボッティングによって塗布されている。
ところで、従来のチップキャリアにおいては、シリコー
ン樹脂の塗布がボッティングによって行われるものであ
るため、回路面にシリコーン樹脂が山伏に形成されてい
た。この結果、ＩＣ上のシリコーン樹脂と基板との間に
寸法が均一に設定されず、ＩＣのリード成形を困難なも
のにするという問題があった。また、シリコーン樹脂を
塗布硬化させる際にＩＣに高温熱が加わり、ＩＣの信軌
性が低下するという問題もあった。
ン樹脂の塗布がボッティングによって行われるものであ
るため、回路面にシリコーン樹脂が山伏に形成されてい
た。この結果、ＩＣ上のシリコーン樹脂と基板との間に
寸法が均一に設定されず、ＩＣのリード成形を困難なも
のにするという問題があった。また、シリコーン樹脂を
塗布硬化させる際にＩＣに高温熱が加わり、ＩＣの信軌
性が低下するという問題もあった。
本発明はこのような事情に鑑みてなされたもので、ＩＣ
のリード成形を簡単に行うことができると共に、ＩＣの
信頬性を向上させることができるチップキャリアを提供
するものである。
のリード成形を簡単に行うことができると共に、ＩＣの
信頬性を向上させることができるチップキャリアを提供
するものである。
本発明に係るチップキャリアは、基板上にスペーサを介
して実装されかつキャップに内蔵されその回路面にリー
ドを有するＩＣを備えたチップキャリアにおいて、スペ
ーサを、ＩＣの回路面に対向する面にα線放射用のシリ
コーン樹脂が塗布されたシリコーンラバーによって形成
したものである。
して実装されかつキャップに内蔵されその回路面にリー
ドを有するＩＣを備えたチップキャリアにおいて、スペ
ーサを、ＩＣの回路面に対向する面にα線放射用のシリ
コーン樹脂が塗布されたシリコーンラバーによって形成
したものである。
本発明においては、α線放射用のシリコーン樹脂が塗布
されたスペーサの厚さを所定の寸法に設定することがで
きる。
されたスペーサの厚さを所定の寸法に設定することがで
きる。
以下、本発明の構成等を図に示す実施例によって詳細に
説明する。
説明する。
図は本発明に係るチップキャリアの一実施例を示す断面
図である。同図において、符号１で示すものは絶縁性を
有する基板で、表面には後述するＴＡＢＩＣ（以下、単
にＩＣと称する）のリードに例えば金−金熱圧着法によ
って接続する複数のバッド２が形成されており、裏面に
はこのバッド２に内部配線３を介して複数のバンプ４が
形成されている。
図である。同図において、符号１で示すものは絶縁性を
有する基板で、表面には後述するＴＡＢＩＣ（以下、単
にＩＣと称する）のリードに例えば金−金熱圧着法によ
って接続する複数のバッド２が形成されており、裏面に
はこのバッド２に内部配線３を介して複数のバンプ４が
形成されている。
５は絶縁性を有するキャンプで、前記基板１上に設けら
れている。６はその回路面７に複数のり一ド８を有する
ＩＣで、前記基板１上に複数のバッド２を介して実装さ
れ、かつ前記キャップ５内に接着剤９によって固着され
ている。１ｏはシリコーンラバーからなるスペーサで、
前記基板１上に接着剤１１によって固着されており、前
記ＩＣ６を前記基板１上に保持するように構成されてい
る。このスペーサ１０には、前記回路面７を覆うα線遮
蔽用のシリコーン樹脂１２ （例えば東しシリコーン製
ＪＣＲ６１１０あるいは東芝シリコ−ンＴＳＪ３１３０
等）によって塗布・硬化処理が施されている。このシリ
コーン樹脂１２は、前記基板１および前記スペーサｌＯ
から発生するα線を遮断し得る厚さ（５０μ「）より大
きい寸法に設定されている。
れている。６はその回路面７に複数のり一ド８を有する
ＩＣで、前記基板１上に複数のバッド２を介して実装さ
れ、かつ前記キャップ５内に接着剤９によって固着され
ている。１ｏはシリコーンラバーからなるスペーサで、
前記基板１上に接着剤１１によって固着されており、前
記ＩＣ６を前記基板１上に保持するように構成されてい
る。このスペーサ１０には、前記回路面７を覆うα線遮
蔽用のシリコーン樹脂１２ （例えば東しシリコーン製
ＪＣＲ６１１０あるいは東芝シリコ−ンＴＳＪ３１３０
等）によって塗布・硬化処理が施されている。このシリ
コーン樹脂１２は、前記基板１および前記スペーサｌＯ
から発生するα線を遮断し得る厚さ（５０μ「）より大
きい寸法に設定されている。
このように構成された千ノブキャリアにおいては、α線
放射用のシリコーン樹脂１２によって基板１．リート８
およびスペーサ１０から発生するα線を遮断することが
できる。
放射用のシリコーン樹脂１２によって基板１．リート８
およびスペーサ１０から発生するα線を遮断することが
できる。
また、本実施例においては、α線放射用のシリコーン樹
脂１２が塗布されたスペーサ１０の厚さを所定の寸法に
設定することができるから、ＩＣ６と基板１間の寸法を
均一な寸法に設定することができる。
脂１２が塗布されたスペーサ１０の厚さを所定の寸法に
設定することができるから、ＩＣ６と基板１間の寸法を
均一な寸法に設定することができる。
さらに、本実施例において、ＩＣ６にシリコーン樹脂を
塗布硬化させる必要がないことは、スペーサ１０に対す
るシリコーン樹脂１２の塗布時にＩＣ６に高温熱が加わ
ることがなくなる。
塗布硬化させる必要がないことは、スペーサ１０に対す
るシリコーン樹脂１２の塗布時にＩＣ６に高温熱が加わ
ることがなくなる。
なお、本実施例におけるチップキャリアの製造は、接着
剤１１によって基板１上にスペーサ１０を固着し、次い
でリード８が成形されたＩＣ６をスペーサＩＯ上に保持
し、しかる後リード８とバッド２を金−金熱圧着法によ
って接続してから、接着剤９によってキャップ５にＩＣ
６を固着すると共に、基板１にキャンプ５を固着するこ
とにより行つ。
剤１１によって基板１上にスペーサ１０を固着し、次い
でリード８が成形されたＩＣ６をスペーサＩＯ上に保持
し、しかる後リード８とバッド２を金−金熱圧着法によ
って接続してから、接着剤９によってキャップ５にＩＣ
６を固着すると共に、基板１にキャンプ５を固着するこ
とにより行つ。
また、本実施例におけるスペーサ１０を製造するには、
所定の厚さをもつシリコーンラバーシートに所定の厚さ
をもつシリコーン樹脂１２をスピンコータ等によって塗
布し、次にこれを硬化させてから所定の形状、大きさに
切断するか、あるいは打ち抜くことにより行う。
所定の厚さをもつシリコーンラバーシートに所定の厚さ
をもつシリコーン樹脂１２をスピンコータ等によって塗
布し、次にこれを硬化させてから所定の形状、大きさに
切断するか、あるいは打ち抜くことにより行う。
以上説明したように本発明によれば、基板上にスペーサ
を介して実装されかつキャップに内蔵されその回路面に
リードを有するＩＣを備えたチップキャリアにおいて、
スペーサを、ＩＣの回路面に対向する面にα線放射用の
シリコーン樹脂が塗布されたシリコーンラバーによって
形成したので、α線放射用のシリコーン樹脂によって基
板、リードおよびスペーサから発生するα線を遮断する
ことができ、ＩＣのα線によるソフトエラーの発生を防
止することができる。また、α線放射用のシリコーン樹
脂が塗布されたスペーサの厚さを所定の寸法に設定する
ことができるから、ＩＣと基板間の寸法を均一な寸法に
設定することができ、ＩＣのリード成形を簡単に行うこ
ともできる。さらに、従来のようにＩＣにシリコーン樹
脂を塗布硬化させる必要がないことは、スペーサに対す
るシリコーン樹脂の塗布時にＩＣに高温熱が加わること
がないから、ＩＣの信顛性を向上させることができると
いった利点もある。
を介して実装されかつキャップに内蔵されその回路面に
リードを有するＩＣを備えたチップキャリアにおいて、
スペーサを、ＩＣの回路面に対向する面にα線放射用の
シリコーン樹脂が塗布されたシリコーンラバーによって
形成したので、α線放射用のシリコーン樹脂によって基
板、リードおよびスペーサから発生するα線を遮断する
ことができ、ＩＣのα線によるソフトエラーの発生を防
止することができる。また、α線放射用のシリコーン樹
脂が塗布されたスペーサの厚さを所定の寸法に設定する
ことができるから、ＩＣと基板間の寸法を均一な寸法に
設定することができ、ＩＣのリード成形を簡単に行うこ
ともできる。さらに、従来のようにＩＣにシリコーン樹
脂を塗布硬化させる必要がないことは、スペーサに対す
るシリコーン樹脂の塗布時にＩＣに高温熱が加わること
がないから、ＩＣの信顛性を向上させることができると
いった利点もある。
図は本発明に係るチップキャリアを示す断面図である。
１・・・・基板、２・・・・パッド、４・・・・バンブ
、５・・・・キャップ、６・・・・ＩＣ。 ７・・・・回路面、８・・・・リード、１０・・・・ス
ペーサ、１２・・・・シリコーン樹脂。
、５・・・・キャップ、６・・・・ＩＣ。 ７・・・・回路面、８・・・・リード、１０・・・・ス
ペーサ、１２・・・・シリコーン樹脂。
Claims (1)
- 基板上にスペーサを介して実装されかつキャップに内蔵
されその回路面にリードを有するＩＣを備えたチップキ
ャリアにおいて、前記スペーサを、前記ＩＣの回路面に
対向する面にα線放射用のシリコーン樹脂が塗布された
シリコーンラバーによって形成したことを特徴とするチ
ップキャリア。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3208790A JP2836166B2 (ja) | 1990-02-13 | 1990-02-13 | チツプキヤリア |
| FR9009314A FR2650121B1 (fr) | 1989-07-21 | 1990-07-20 | Support de puce electronique |
| CA 2021682 CA2021682C (en) | 1989-07-21 | 1990-07-20 | Chip-carrier with alpha ray shield |
| US07/962,074 US5264726A (en) | 1989-07-21 | 1992-10-16 | Chip-carrier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3208790A JP2836166B2 (ja) | 1990-02-13 | 1990-02-13 | チツプキヤリア |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03235355A true JPH03235355A (ja) | 1991-10-21 |
| JP2836166B2 JP2836166B2 (ja) | 1998-12-14 |
Family
ID=12349099
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3208790A Expired - Lifetime JP2836166B2 (ja) | 1989-07-21 | 1990-02-13 | チツプキヤリア |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2836166B2 (ja) |
-
1990
- 1990-02-13 JP JP3208790A patent/JP2836166B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2836166B2 (ja) | 1998-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3219043B2 (ja) | 半導体装置のパッケージ方法および半導体装置 | |
| US6426552B1 (en) | Methods employing hybrid adhesive materials to secure components of semiconductor device assemblies and packages to one another and assemblies and packages including components secured to one another with such hybrid adhesive materials | |
| JPS63239827A (ja) | 半導体装置 | |
| JPH03235355A (ja) | チツプキヤリア | |
| TWI220780B (en) | Semiconductor package | |
| US6869832B2 (en) | Method for planarizing bumped die | |
| JP2845218B2 (ja) | 電子部品の実装構造およびその製造方法 | |
| JP2533168B2 (ja) | 半導体装置の製造方法 | |
| JPH02278750A (ja) | チップキャリア | |
| JPH0745960Y2 (ja) | 樹脂封止型半導体装置 | |
| JPH03235354A (ja) | チツプキヤリア | |
| JP2785722B2 (ja) | 樹脂封止型半導体装置 | |
| JPS5891663A (ja) | 半導体装置およびその製造方法 | |
| JPH0526760Y2 (ja) | ||
| JP3232954B2 (ja) | 電子部品の製造方法 | |
| JPH03280559A (ja) | チップキャリア | |
| JP3235520B2 (ja) | 半導体装置の製造方法 | |
| JP2570880B2 (ja) | チップキャリア | |
| JPH09252064A (ja) | Ｂｇａ型半導体装置 | |
| JPH0353549A (ja) | チツプキヤリア型半導体装置 | |
| TW511258B (en) | Substrate-on-chip packaging process | |
| JPH0575009A (ja) | リードフレーム及びそれを用いた半導体装置とその製造方法 | |
| TWI252568B (en) | Device and method for cavity-down package | |
| JPS60137045A (ja) | 樹脂封止形半導体装置 | |
| JPH02254745A (ja) | チップキャリア |