JP2533168B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2533168B2
JP2533168B2 JP63155942A JP15594288A JP2533168B2 JP 2533168 B2 JP2533168 B2 JP 2533168B2 JP 63155942 A JP63155942 A JP 63155942A JP 15594288 A JP15594288 A JP 15594288A JP 2533168 B2 JP2533168 B2 JP 2533168B2
Authority
JP
Japan
Prior art keywords
recess
semiconductor device
epoxy resin
gas
synthetic resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63155942A
Other languages
English (en)
Other versions
JPH01321642A (ja
Inventor
秀一 境
忠信 照井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63155942A priority Critical patent/JP2533168B2/ja
Publication of JPH01321642A publication Critical patent/JPH01321642A/ja
Application granted granted Critical
Publication of JP2533168B2 publication Critical patent/JP2533168B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 〔概要〕 ICカードの要部を成すICモジュールである半導体装置
の製造方法に関し、 半導体チップを封止する合成樹脂内へのボイドの拡が
りを防止することを目的とし、 多層基板に形成された凹部内に半導体チップが実装さ
れ、該凹部が熱硬化性合成樹脂により充填されてなる半
導体装置を製造する方法において、上記合成樹脂を充填
する前に、上記凹部の内部の周囲に、シール材を塗布し
てシール部を形成し、上記多層基板を加熱させて上記シ
ール部を硬化させると共に、上記多層基板より上記凹部
内に出てくるガスを上記シール部内に封じ込め、その
後、上記合成樹脂を充填し、熱硬化させるよう構成す
る。
〔産業上の利用分野〕
本発明はICカードの要部を成すICモジュールである半
導体装置の製造方法に関する。
第9図は一般的なICモジュール1を示す。このICモジ
ュール1は二点鎖線で示すICカード本体2に同図に示す
ように組み込まれている。
ICカード3の厚さt1は0.76mmを薄く、ICモジュール1
の厚さt2は更に薄く、0.55mmである。
ICモジュール1は、三板の基板4,5,6よりなる多層基
板7に形成された凹部8内に半導体チップ9が実装さ
れ、エポキシ樹脂10が半導体チップ9を覆って凹部8内
に充填してある。
11はワイヤ、12はリード、13は電極パッドである。
ICモジュール1の製造方法は、ICモジュール1が上記
のように薄いものであること等を配慮することが必要と
される。
〔従来の技術〕
第10図(A)乃至(C)はICモジュールの従来の製造
方法の1例を示す。図中、第9図で示す構成部分と対応
する部分には同一符号を付す。
第10図(A)に示すように、半導体チップ9を実装
し、ワイヤ11をボンディングした後、エポキシ樹脂10を
凹部8の内部に充填させる。
この後、熱処理してエポキシ樹脂10を熱硬化させる。
この熱処理の過程で、多層基板7からガスが発生す
る。凹部8内に発生したガスは第10図(B)に示すよう
に、エポキシ樹脂10内にボイドとなって拡がり、エポキ
シ樹脂10内に残る。
一部のボイドは符号14,15で示すように表面近くまで
至り、一部のボイドは符号16で示すようにワイヤ11に付
着し、一部のボイドは符号17で示すように連らなる。
〔発明が解決しようとする課題〕
(1) ボイド14,15の影響 上記の熱処理後、ICモジュールを所定の厚さとするた
めこの表面を第10図(B)中線18で示す個所まで研摩す
る。
この研摩により、ボイド14,15が上面に表われ第10図
(C)中符号14a,15aで示すように凹部となる。
ICモジュール上のICカード本体の厚さは極く薄いた
め、凹部14a,15aの影響がICカード3の表面に及び、IC
カード3は第10図(C)中二点鎖線で示すように表面が
凹凸となってしまう。
(2) ボイド16の影響 ボイド16の存在により、ワイヤ11の周辺のエポキシ樹
脂の熱収縮が不均一となり、第10図(C)に示すように
ワイヤ11が断線することがある。
(3) ボイド17の影響 連なるボイド17は水分の進入路となりうる。このた
め、ICモジュール1の耐湿性が低下する。なお、発明者
は、ガスが主に基板4と5との接着部分より第10図
(B)中矢印18で示すように出ることを確認した。従っ
てこのガスは、基板同志を接着している接着剤が発生源
であると考えられる。
本発明は半導体チップを封止する合成樹脂内へボイド
の拡がりを防止しうるようにした半導体装置の製造方法
を提供することを目的とする。
〔課題を解決するための手段〕
本発明は、多層基板に形成された凹部内に半導体チッ
プが実装され、該凹部が熱硬化性合成樹脂により充填さ
れてなる半導体装置を製造する方法において、 上記合成樹脂を充填する前に、上記凹部の内部の周囲
に、シール材を塗布してシール部を形成し、 上記多層基板を加熱させて上記シール部を硬化させる
と共に、上記多層基板より上記凹部内に出てくるガスを
上記シール部内に封じ込め、 その後、上記合成樹脂を充填し、熱硬化させるよう構
成したものである。
〔作用〕
シール部はガスをシール部内に封じ込め、その後の合
成樹脂の熱硬化過程においても封じ込んだ状態に保つ。
これにより、合成樹脂内へのボイドの拡散は制限され
る。
〔実施例〕
第1図(A)乃至(D)は本発明の半導体装置の製造
方法の一実施例を示す図、第2図は本発明方法により製
造されたICモジュールを示す図である。各図中、第9
図,第10図に示す構成部分と対応する部分には同一符号
を付す。
まず、エポキシ樹脂を充填する前に、第1図(A)に
示すように、凹部8の内部のうち基板4と5との境界部
分20に沿って凹部8の全周に亘ってシール材としてソル
ダレジストを塗布する。21はソルダレジストのシール部
である。
このソルダレジストの塗布は、第3図及び第4図に示
すように、凹部8に対応した形状を有し、中心に供給口
22を有し、先端側に四方に扇状に広がる偏平な通路23を
有し、四辺を狭い開口24とされた治具25を使用して行な
う。
即ち、治具25の先端を凹部8内に嵌入させてセット
し、ソルダレジストを矢印方向に供給する。ソルダレジ
ストは各通路23内をB方向に広がり、各開口24より押し
出され、第5図に示すように塗布される。塗布作業は容
易である。
ソルダレジスト製シール部21を形成した後、多層基板
7全体を加熱して熱処理し、シール部21を硬化させる。
このとき、上記境界部分20より、第1図(B)中矢印
26で示すようにガスが出、シール部21内にボイド27が発
生する。
ボイド27の拡散はシール部21の内部に限られ、そのう
ちシール部21も硬化する。
これにより、ボイド27は、第1図(B)に示すよう
に、硬化したソルダレジスト製シール部28内に封じ込め
られた状態となる。
なお、多層基板7は使用する前に熱処理されて大半の
ガスは外部に除去されており、上記のガスは熱処理で発
生しきれずに残ったガスである。
次に、第1図(C)及び第6図に示すように、半導体
チップ9を実装し、ワイヤ11をボンディングする。
その後、第1図(D)に示すように、エポキシ樹脂を
凹部8内に充填し、加熱して熱硬化させ、表面を研磨し
て所定の厚さt2とする。29は硬化したエポキシ樹脂であ
る。
エポキシ樹脂を熱硬化させる過程でも、ボイド27はシ
ール部28内に封じ込められた状態に保たれ、エポキシ樹
脂内には拡散しない。
またエポキシ樹脂の熱硬化の過程で、多層基板7は加
熱され上記境界部分20よりガスが発生しようとするが、
このガスの発生はシール部28により阻止される。エポキ
シ樹脂内に これにより、第2図に示すように、ボイド27は全てシ
ール部28内に封じ込められ、エポキシ樹脂29内にはボイ
ドの拡散の無い、ICモジュール30が製造される。
このように、エポキシ樹脂29内にはボイド27の拡散が
無いため、ICモジュール30は次の効果を有する。
上面には凹凸が無く、ICカード31も上面に凹凸の無
いものとなる。
ワイヤ11の周囲のエポキシ樹脂の熱収縮は均一とな
り、ワイヤ11の切断は起こりにくい。
水分の進入路が無く、耐湿性が向上する。
第7図は本発明方法の変形例を示す。
ソルダレジストを、前記の境界部分20に加えて、基板
5と基板6との境界部分40にも塗布したものである。
この塗布は、第8図に示す、境界部分20に向く通路41
に加えて、境界部分40に向く通路42を有する治具43を使
用して、前記と同様に行なう。
これにより、第7図に示すように、シール部21が境界
部分20にソルダレジスト製シール部43が境界部分40に同
時に形成される。
境界部分20より発生したガスはシール部21内に封じ込
められ、境界部分40より発生はガスもシール部44内に封
じ込められる。このため、エポキシ樹脂内へのボイドの
拡散は上記実施例の場合に比べて更に抑制される。
〔発明の効果〕
以上説明したように、本発明によれば、加熱処理によ
り多層基板より凹部内に出てくるガスをシール部内に封
じ込めることが出来、凹部内に充填された合成樹脂内に
ボイドが拡散することを防止することが出来る。
これにより、上面に凹凸が表われず、ワイヤの断線が
発生せず、しかも耐湿性に優れた半導体装置を製造する
ことが出来る。
【図面の簡単な説明】
第1図(A)乃至(D)は本発明の半導体装置の製造方
法の一実施例を示す図、 第2図は本発明の製造方法により製造されたICモジュー
ルを示す図、 第3図はソルダレジストの塗布を説明する図、 第4図はソルダレジストの塗布を説明する図、 第5図はソルダレジストの塗布後の状態を示す図、 第6図はエポキシ樹脂充填直前の状態を示す平面図、 第7図は本発明方法の変形例を示す図、 第8図はソルダレジストの塗布を説明する図、 第9図は一般的なICモジュールの基本的な構造を示す
図、 第10図は従来の製造方法の1例を示す図である。 図において、 7は多層基板、 8は凹部、 9は半導体チップ、 20,40は境界部分、 21,44はソルダレジスト製シール部、 25は治具、 26はガスが出ることを示す矢印、 27はボイド、 28は硬化したソルダレジスト製シール部、 29は硬化されたエポキシ樹脂、 30はICモジュール を示す。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】多層基板(7)に形成された凹部(8)内
    に半導体チップ(9)が実装され、該凹部が熱硬化性合
    成樹脂(29)により充填されてなる半導体装置を製造す
    る方法において、 上記合成樹脂を充填する前に、上記凹部の内部の周囲
    に、シール材を塗布してシール部(21)を形成し、 上記多層基板(7)を加熱させて上記シール部を硬化さ
    せると共に、上記多層基板より上記凹部(7)内に出て
    くるガス(27)を上記シール部(21,28)内に封じ込
    め、 その後、上記合成樹脂(29)を充填し、熱硬化させるこ
    とを特徴とする半導体装置の製造方法。
JP63155942A 1988-06-23 1988-06-23 半導体装置の製造方法 Expired - Lifetime JP2533168B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63155942A JP2533168B2 (ja) 1988-06-23 1988-06-23 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63155942A JP2533168B2 (ja) 1988-06-23 1988-06-23 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH01321642A JPH01321642A (ja) 1989-12-27
JP2533168B2 true JP2533168B2 (ja) 1996-09-11

Family

ID=15616891

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63155942A Expired - Lifetime JP2533168B2 (ja) 1988-06-23 1988-06-23 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2533168B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2853641B2 (ja) * 1996-02-27 1999-02-03 日本電気株式会社 受光デバイス

Also Published As

Publication number Publication date
JPH01321642A (ja) 1989-12-27

Similar Documents

Publication Publication Date Title
US6902955B2 (en) Method of manufacturing a semiconductor device having a flexible wiring substrate
JP2533168B2 (ja) 半導体装置の製造方法
JPH05267555A (ja) 半導体装置およびその製造方法並びにそれに使用されるリードフレームおよびその製造方法
JPH1050770A (ja) 半導体装置及びその製造方法
JPH08236665A (ja) 樹脂封止型半導体装置及びその製造方法
JPH07302808A (ja) 電子部材のコーティング方法
JP3381563B2 (ja) 半導体装置の製造方法
JPH0689914A (ja) 半導体装置の封止方法
JP3232954B2 (ja) 電子部品の製造方法
JP3216314B2 (ja) 半導体装置およびその製造方法、並びに半導体装置の製造装置
JPH03280452A (ja) 半導体装置
JP2000228424A (ja) 半導体装置および半導体装置の製造方法
JPS62229949A (ja) 樹脂封止型半導体装置の製造方法
JP2836166B2 (ja) チツプキヤリア
JP2799321B2 (ja) 半導体装置の製造方法
JP3045999B2 (ja) リードフレームとそれを用いた半導体装置およびその製造方法
JP3381564B2 (ja) バンプ付チップの実装方法
JPH1178274A (ja) エラストマー塗布用マスク
JPH047107B2 (ja)
JPH0722471A (ja) キャリアテープ、キャリアテープの製造方法、キャリアテープを用いた半導体装置及びその製造方法
US6429537B2 (en) Semiconductor component with method for manufacturing
JPH02277259A (ja) 半導体装置
JPS5891662A (ja) 半導体装置の製造方法
KR20020080136A (ko) 반도체칩과 섭스트레이트의 접착 방법 및 그 구조
JPH01220464A (ja) 樹脂封止型半導体装置