JPH02278750A - チップキャリア - Google Patents
チップキャリアInfo
- Publication number
- JPH02278750A JPH02278750A JP1100449A JP10044989A JPH02278750A JP H02278750 A JPH02278750 A JP H02278750A JP 1100449 A JP1100449 A JP 1100449A JP 10044989 A JP10044989 A JP 10044989A JP H02278750 A JPH02278750 A JP H02278750A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- alpha rays
- chip carrier
- silicone resin
- screening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 229920002050 silicone resin Polymers 0.000 claims abstract description 16
- 238000007789 sealing Methods 0.000 claims 1
- 230000005260 alpha ray Effects 0.000 abstract description 5
- 238000012216 screening Methods 0.000 abstract 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract 2
- 229920005989 resin Polymers 0.000 abstract 2
- 239000011347 resin Substances 0.000 abstract 2
- 229910052710 silicon Inorganic materials 0.000 abstract 2
- 239000010703 silicon Substances 0.000 abstract 2
- 229920001296 polysiloxane Polymers 0.000 description 3
- 238000004382 potting Methods 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Wire Bonding (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電子装置などに使用される配線基板にＩＣを実
装するために用いるチップキャリアに関する。
装するために用いるチップキャリアに関する。
従来、その種のチップキャリアは、α線を防ぐためには
、ＩＣ実装前にＩＣの回路面に高粘度のα線遮蔽用シリ
コーンをボッティングしていた。
、ＩＣ実装前にＩＣの回路面に高粘度のα線遮蔽用シリ
コーンをボッティングしていた。
上述した従来のチップキャリアは、ＩＣ上に高粘度のα
線遮蔽用シリコーン樹脂をボッティングしているため、
ＩＣ上にシリコーンが山状になるため基板にＩＣを実装
するために行なうリード成形が困難になるという欠点が
あり、また、ポツティングしたシリコーン樹脂を硬化す
る時にＩＣに熱かかかり、ＩＣの信頼性が低下するとい
う欠点がある。
線遮蔽用シリコーン樹脂をボッティングしているため、
ＩＣ上にシリコーンが山状になるため基板にＩＣを実装
するために行なうリード成形が困難になるという欠点が
あり、また、ポツティングしたシリコーン樹脂を硬化す
る時にＩＣに熱かかかり、ＩＣの信頼性が低下するとい
う欠点がある。
本発明のチップキャリアは、基板と、前記基板上に形成
された複数のパッドと、前記パッドと接続される複数の
リードを有し前記基板上にフェイスダウンで実装される
ｒＣと、該ＩＣの裏面と接着し前記基板とで前記ＩＣを
封止するキャップとを具備するチップキャリアにおいて
、前記基板上の前記ＩＣと対向する部分にα線遮蔽用シ
リコーン樹脂があることを特徴とする。
された複数のパッドと、前記パッドと接続される複数の
リードを有し前記基板上にフェイスダウンで実装される
ｒＣと、該ＩＣの裏面と接着し前記基板とで前記ＩＣを
封止するキャップとを具備するチップキャリアにおいて
、前記基板上の前記ＩＣと対向する部分にα線遮蔽用シ
リコーン樹脂があることを特徴とする。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例の縦断面図である。
基板１は上面に複数のパッド２を、下面に複数の入畠力
用バンプ３を有し、パッド２とバンプ３とは内部配線４
により接続されている。基板のＩＣ５と対向する部分に
はα線遮蔽用シリコーン樹脂６ （例えば東しシリコー
ン製ＪＣＲ６１１０やＪＣＲ６１２５などがある）が基
板が発生するα線を遮蔽するのに必要な厚さ（５０μｒ
ｎ）以上かつあとで実装されるＩＣ５に接触しない厚さ
以下にボッティング硬化し、形成されている。複数のり
−ド７を有するＩＣ５はリード７を所定の形状に成形さ
れたのち基Ｆｉ１に実装される。そしてり一ド７とパッ
ド２は金−全熱圧着法などにより接続される。そして、
キャップ８はＩＣ５と接着剤９で接着される。また、キ
ャップ８は基板１とも接着されてＴＣ５を封止する。Ｉ
Ｃ５の回路面と対向する基板１の表面にはα浮遮必用シ
リコーン樹脂６があるため基板りが発生するα線は遮蔽
され、ＩＣ５はα線によるソフトエラーを行さない。ま
た、シリコーン樹脂６の形成は、ボッティングし、それ
を硬化して行なうが、ボッティング、硬化は基板１単体
の状態で行なわれるため、シリコーン樹脂６の硬化時の
熱はＩＣ，５にはかからない。したがってＩＣ５の倍額
性は高い。また、ＩＣ５にはシリコーン樹脂６をボッテ
ィングしないため基板１にＩＣ５を実装する際に行うリ
ード成形は容易である。
用バンプ３を有し、パッド２とバンプ３とは内部配線４
により接続されている。基板のＩＣ５と対向する部分に
はα線遮蔽用シリコーン樹脂６ （例えば東しシリコー
ン製ＪＣＲ６１１０やＪＣＲ６１２５などがある）が基
板が発生するα線を遮蔽するのに必要な厚さ（５０μｒ
ｎ）以上かつあとで実装されるＩＣ５に接触しない厚さ
以下にボッティング硬化し、形成されている。複数のり
−ド７を有するＩＣ５はリード７を所定の形状に成形さ
れたのち基Ｆｉ１に実装される。そしてり一ド７とパッ
ド２は金−全熱圧着法などにより接続される。そして、
キャップ８はＩＣ５と接着剤９で接着される。また、キ
ャップ８は基板１とも接着されてＴＣ５を封止する。Ｉ
Ｃ５の回路面と対向する基板１の表面にはα浮遮必用シ
リコーン樹脂６があるため基板りが発生するα線は遮蔽
され、ＩＣ５はα線によるソフトエラーを行さない。ま
た、シリコーン樹脂６の形成は、ボッティングし、それ
を硬化して行なうが、ボッティング、硬化は基板１単体
の状態で行なわれるため、シリコーン樹脂６の硬化時の
熱はＩＣ，５にはかからない。したがってＩＣ５の倍額
性は高い。また、ＩＣ５にはシリコーン樹脂６をボッテ
ィングしないため基板１にＩＣ５を実装する際に行うリ
ード成形は容易である。
シリコーン樹脂６を形成する方法としては小面積に形成
する時には小量のボッティングを、大面積時には大量の
ポツティングを行えばよいが、大面積に薄く形成する方
法の１つとして小量の多点ボッティングがある。また、
基板１を熱しながらシリコーン樹脂６をボッチ、イング
するとポツティングと同時に硬化し、はとんど拡がらな
いためパッド２にシリコーン樹脂６が付着せず、パット
２とリード７との接続が容易に行える。シリコーン樹脂
６の硬化条件は前記のＪＣＲ６１１０，ＪＣＲ６１２５
の場合共に１７５°Ｃ１時間である。
する時には小量のボッティングを、大面積時には大量の
ポツティングを行えばよいが、大面積に薄く形成する方
法の１つとして小量の多点ボッティングがある。また、
基板１を熱しながらシリコーン樹脂６をボッチ、イング
するとポツティングと同時に硬化し、はとんど拡がらな
いためパッド２にシリコーン樹脂６が付着せず、パット
２とリード７との接続が容易に行える。シリコーン樹脂
６の硬化条件は前記のＪＣＲ６１１０，ＪＣＲ６１２５
の場合共に１７５°Ｃ１時間である。
以上説明したように本発明は、基板上のＩＣと対向する
部分にα線遮蔽用シリコーン樹脂を形成することにより
、簡単に、α線によるソフトエラーを生じない信頼性の
高いチップキャリアを得ることができる。
部分にα線遮蔽用シリコーン樹脂を形成することにより
、簡単に、α線によるソフトエラーを生じない信頼性の
高いチップキャリアを得ることができる。
第１図は本発明の一実施例の、縦断面図である。
１・・・基板、２・・・バット、３ ・バンプ、４・・
・内部配線、５・・・ＩＣ２６・・シリコーン樹脂、７
・・・リード、８・・・キャップ、９・・・接着剤。
・内部配線、５・・・ＩＣ２６・・シリコーン樹脂、７
・・・リード、８・・・キャップ、９・・・接着剤。
Claims (1)
- 基板と、前記基板上に形成された複数のパッドと、前記
パッドと接続される複数のリードを有し前記基板上にフ
ェイスダウンで実装されるＩＣと、該ＩＣ（７）裏面と
接着し前記基板とで前記ＩＣを封止するキャップとを具
備するチップキャリアにおいて、前記基板上の前記ＩＣ
と対向する部分にα線遮蔽用シリコーン樹脂があること
を特徴とするチップキャリア。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1100449A JPH02278750A (ja) | 1989-04-19 | 1989-04-19 | チップキャリア |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1100449A JPH02278750A (ja) | 1989-04-19 | 1989-04-19 | チップキャリア |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02278750A true JPH02278750A (ja) | 1990-11-15 |
Family
ID=14274226
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1100449A Pending JPH02278750A (ja) | 1989-04-19 | 1989-04-19 | チップキャリア |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02278750A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008060585A (ja) * | 1994-09-20 | 2008-03-13 | Tessera Inc | 半導体チップの順応性インターフェースを形成する方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS588952B2 (ja) * | 1980-12-05 | 1983-02-18 | マツダ株式会社 | スポツト溶接装置 |
| JPS62261129A (ja) * | 1986-05-08 | 1987-11-13 | Nec Corp | 電子部品の実装体 |
-
1989
- 1989-04-19 JP JP1100449A patent/JPH02278750A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS588952B2 (ja) * | 1980-12-05 | 1983-02-18 | マツダ株式会社 | スポツト溶接装置 |
| JPS62261129A (ja) * | 1986-05-08 | 1987-11-13 | Nec Corp | 電子部品の実装体 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008060585A (ja) * | 1994-09-20 | 2008-03-13 | Tessera Inc | 半導体チップの順応性インターフェースを形成する方法 |
| JP4708401B2 (ja) * | 1994-09-20 | 2011-06-22 | テセラ・インコーポレーテッド | 半導体チップの順応性インターフェースを形成する方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3332516B2 (ja) | 露出裏面を有する熱強化型半導体デバイスと、その製造方法 | |
| CN101325188A (zh) | 具双面增层之晶圆级半导体封装及其方法 | |
| JPS5810841A (ja) | 樹脂封止形半導体装置 | |
| JPH02278750A (ja) | チップキャリア | |
| KR100674501B1 (ko) | 플립 칩 본딩 기술을 이용한 반도체 칩 실장 방법 | |
| JPS6077446A (ja) | 封止半導体装置 | |
| US6869832B2 (en) | Method for planarizing bumped die | |
| JPH0345542B2 (ja) | ||
| JP2836166B2 (ja) | チツプキヤリア | |
| JP2000236002A (ja) | フリップチップ接続方法 | |
| JPS60147140A (ja) | 半導体素子チツプの実装方法 | |
| KR100308899B1 (ko) | 반도체패키지및그제조방법 | |
| JPH03280559A (ja) | チップキャリア | |
| JP2785722B2 (ja) | 樹脂封止型半導体装置 | |
| JP2570880B2 (ja) | チップキャリア | |
| JPS59193033A (ja) | 半導体素子の封止方法 | |
| JPH0745960Y2 (ja) | 樹脂封止型半導体装置 | |
| JPH01209750A (ja) | 半導体装置 | |
| JPS59145534A (ja) | 半導体デバイスの封止方法 | |
| JPH0485842A (ja) | チップキャリア | |
| JPH02254745A (ja) | チップキャリア | |
| JPH11224883A (ja) | 樹脂封止半導体装置の製造方法および樹脂封止半導体装置 | |
| JPS6269538A (ja) | 樹脂封止半導体装置 | |
| JPH11297730A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPS61240664A (ja) | 半導体装置 |