JPH11297730A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法

Info

Publication number
JPH11297730A
JPH11297730A JP9591698A JP9591698A JPH11297730A JP H11297730 A JPH11297730 A JP H11297730A JP 9591698 A JP9591698 A JP 9591698A JP 9591698 A JP9591698 A JP 9591698A JP H11297730 A JPH11297730 A JP H11297730A
Authority
JP
Japan
Prior art keywords
semiconductor element
silicone resin
semiconductor device
die
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9591698A
Other languages
English (en)
Inventor
Hiroyuki Yamakawa
裕之 山川
Yukihiro Maeda
幸宏 前田
Toshio Suzuki
俊夫 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP9591698A priority Critical patent/JPH11297730A/ja
Publication of JPH11297730A publication Critical patent/JPH11297730A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 配線基板上の半導体素子及びボンディングワ
イヤを覆った状態で封止するためのシリコーン系樹脂中
に気泡が残った状態になることを未然に防止し、その気
泡に起因した不具合の発生を効果的に防止すること。 【解決手段】 樹脂封止型半導体装置８は、セラミック
基板２上にＩＣチップ１をダイボンディングすると共
に、このＩＣチップ１及びボンディングワイヤ５を被覆
するようにして封止用の熱硬化型シリコーンゴム７を設
けた構成となっている。樹脂封止型半導体装置８の製造
時には、熱硬化型シリコーンゴム７を硬化させるための
キュア工程に先立って、ＩＣチップ１及びボンディング
ワイヤ５を被覆した状態となるように熱硬化型シリコー
ンゴム７を塗布した後に、そのセラミック基板２を減圧
雰囲気内に所定時間だけ放置することによって、上記シ
リコーンゴム７内の気泡を離脱させるという脱泡工程が
行われる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、配線基板上にダイ
ボンディングされた半導体素子及びボンディングワイヤ
をシリコーン系樹脂によって封止して構成される樹脂封
止型の半導体装置及び半導体装置の製造方法に関する。
【０００２】
【従来の技術】従来より、配線基板上に半導体素子をダ
イボンディングすると共に、その半導体素子及び配線基
板間をボンディングワイヤにより接続する構成とした半
導体装置においては、半導体素子及びボンディングワイ
ヤの機械的保護を行うために、それらをシリコーンゴム
により覆って封止する構造とすることが一般的になって
いる。
【０００３】
【発明が解決しようとする課題】このような封止構造の
半導体装置を製造する場合、従来では、半導体素子及び
ボンディングワイヤをシリコーンゴムにより覆った後
に、当該シリコーンゴムをその硬化温度以上に加温した
状態を一定時間だけ保持するというキュア工程を行うこ
とが一般的となっている。ところが、このようなキュア
工程を行った場合には、シリコーンゴム中に存在する気
泡が膨張すると共に、そのまま残置されるという現象が
発生するものであり、場合によっては気泡の膨張及び収
縮に起因してボンディングワイヤの断線が発生したり、
気泡の存在がリーク発生の原因になることがあり、この
ような点が未解決の課題となっていた。また、半導体素
子のためのダイボンディング材とシリコーンゴムとの界
面に空気が残留し、この空気がボンディングワイヤの断
線やリーク発生の原因になる場合もあり、この点も未解
決の課題となっていた。
【０００４】本発明は上記のような事情に鑑みてなされ
たものであり、その目的は、配線基板上の半導体素子及
びボンディングワイヤを覆った状態で封止するためのシ
リコーン系樹脂中に気泡が残った状態になることを未然
に防止できて、その気泡に起因した不具合の発生を効果
的に防止できるようになる半導体装置及び半導体装置の
製造方法を提供することにある。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に請求項１に記載したような半導体装置の製造方法を採
用することができる。この製造方法によれば、半導体素
子を配線基板上にダイボンディングした後に、当該半導
体素子及び配線基板間をボンディングワイヤにより接続
するという実装工程、上記半導体素子及びボンディング
ワイヤをシリコーン系樹脂により被覆した後に減圧雰囲
気内に所定時間放置することによって上記シリコーン系
樹脂内の気泡を離脱させる脱泡工程が順次行われ、この
後にシリコーン系樹脂を硬化させるためのキュア工程が
行われる。このため、キュア工程においてシリコーン系
樹脂が硬化のために加温されるような状況下にある場合
でも、そのシリコーン系樹脂内に気泡が残置されたまま
になる可能性が低くなるものであり、結果的に、シリコ
ーン系樹脂内に残置された気泡に起因してボンディング
ワイヤが断線したり、リークが発生したりするなどの不
具合を効果的に防止できるようになる。
【０００６】この場合、請求項２に記載した製造方法の
ように、前記脱泡工程において、シリコーン系樹脂をそ
の硬化温度より低く設定された温度に加温する構成とし
た場合には、シリコーン系樹脂の硬化が抑止された状態
で当該シリコーン系樹脂内からの気泡の離脱が促進され
るようになり、結果的に、残置気泡に起因した不具合の
発生を確実に防止可能となるものである。
【０００７】請求項３に記載した半導体装置の製造方法
によれば、半導体素子の実装工程、半導体素子及びボン
ディングワイヤを室温硬化型のシリコーン系樹脂により
被覆する被覆工程が行われ、この後に、上記室温硬化型
のシリコーン系樹脂が硬化するまで室温雰囲気に放置す
るというキュア工程が実行される。このように、キュア
工程においてシリコーン系樹脂が加温されることがない
ため、そのシリコーン系樹脂中に存在する気泡が膨張し
た状態で残置されるという現象が発生することがなくな
り、結果的に、シリコーン系樹脂内に膨張状態で残置さ
れる気泡に起因したボンディングワイヤの断線やリーク
の発生を招くことがなくなる。
【０００８】請求項４に記載した半導体装置の製造方法
によれば、半導体素子を封止用のシリコーン系樹脂と同
じ材質のダイボンディング材を使用して配線基板上にダ
イボンディングした後に、当該半導体素子及び配線基板
間をボンディングワイヤにより接続する実装工程、上記
半導体素子及びボンディングワイヤをシリコーン系樹脂
により被覆する被覆工程、上記シリコーン系樹脂を硬化
させるキュア工程が順次実行される。このように、半導
体素子のためのダイボンディング材と封止用のシリコー
ン系樹脂とが同一の材質であった場合には、それらの界
面に空気が残留する可能性が低くなるものであり、結果
的に、シリコーン系樹脂内に残置された気泡に起因して
ボンディングワイヤが断線したり、リークが発生したり
するなどの不具合を効果的に防止できるようになる。
【０００９】請求項５に記載した半導体装置の製造方法
によれば、半導体素子をダイボンディング材を使用して
配線基板上にダイボンディングした後に、当該半導体素
子及び配線基板間をボンディングワイヤにより接続する
実装工程、上記ダイボンディング材にその表面凹凸を埋
め且つ表面濡れ性を高めるための表面処理剤を塗布する
塗布工程、上記半導体素子及びボンディングワイヤをシ
リコーン系樹脂により被覆する被覆工程が順次行われ、
この後に、前記シリコーン系樹脂を硬化させるキュア工
程が実行される。このように、半導体素子のためのダイ
ボンディング材の表面凹凸を埋めると共にその表面濡れ
性を高めるための表面処理剤が塗布されていた場合に
は、上記ダイボンディング材とこれを被覆するように設
けられる封止用シリコーン系樹脂との界面に空気が残留
する可能性が低くなるものであり、結果的に、シリコー
ン系樹脂内に残置された気泡に起因してボンディングワ
イヤが断線したり、リークが発生したりするなどの不具
合を効果的に防止できるようになる。
【００１０】また、前記目的を達成するために請求項６
に記載したような手段を採用できる。この手段によれ
ば、半導体素子及びボンディングワイヤを封止するため
のシリコーン系樹脂として室温硬化型のものを使用する
構成となっているから、そのシリコーン系樹脂を硬化さ
せるためのキュア工程を室温雰囲気で行えば済むように
なる。このため、シリコーン系樹脂中に存在する気泡が
膨張した状態で残置されるという現象が発生することが
なくなり、結果的に、シリコーン系樹脂内に膨張状態で
残置される気泡に起因したボンディングワイヤの断線や
リークの発生を招くことがなくなるものである。
【００１１】請求項７に記載した手段によれば、半導体
素子のダイボンディング材が、当該半導体素子及びボン
ディングワイヤを封止するためのシリコーン系樹脂と同
じ材質のもので構成されているから、製造過程におい
て、それらダイボンディング材及びシリコーン系樹脂の
界面に空気が残留する可能性が低くなるものであり、結
果的に、シリコーン系樹脂内に残置された気泡に起因し
てボンディングワイヤが断線したり、リークが発生した
りするなどの不具合を効果的に防止できるようになる。
【００１２】請求項８に記載した手段によれば、半導体
素子のダイボンディング材と前記封止用のシリコーン系
樹脂との間に、そのダイボンディング材の表面凹凸を埋
め且つ表面濡れ性を高めるための表面処理剤が介在され
た構成となっているから、上記ダイボンディング材とこ
れを被覆するように設けられる封止用シリコーン系樹脂
との界面に空気が残留する可能性が低くなるものであ
り、結果的に、シリコーン系樹脂内に残置された気泡に
起因してボンディングワイヤが断線したり、リークが発
生したりするなどの不具合を効果的に防止できるように
なる。
【００１３】
【発明の実施の形態】（第１の実施の形態）以下、本発
明の第１実施例について図１及び図２を参照しながら説
明する。図１には、本実施例で対象とする樹脂封止型半
導体装置の模式的な断面構造が示されている。この図１
において、半導体素子としてのＩＣチップ１は、セラミ
ック基板２（本発明でいう配線基板に相当）上にダイボ
ンディングされるものであり、このときのダイボンディ
ング材としては例えばＡｇフィラーを充填したエポキシ
系の接着剤３が使用される。上記ＩＣチップ１は、セラ
ミック基板２上に形成された配線パターン４に対し、Ａ
ｕなどより成るボンディングワイヤ５により接続され
る。尚、上記配線パターン４はＣｕ、Ａｇ、Ａｕなどを
使用して構成される。
【００１４】セラミック基板２上には、配線パターン４
を部分的に覆うようにして絶縁保護用の焼成ガラス６が
形成されると共に、ＩＣチップ１及びボンディングワイ
ヤ５を被覆するようにして封止用の熱硬化型シリコーン
ゴム７（本発明でいうシリコーン系樹脂に相当）が設け
られるものであり、これにより樹脂封止型半導体装置８
が完成される構成となっている。
【００１５】上記のような樹脂封止型半導体装置８は、
配線パターン４及び焼成ガラス６が形成されたセラミッ
ク基板２を用意した上で、図２に示すように、実装工程
Ａ１、脱泡工程Ａ２及びキュア工程Ａ３を順次実行する
ことにより製造されるものであり、以下、各工程Ａ１〜
Ａ３の具体的内容について説明する。
【００１６】まず、実装工程Ａ１では、ＩＣチップ１を
セラミック基板２の所定位置に接着剤３を介してダイボ
ンディングした後に、当該ＩＣチップ１と配線パターン
４との間をボンディングワイヤ５によって接続する。
【００１７】脱泡工程Ａ２では、セラミック基板２上
に、ＩＣチップ１及びボンディングワイヤ５を被覆した
状態となるように熱硬化型シリコーンゴム７を塗布した
後に、そのセラミック基板２を減圧雰囲気（例えば−７
０ｍＨｇ）内に所定時間（例えば１０分）だけ放置する
ことによって、上記シリコーンゴム７内の気泡を離脱さ
せる。
【００１８】そして、キュア工程Ａ３では、熱硬化型シ
リコーンゴム７をその硬化温度以上に設定されたキュア
温度で１時間程度加熱することにより、当該シリコーン
ゴム７を硬化させる。
【００１９】上記した本実施例によれば、キュア工程Ａ
３に先立って、熱硬化型シリコーンゴム７が塗布された
状態のセラミック基板２を減圧雰囲気内に放置して当該
シリコーンゴム７内の気泡を離脱させるという脱泡工程
Ａ２が行われるから、その後のキュア工程Ａ３において
シリコーンゴム７が硬化のために加温される場合であっ
ても、そのシリコーンゴム７内に気泡が残置されたまま
になる可能性が低くなるものであり、結果的に、熱硬化
型シリコーンゴム７内に残置された気泡に起因してボン
ディングワイヤ５が断線したり、リークが発生したりす
るなどの不具合を効果的に防止できるようになる。
【００２０】尚、上記実施例では、脱泡工程Ａ２での温
度条件について言及しなかったが、例えば、脱泡工程Ａ
２において熱高硬化型シリコーンゴム７をその硬化温度
より低く設定された温度に加温する構成としても良く、
このように構成した場合には、熱硬化型シリコーンゴム
７の硬化が抑止された状態で当該シリコーンゴム７内か
らの気泡の離脱が促進されるようになり、結果的に、残
置気泡に起因した不具合の発生を確実に防止可能にな
る。
【００２１】（第２の実施の形態）図３及び図４には本
発明の第２実施例が示されており、以下これについて前
記第１実施例と異なる部分のみ説明する。即ち、この第
２実施例では、模式的な断面構造を示す図３のように、
ＩＣチップ１及びボンディングワイヤ５を被覆した状態
で封止するためのシリコーン系樹脂として室温硬化型シ
リコーンゴム９を利用したことに特徴を有するものであ
り、斯様な室温硬化型シリコーンゴム９を室温雰囲気で
硬化させることにより樹脂封止型半導体装置１０を完成
させた点に特徴を有する。
【００２２】上記のような樹脂封止型半導体装置１０
は、配線パターン４及び焼成ガラス６が形成されたセラ
ミック基板２を用意した上で、図４に示すように、実装
工程Ｂ１、被覆工程Ｂ２及びキュア工程Ｂ３を順次実行
することにより製造されるものであり、以下、各工程Ｂ
１〜Ｂ３の具体的内容について説明する。
【００２３】まず、実装工程Ｂ１では、ＩＣチップ１を
セラミック基板２の所定位置に接着剤３を介してダイボ
ンディングした後に、当該ＩＣチップ１と配線パターン
４との間をボンディングワイヤ５によって接続する。
【００２４】被覆工程Ｂ２では、ＩＣチップ１及びボン
ディングワイヤ５を室温硬化型シリコーンゴム９により
被覆する。そして、キュア工程Ｂ３では、上記室温硬化
型シリコーンゴム９が硬化するまで室温雰囲気に長時間
放置することにより、当該シリコーンゴム９に空気中の
湿気による縮合反応を生起させ、以てシリコーンゴム９
を硬化させる。
【００２５】上記した本実施例によれば、キュア工程Ｂ
３においてシリコーンゴム９が加温されることがないた
め、そのシリコーンゴム９中に存在する気泡が膨張した
状態で残置されるという現象が発生することがなくな
り、結果的に、シリコーンゴム９内に膨張状態で残置さ
れる気泡に起因したボンディングワイヤ５の断線やリー
クの発生を招くことがなくなるものである。
【００２６】（第３の実施の形態）図５及び図６には本
発明の第３実施例が示されており、以下これについて前
記第１実施例と異なる部分のみ説明する。即ち、この第
３実施例では、模式的な断面構造を示す図５のように、
ＩＣチップ１のダイボンディング材として、封止用のシ
リコーンゴム７と同じ材質のシリコーンゴム１１を利用
したことに特徴を有するものであり、斯様なシリコーン
ゴム１１をダイボンディング材としたＩＣチップ１並び
にボンディングワイヤ５をシリコーンゴム７により被覆
して封止することによって樹脂封止型半導体装置１２を
完成させた点に特徴を有する。尚、上記ダイボンディン
グ用のシリコーンゴムに導電性が必要な場合には、Ａｇ
などの導電性フィラーを充填すれば良いものである。
【００２７】上記のような樹脂封止型半導体装置１２
は、配線パターン４及び焼成ガラス６が形成されたセラ
ミック基板２を用意した上で、図６に示すように、実装
工程Ｃ１、被覆工程Ｃ２及びキュア工程Ｃ３を順次実行
することにより製造されるものであり、以下、各工程Ｃ
１〜Ｃ３の具体的内容について説明する。
【００２８】まず、実装工程Ｃ１では、ＩＣチップ１を
セラミック基板２の所定位置にシリコーンゴム１１を介
してダイボンディングした後に、当該ＩＣチップ１と配
線パターン４との間をボンディングワイヤ５によって接
続する。
【００２９】被覆工程Ｃ２では、ＩＣチップ１及びボン
ディングワイヤ５を熱硬化型シリコーンゴム７により被
覆する。そして、キュア工程Ｃ３では、シリコーンゴム
７をその硬化温度以上に設定されたキュア温度で１時間
程度加熱することにより、当該シリコーンゴム７を硬化
させる。
【００３０】上記した本実施例によれば、ＩＣチップ１
のためのダイボンディング材として、封止用のシリコー
ンゴム７と同一の材質のシリコーンゴム１１を使用する
構成となっているから、それらシリコーンゴム７及び１
１の界面に空気が残留する可能性が低くなるものであ
り、結果的に、封止用のシリコーンゴム７内に残置され
た気泡に起因してボンディングワイヤ５が断線したり、
リークが発生したりするなどの不具合を効果的に防止で
きるようになる。
【００３１】（第４の実施の形態）図７及び図８には本
発明の第４実施例が示されており、以下これについて前
記第１実施例と異なる部分のみ説明する。即ち、この第
４実施例では、模式的な断面構造を示す図７のように、
ＩＣチップ１のダイボンディング材である接着剤３（Ａ
ｇフィラーを充填したエポキシ系接着剤）と、封止用の
シリコーンゴム７との間に、その接着剤３の表面凹凸を
埋め且つ表面濡れ性を高めるための表面処理剤としてシ
ランカップリング剤１３を介在させた状態の樹脂封止型
半導体装置１４を形成した点に特徴を有する。
【００３２】上記樹脂封止型半導体装置１４は、配線パ
ターン４及び焼成ガラス６が形成されたセラミック基板
２を用意した上で、図８に示すように、実装工程Ｄ１、
塗布工程Ｄ２、被覆工程Ｄ３及びキュア工程Ｄ４を順次
実行することにより製造されるものであり、以下、各工
程Ｄ１〜Ｄ４の具体的内容について説明する。
【００３３】まず、実装工程Ｄ１では、ＩＣチップ１を
セラミック基板２の所定位置に接着剤３を介してダイボ
ンディングした後に、当該ＩＣチップ１と配線パターン
４との間をボンディングワイヤ５によって接続する。
【００３４】塗布工程Ｄ２では、接着剤３にその表面凹
凸を埋め且つ表面濡れ性を高めるためのシランカップリ
ング剤１３を塗布する。
【００３５】被覆工程Ｄ３では、ＩＣチップ１及びボン
ディングワイヤ５を熱硬化型シリコーンゴム７により被
覆する。そして、キュア工程Ｄ４では、シリコーンゴム
７をその硬化温度以上に設定されたキュア温度で１時間
程度加熱することにより、当該シリコーンゴム７を硬化
させる。
【００３６】上記した本実施例によれば、ＩＣチップ１
をダイボンディングするための接着剤３の表面に、その
表面凹凸を埋めると共に表面濡れ性を高めるためのシラ
ンカップリング剤１３が塗布されているから、接着剤３
とこれを被覆するように設けられる封止用シリコーンゴ
ム７との界面に空気が残留する可能性が低くなるもので
あり、結果的に、シリコーンゴム７内に残置された気泡
に起因してボンディングワイヤ５が断線したり、リーク
が発生したりするなどの不具合を効果的に防止できるよ
うになる。
【００３７】（その他の実施の形態）尚、本発明は上記
した実施例に限定されるものではなく、次のような変形
または拡張が可能である。第３及び第４実施例におい
て、封止用のシリコーンゴム７に代えて、第２実施例の
ような室温硬化型のシリコーンゴム９を利用する構成と
することもできる。第４実施例におけるシランカップリ
ング材１３を第１ないし第３実施例の構成において同様
に設けることも可能である。
【図面の簡単な説明】
【図１】本発明の第１実施例を示す樹脂封止型半導体装
置の模式的断面図
【図２】製造方法を説明するための流れ図
【図３】本発明の第２実施例を示す図１相当図
【図４】図２相当図
【図５】本発明の第３実施例を示す図１相当図
【図６】図２相当図
【図７】本発明の第４実施例を示す図１相当図
【図８】図２相当図
【符号の説明】 １はＩＣチップ（半導体素子）、２はセラミック基板
（配線基板）、３は接着剤（ダイボンディング材）、５
はボンディングワイヤ、７は熱硬化型シリコーンゴム
（シリコーン系樹脂）、８は樹脂封止型半導体装置、９
は室温硬化型シリコーン樹脂、１０は樹脂封止型半導体
装置、１１はシリコーンゴム（ダイボンディング材）、
１２は樹脂封止型半導体装置、１３はシランカップリン
グ剤（表面処理材）、１４は樹脂封止型半導体装置を示
す。
フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 23/31

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 配線基板上にダイボンディングされた半
    導体素子を、当該半導体素子及び配線基板間を接続した
    ボンディングワイヤと共にシリコーン系樹脂により封止
    して構成される半導体装置の製造方法において、 前記半導体素子を前記配線基板上にダイボンディングし
    た後に、当該半導体素子及び配線基板間をボンディング
    ワイヤにより接続する実装工程と、 前記半導体素子及びボンディングワイヤをシリコーン系
    樹脂により被覆した後に減圧雰囲気内に所定時間放置す
    ることによって上記シリコーン系樹脂内の気泡を離脱さ
    せる脱泡工程と、 前記シリコーン系樹脂を硬化させるキュア工程とを順次
    実行することを特徴とする半導体装置の製造方法。
  2. 【請求項２】 前記脱泡工程は、前記シリコーン系樹脂
    をその硬化温度より低く設定された温度に加温しながら
    行われることを特徴とする請求項１記載の半導体装置の
    製造方法。
  3. 【請求項３】 配線基板上にダイボンディングされた半
    導体素子を、当該半導体素子及び配線基板間を接続した
    ボンディングワイヤと共にシリコーン系樹脂により封止
    して構成される半導体装置の製造方法において、 前記半導体素子を前記配線基板上にダイボンディングし
    た後に、当該半導体素子及び配線基板間をボンディング
    ワイヤにより接続する実装工程と、 前記半導体素子及びボンディングワイヤを室温硬化型の
    シリコーン系樹脂により被覆する被覆工程と、 前記シリコーン系樹脂が硬化するまで室温雰囲気に放置
    するキュア工程を実行することを特徴とする半導体装置
    の製造方法。
  4. 【請求項４】 配線基板上にダイボンディングされた半
    導体素子を、当該半導体素子及び配線基板間を接続した
    ボンディングワイヤと共にシリコーン系樹脂により封止
    して構成される半導体装置の製造方法において、 前記半導体素子を前記封止用のシリコーン系樹脂と同じ
    材質のダイボンディング材を使用して前記配線基板上に
    ダイボンディングした後に、当該半導体素子及び配線基
    板間をボンディングワイヤにより接続する実装工程と、 前記半導体素子及びボンディングワイヤをシリコーン系
    樹脂により被覆する被覆工程と、 前記シリコーン系樹脂を硬化させるキュア工程を実行す
    ることを特徴とする半導体装置の製造方法。
  5. 【請求項５】 配線基板上にダイボンディングされた半
    導体素子を、当該半導体素子及び配線基板間を接続した
    ボンディングワイヤと共にシリコーン系樹脂により封止
    して構成される半導体装置の製造方法において、 前記半導体素子をダイボンディング材を使用して前記配
    線基板上にダイボンディングした後に、当該半導体素子
    及び配線基板間をボンディングワイヤにより接続する実
    装工程と、 前記ダイボンディング材にその表面凹凸を埋め且つ表面
    濡れ性を高めるための表面処理剤を塗布する塗布工程
    と、 前記半導体素子及びボンディングワイヤをシリコーン系
    樹脂により被覆する被覆工程と、 前記シリコーン系樹脂を硬化させるキュア工程を実行す
    ることを特徴とする半導体装置の製造方法。
  6. 【請求項６】 配線基板上にダイボンディングされた半
    導体素子を、当該半導体素子及び配線基板間を接続した
    ボンディングワイヤと共にシリコーン系樹脂により封止
    して構成される半導体装置において、 前記封止用のシリコーン系樹脂として室温硬化型のもの
    を使用したことを特徴とする半導体装置。
  7. 【請求項７】 配線基板上にダイボンディングされた半
    導体素子を、当該半導体素子及び配線基板間を接続した
    ボンディングワイヤと共にシリコーン系樹脂により封止
    して構成される半導体装置において、 前記半導体素子のダイボンディング材を、前記封止用の
    シリコーン系樹脂と同じ材質のもので構成したことを特
    徴とする半導体装置。
  8. 【請求項８】 配線基板上にダイボンディングされた半
    導体素子を、当該半導体素子及び配線基板間を接続した
    ボンディングワイヤと共にシリコーン系樹脂により封止
    して構成される半導体装置において、 前記半導体素子のダイボンディング材と前記封止用のシ
    リコーン系樹脂との間に、そのダイボンディング材の表
    面凹凸を埋め且つ表面濡れ性を高めるための表面処理剤
    を介在させたことを特徴とする半導体装置。
JP9591698A 1998-04-08 1998-04-08 半導体装置及び半導体装置の製造方法 Pending JPH11297730A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9591698A JPH11297730A (ja) 1998-04-08 1998-04-08 半導体装置及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9591698A JPH11297730A (ja) 1998-04-08 1998-04-08 半導体装置及び半導体装置の製造方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2006094422A Division JP2006186402A (ja) 2006-03-30 2006-03-30 半導体装置及び半導体装置の製造方法
JP2006094421A Division JP2006186401A (ja) 2006-03-30 2006-03-30 半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH11297730A true JPH11297730A (ja) 1999-10-29

Family

ID=14150611

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9591698A Pending JPH11297730A (ja) 1998-04-08 1998-04-08 半導体装置及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH11297730A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001307049A (ja) * 2000-04-21 2001-11-02 Dainippon Printing Co Ltd 非接触式データキャリア
JP2008016564A (ja) * 2006-07-04 2008-01-24 Mitsubishi Electric Corp 樹脂封止型パワーモジュール
WO2016051449A1 (ja) * 2014-09-29 2016-04-07 新電元工業株式会社 半導体パッケージの製造方法および半導体パッケージ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001307049A (ja) * 2000-04-21 2001-11-02 Dainippon Printing Co Ltd 非接触式データキャリア
JP2008016564A (ja) * 2006-07-04 2008-01-24 Mitsubishi Electric Corp 樹脂封止型パワーモジュール
WO2016051449A1 (ja) * 2014-09-29 2016-04-07 新電元工業株式会社 半導体パッケージの製造方法および半導体パッケージ
JP5930566B1 (ja) * 2014-09-29 2016-06-08 新電元工業株式会社 半導体パッケージの製造方法および半導体パッケージ
US9548262B2 (en) 2014-09-29 2017-01-17 Shindengen Electric Manufacturing Co., Ltd. Method of manufacturing semiconductor package and semiconductor package

Similar Documents

Publication Publication Date Title
KR101398404B1 (ko) 기계적으로 분리된 리드 부착물을 갖는 플라스틱오버몰딩된 패키지들
TW201312669A (zh) 半導體封裝結構的製造方法
US20070080435A1 (en) Semiconductor packaging process and carrier for semiconductor package
JPH0685132A (ja) 半導体装置
JP2000124164A (ja) 半導体装置の製造方法及び実装方法
JPH11297730A (ja) 半導体装置及び半導体装置の製造方法
JP2806348B2 (ja) 半導体素子の実装構造及びその製造方法
JP2004515060A (ja) 封止された電子素子および電子素子を封止する方法
JP2006186401A (ja) 半導体装置及び半導体装置の製造方法
JP4583757B2 (ja) 集積回路を包む方法
US6383843B1 (en) Using removable spacers to ensure adequate bondline thickness
JP2006186402A (ja) 半導体装置及び半導体装置の製造方法
JPS63107156A (ja) 樹脂封止型半導体装置
JPH08236560A (ja) 半導体集積回路装置およびその製造方法
JPH08288428A (ja) 樹脂封止型半導体装置
JPH06209071A (ja) 樹脂封止半導体装置およびその製造方法
JPH10223700A (ja) 樹脂封止半導体装置及びその製造方法
JP3918303B2 (ja) 半導体パッケージ
KR100308899B1 (ko) 반도체패키지및그제조방법
CN201134426Y (zh) 芯片封装结构
JPH0547988A (ja) 半導体装置
TW518732B (en) A semiconductor packaging process for ball grid array (BGA)
JPH11224883A (ja) 樹脂封止半導体装置の製造方法および樹脂封止半導体装置
JPH07142633A (ja) 半導体集積回路装置
TW541671B (en) Semiconductor chip package method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040601

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050426

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050623

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060330

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060411

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20060512