JP2004515060A - 封止された電子素子および電子素子を封止する方法 - Google Patents
封止された電子素子および電子素子を封止する方法 Download PDFInfo
- Publication number
- JP2004515060A JP2004515060A JP2002544779A JP2002544779A JP2004515060A JP 2004515060 A JP2004515060 A JP 2004515060A JP 2002544779 A JP2002544779 A JP 2002544779A JP 2002544779 A JP2002544779 A JP 2002544779A JP 2004515060 A JP2004515060 A JP 2004515060A
- Authority
- JP
- Japan
- Prior art keywords
- die pad
- chip
- gel
- electronic device
- compound
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 12
- 238000007789 sealing Methods 0.000 title claims abstract description 5
- 239000000499 gel Substances 0.000 claims abstract description 34
- 150000001875 compounds Chemical class 0.000 claims abstract description 10
- 238000001746 injection moulding Methods 0.000 claims description 3
- 229920001169 thermoplastic Polymers 0.000 claims description 3
- 239000004416 thermosoftening plastic Substances 0.000 claims description 3
- 229920001296 polysiloxane Polymers 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 description 22
- 229940126214 compound 3 Drugs 0.000 description 8
- 239000004020 conductor Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910002555 FeNi Inorganic materials 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000009969 flowable effect Effects 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011796 hollow space material Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/293—Organic, e.g. plastic
- H01L23/296—Organo-silicon compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3135—Double encapsulation or coating and encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/8592—Applying permanent coating, e.g. protective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Packaging Frangible Articles (AREA)
Abstract
封止された電子素子ならびに電子素子を封止する方法が提案されており、ここではチップ(1)がダイパッド(2)の上面に取り付けられる。ダイパッド(2)とチップ(1)とはコンパウンド(3)によって包囲されている。チップ(1)の上面とダイパッド(2)の下面とにゲル(11,12)が配置されている。
Description
【0001】
背景技術
本発明は、請求項1の上位概念に記載の形式の、封止された電子素子、ならびに電子素子を封止する方法に関する。
【0002】
封止された電子素子は既に公知であり、ここでは半導体チップがリードフレームのダイパッドの表面に取り付けられる。後続のステップで、ダイパッド、チップ、およびリードフレームの別の部分が、コンパウンドによって包囲されるので、チップのための密なパッケージが形成される。
【0003】
発明の利点
本発明による封止された電子素子、ならびに電子素子を封止する方法の有する利点によれば、コンパウンドとダイパッドと半導体チップとの有する熱膨張係数がそれぞれ異なっていることに起因する機械的な負荷が低減される。
【0004】
別の利点および改良形は、従属請求項から明らかである。特に有利には、シリコーンゲルまたはフルオロシリコーンゲルが用いられる。チップを包囲するコンパウンドとして、特に簡単な形式では射出成形で処理できるような熱可塑性プラスチックが用いられる。望ましくは、ゲルは適当な耐熱性を有している。選択的にゲルは、最初に第1の面で取り付けて、別の第2の面で取り付けるまえに、硬化させることができる。ほとんど全ての種類のゲルを用いることができる。適当な粘性高さを有するゲルを両面で取り付け、そのあとで硬化させることもできる。特に簡単には、紫外線の影響で硬化するかまたは活性化されるか、もしくは既に室温で硬化するようなゲルを用いることができる。
【0005】
実施例の説明
次に本発明の実施例を図示し、詳しく説明する。
【0006】
図1には、従来の電子素子が横断面図で示されている。電子素子は半導体チップ1を備えており、この半導体チップ1は金属製のダイパッド2上に配置されている。半導体チップの上面は、ボンディングワイヤ5によって電気的に導体路エレメント4と接続されている。半導体チップ1、ダイパッド2、ボンディングワイヤ5および導体路エレメントの一部は、コンパウンド3によって取り囲まれており、このコンパウンド3は、電子素子の実際のパッケージを成す。電子素子は、外側からみてコンパウンド3から成っており、このコンパウンド3から導体路エレメント4が導出している。導体路エレメント4は、多くの場合下方に曲げられており、これによってプリント基板に対する取付が実現される。
【0007】
このような素子を製作するために、一般的に金属帯からいわゆるリードフレームが打ち抜き成形され、このリードフレームは導体路エレメント4とダイパッド2とを備えている。半導体チップ1が、接着またはろう接などによってダイパッド2に取り付けられ、ボンディングワイヤが半導体チップ1の上面と導体路エレメント4との間に引かれてパッケージ形成過程が行われる。そのあとでこの部分がコンパウンド3に埋め込まれ、これは一般的に射出成形によって行われる。このためにダイパッド2と導体路エレメント4の一部とを備えたリードフレームが、ダイパッド2上に配置された半導体チップ1と共に型内にもたらされ、この型がコンパウンドで充填される。このために一般的に熱可塑性プラスチックが用いられ、この熱可塑性プラスチックは加熱によって、型の中空スペースを充填するために、型に押し付けられる状態にもたらされる。コンパウンド3の硬化のあとで、電子素子は型から取り出される。
【0008】
この場合種々異なる材料が使用されていることが問題として挙げられる。一般的な半導体材料たとえばケイ素の熱膨張係数は、ほとんどの金属の熱膨張係数に対しても、半導体チップを封止するための可塑性材料の熱膨張係数に対しても大幅に異なっている。半導体チップとダイパッドの材料との間の負荷を軽減するために、ダイパッド2のために、ケイ素と近い値の(たとえばFeNi42%)熱膨張係数を有する金属材料を用いることができる。しかしながら熱膨張係数で半導体チップ1の熱膨張係数に適合されている、コンパウンド3のための材料は提供されない。
【0009】
図2には、本発明に基づいて封止された電子素子が横断面図で示されている。図1に符号1〜5で示した材料と同様の部材には同じ符号1〜5を付した。半導体チップ1の上面と、ダイパッド2の下面とには、図1の実施例とは異なってゲル11,12が取り付けられている。ゲル11,12は、簡単に変形可能で、したがって極めて小さな力しか半導体チップ1に及ぼさない材料である。特にゲル11,12は、コンパウンド3の変形を半導体チップ1に伝達するのには適していない。半導体チップ1に対するコンパウンド3の熱に起因する変形によって、半導体チップ1において考慮すべき力が生じることはない。したがってコンパウンド3と半導体チップ1との間の熱運動の分離が達成され、これによって半導体チップ1における熱に起因する負荷が回避される。
【0010】
ゲル11,12の取付は、流動状態で行われ、ここではゲルの粘性は取付に際して適当に調節することができる。ゲル11,12を取り付けたあとで、硬化ステップが行われ、ここではゲルの弾性は流動状態から、取付の際には比較的粘性の大きな最終状態に変化される。選択的に先ず半導体チップの片面たとえば上面にゲル11を取り付け、次いで硬化ステップを行うことができる。硬化ステップのあとで、リードフレームを回転させることができ、その結果ダイパッド2の下面が上方を向く。次いで後続の硬化ステップで、ダイパッドの下面にゲル12が取り付けられる。選択的に、両面つまり半導体チップ1の上面にもダイパッド2の下面にも、比較的粘性の小さなつまり流動性のゲルを被着して、そのあとで硬化ステップによってゲル層11,12の最終状態を形成することもできる。このためには、硬化されていない状態で既にゲルが十分な粘性を有していて、かつ十分な付着性を有している必要がある。室温で硬化するか、または紫外線で硬化するか、もしくは紫外線によって硬化が活性化されるようなゲルを用いることができる。
【図面の簡単な説明】
【図1】
従来の形式で封止された電子素子を示す図である。
【図2】
本発明に基づいて封止された電子素子を示す図である。
【符号の説明】
1 半導体チップ、 2 ダイパッド、 3 コンパウンド、 4 導体路エレメント、 5 ボンディングワイヤ、 11,12 ゲル
背景技術
本発明は、請求項1の上位概念に記載の形式の、封止された電子素子、ならびに電子素子を封止する方法に関する。
【0002】
封止された電子素子は既に公知であり、ここでは半導体チップがリードフレームのダイパッドの表面に取り付けられる。後続のステップで、ダイパッド、チップ、およびリードフレームの別の部分が、コンパウンドによって包囲されるので、チップのための密なパッケージが形成される。
【0003】
発明の利点
本発明による封止された電子素子、ならびに電子素子を封止する方法の有する利点によれば、コンパウンドとダイパッドと半導体チップとの有する熱膨張係数がそれぞれ異なっていることに起因する機械的な負荷が低減される。
【0004】
別の利点および改良形は、従属請求項から明らかである。特に有利には、シリコーンゲルまたはフルオロシリコーンゲルが用いられる。チップを包囲するコンパウンドとして、特に簡単な形式では射出成形で処理できるような熱可塑性プラスチックが用いられる。望ましくは、ゲルは適当な耐熱性を有している。選択的にゲルは、最初に第1の面で取り付けて、別の第2の面で取り付けるまえに、硬化させることができる。ほとんど全ての種類のゲルを用いることができる。適当な粘性高さを有するゲルを両面で取り付け、そのあとで硬化させることもできる。特に簡単には、紫外線の影響で硬化するかまたは活性化されるか、もしくは既に室温で硬化するようなゲルを用いることができる。
【0005】
実施例の説明
次に本発明の実施例を図示し、詳しく説明する。
【0006】
図1には、従来の電子素子が横断面図で示されている。電子素子は半導体チップ1を備えており、この半導体チップ1は金属製のダイパッド2上に配置されている。半導体チップの上面は、ボンディングワイヤ5によって電気的に導体路エレメント4と接続されている。半導体チップ1、ダイパッド2、ボンディングワイヤ5および導体路エレメントの一部は、コンパウンド3によって取り囲まれており、このコンパウンド3は、電子素子の実際のパッケージを成す。電子素子は、外側からみてコンパウンド3から成っており、このコンパウンド3から導体路エレメント4が導出している。導体路エレメント4は、多くの場合下方に曲げられており、これによってプリント基板に対する取付が実現される。
【0007】
このような素子を製作するために、一般的に金属帯からいわゆるリードフレームが打ち抜き成形され、このリードフレームは導体路エレメント4とダイパッド2とを備えている。半導体チップ1が、接着またはろう接などによってダイパッド2に取り付けられ、ボンディングワイヤが半導体チップ1の上面と導体路エレメント4との間に引かれてパッケージ形成過程が行われる。そのあとでこの部分がコンパウンド3に埋め込まれ、これは一般的に射出成形によって行われる。このためにダイパッド2と導体路エレメント4の一部とを備えたリードフレームが、ダイパッド2上に配置された半導体チップ1と共に型内にもたらされ、この型がコンパウンドで充填される。このために一般的に熱可塑性プラスチックが用いられ、この熱可塑性プラスチックは加熱によって、型の中空スペースを充填するために、型に押し付けられる状態にもたらされる。コンパウンド3の硬化のあとで、電子素子は型から取り出される。
【0008】
この場合種々異なる材料が使用されていることが問題として挙げられる。一般的な半導体材料たとえばケイ素の熱膨張係数は、ほとんどの金属の熱膨張係数に対しても、半導体チップを封止するための可塑性材料の熱膨張係数に対しても大幅に異なっている。半導体チップとダイパッドの材料との間の負荷を軽減するために、ダイパッド2のために、ケイ素と近い値の(たとえばFeNi42%)熱膨張係数を有する金属材料を用いることができる。しかしながら熱膨張係数で半導体チップ1の熱膨張係数に適合されている、コンパウンド3のための材料は提供されない。
【0009】
図2には、本発明に基づいて封止された電子素子が横断面図で示されている。図1に符号1〜5で示した材料と同様の部材には同じ符号1〜5を付した。半導体チップ1の上面と、ダイパッド2の下面とには、図1の実施例とは異なってゲル11,12が取り付けられている。ゲル11,12は、簡単に変形可能で、したがって極めて小さな力しか半導体チップ1に及ぼさない材料である。特にゲル11,12は、コンパウンド3の変形を半導体チップ1に伝達するのには適していない。半導体チップ1に対するコンパウンド3の熱に起因する変形によって、半導体チップ1において考慮すべき力が生じることはない。したがってコンパウンド3と半導体チップ1との間の熱運動の分離が達成され、これによって半導体チップ1における熱に起因する負荷が回避される。
【0010】
ゲル11,12の取付は、流動状態で行われ、ここではゲルの粘性は取付に際して適当に調節することができる。ゲル11,12を取り付けたあとで、硬化ステップが行われ、ここではゲルの弾性は流動状態から、取付の際には比較的粘性の大きな最終状態に変化される。選択的に先ず半導体チップの片面たとえば上面にゲル11を取り付け、次いで硬化ステップを行うことができる。硬化ステップのあとで、リードフレームを回転させることができ、その結果ダイパッド2の下面が上方を向く。次いで後続の硬化ステップで、ダイパッドの下面にゲル12が取り付けられる。選択的に、両面つまり半導体チップ1の上面にもダイパッド2の下面にも、比較的粘性の小さなつまり流動性のゲルを被着して、そのあとで硬化ステップによってゲル層11,12の最終状態を形成することもできる。このためには、硬化されていない状態で既にゲルが十分な粘性を有していて、かつ十分な付着性を有している必要がある。室温で硬化するか、または紫外線で硬化するか、もしくは紫外線によって硬化が活性化されるようなゲルを用いることができる。
【図面の簡単な説明】
【図1】
従来の形式で封止された電子素子を示す図である。
【図2】
本発明に基づいて封止された電子素子を示す図である。
【符号の説明】
1 半導体チップ、 2 ダイパッド、 3 コンパウンド、 4 導体路エレメント、 5 ボンディングワイヤ、 11,12 ゲル
Claims (9)
- 封止された電子素子であって、チップ(1)が、リードフレームのダイパッド(2)の上面に取り付けられており、ダイパッド(2)およびチップ(1)が、コンパウンド(3)によって包囲されている形式のものにおいて、
チップ(1)の上面とダイパッド(2)の下面とにゲル(11,12)が取り付けられていることを特徴とする、封止された電子素子。 - ゲル(11,12)のために、シリコーンゲルまたはフルオロシリコーンゲルが用いられる、請求項1記載の電子素子。
- コンパウンド(3)のために、熱可塑性プラスチックが用いられる、請求項1または2記載の電子素子。
- 射出成形によってコンパウンド(3)を加工することができるだけの耐熱性を、ゲル(11,12)が有している、請求項1から3までのいずれか1項記載の電子素子。
- チップが、精密機械素子を備えている、請求項1から5までのいずれか1項記載の電子素子。
- 電子素子を封止する方法であって、チップ(1)をリードフレームのダイパッド(2)に取り付け、これらのチップ(1)およびダイパッド(2)をコンパウンド(3)に埋め込む方法において、
チップおよびダイパッドを埋め込むまえに、チップ(1)の上面とダイパッド(2)の下面とにゲル(11,12)を取り付けることを特徴とする、電子素子を封止する方法。 - ゲル(11,12)を、先ずチップの上面かまたはダイパッドの下面の一方の面に取り付け、そのあとでゲル(11,12)の硬化ステップを行い、次いでゲル(11,12)を、前記面とは別の他方の面に取り付ける、請求項6記載の方法。
- ゲル(11,12)を、チップ(1)の上面にもダイパッド(2)の下面にも取り付け、次いでゲル(11,12)の硬化ステップを行う、請求項6記載の方法。
- 室温で硬化するか、紫外線で硬化するか、または硬化が紫外線によって活性化されるようなゲル(11,12)を用いる、請求項7または8記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10058593A DE10058593A1 (de) | 2000-11-25 | 2000-11-25 | Verpacktes elektronisches Bauelement und Verfahren zur Verpackung eines elektronischen Bauelements |
PCT/DE2001/004394 WO2002043142A2 (de) | 2000-11-25 | 2001-11-21 | Verpacktes elektronisches bauelement und verfahren zur verpackung eines elektronischen bauelements |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004515060A true JP2004515060A (ja) | 2004-05-20 |
Family
ID=7664663
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002544779A Pending JP2004515060A (ja) | 2000-11-25 | 2001-11-21 | 封止された電子素子および電子素子を封止する方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20040084784A1 (ja) |
EP (1) | EP1340256A2 (ja) |
JP (1) | JP2004515060A (ja) |
KR (1) | KR20040014420A (ja) |
DE (1) | DE10058593A1 (ja) |
WO (1) | WO2002043142A2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10243513A1 (de) * | 2002-09-19 | 2004-04-01 | Robert Bosch Gmbh | Elektrisches und/oder mikromechanisches Bauelement und Verfahren |
DE10300594B4 (de) * | 2003-01-10 | 2013-01-17 | Robert Bosch Gmbh | Bauelement und Verfahren |
US7633157B2 (en) * | 2005-12-13 | 2009-12-15 | Micron Technology, Inc. | Microelectronic devices having a curved surface and methods for manufacturing the same |
DE102006025868A1 (de) * | 2006-06-02 | 2007-12-06 | Robert Bosch Gmbh | Bonddraht und Bondverbindung mit einem Bonddraht |
US7868471B2 (en) * | 2007-09-13 | 2011-01-11 | Stats Chippac Ltd. | Integrated circuit package-in-package system with leads |
DE102008002268A1 (de) | 2008-06-06 | 2009-12-10 | Robert Bosch Gmbh | Sensoranordnung und Verfahren zur Herstellung einer Sensoranordnung |
DE102008043773A1 (de) | 2008-11-17 | 2010-05-20 | Robert Bosch Gmbh | Elektrisches und/oder mikromechanisches Bauelement und Verfahren zur Herstellung eines elektrischen und/oder mikromechanischen Bauelements |
DE102009002519A1 (de) * | 2009-04-21 | 2010-10-28 | Robert Bosch Gmbh | Gekapselte Schaltungsvorrichtung für Substrate mit Absorptionsschicht sowie Verfahren zu Herstellung derselben |
US8564954B2 (en) * | 2010-06-15 | 2013-10-22 | Chipmos Technologies Inc. | Thermally enhanced electronic package |
US10304788B1 (en) * | 2018-04-11 | 2019-05-28 | Semiconductor Components Industries, Llc | Semiconductor power module to protect against short circuit event |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60119757A (ja) * | 1983-12-01 | 1985-06-27 | New Japan Radio Co Ltd | 半導体装置の製造方法 |
JPS61182234A (ja) * | 1985-02-08 | 1986-08-14 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
JPS63114242A (ja) * | 1986-10-31 | 1988-05-19 | Toshiba Corp | 半導体装置 |
US4823605A (en) * | 1987-03-18 | 1989-04-25 | Siemens Aktiengesellschaft | Semiconductor pressure sensor with casing and method for its manufacture |
JP2513018B2 (ja) * | 1988-08-05 | 1996-07-03 | 富士電機株式会社 | 半導体集積回路およびその製造方法 |
JP2594142B2 (ja) * | 1988-11-30 | 1997-03-26 | 東芝シリコーン株式会社 | 電子部品の製造方法 |
JPH02205056A (ja) * | 1989-02-03 | 1990-08-14 | Hitachi Ltd | 集積回路パッケージ |
KR970008355B1 (ko) * | 1992-09-29 | 1997-05-23 | 가부시키가이샤 도시바 | 수지밀봉형 반도체장치 |
JPH07335790A (ja) * | 1994-06-06 | 1995-12-22 | Toray Dow Corning Silicone Co Ltd | 半導体素子保護用組成物および半導体装置 |
-
2000
- 2000-11-25 DE DE10058593A patent/DE10058593A1/de not_active Ceased
-
2001
- 2001-11-21 EP EP01997846A patent/EP1340256A2/de not_active Withdrawn
- 2001-11-21 US US10/432,943 patent/US20040084784A1/en not_active Abandoned
- 2001-11-21 JP JP2002544779A patent/JP2004515060A/ja active Pending
- 2001-11-21 WO PCT/DE2001/004394 patent/WO2002043142A2/de not_active Application Discontinuation
- 2001-11-21 KR KR10-2003-7006988A patent/KR20040014420A/ko not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
WO2002043142A3 (de) | 2002-11-28 |
WO2002043142A2 (de) | 2002-05-30 |
US20040084784A1 (en) | 2004-05-06 |
KR20040014420A (ko) | 2004-02-14 |
EP1340256A2 (de) | 2003-09-03 |
DE10058593A1 (de) | 2002-06-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100889422B1 (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
US6001672A (en) | Method for transfer molding encapsulation of a semiconductor die with attached heat sink | |
US20030062606A1 (en) | Leadless semiconductor product packaging apparatus having a window lid and method for packaging | |
JPH0558655B2 (ja) | ||
WO2005124858A2 (en) | Package and method for packaging an integrated circuit die | |
WO2007080785A1 (ja) | 外部に露出する放熱体を上部に有する樹脂封止型半導体装置及びその製法 | |
JP2004515060A (ja) | 封止された電子素子および電子素子を封止する方法 | |
JP2677632B2 (ja) | 超薄型表面実装樹脂封止半導体装置 | |
JP3702655B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
US6383843B1 (en) | Using removable spacers to ensure adequate bondline thickness | |
KR101239117B1 (ko) | 전력 반도체 패키지 및 그 제조방법 | |
JP2555931B2 (ja) | 半導体装置の製造方法 | |
US20230134075A1 (en) | Semiconductor package and method for producing the same | |
JP2015106649A (ja) | 電子装置 | |
JPH08505266A (ja) | 配置可能接着剤によりシールされた電子パッケージ | |
JPH08288428A (ja) | 樹脂封止型半導体装置 | |
JP3686267B2 (ja) | 半導体装置の製造方法 | |
JP4126811B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
JP2710207B2 (ja) | 半導体装置およびその製造方法 | |
JP2878184B2 (ja) | 樹脂封止型半導体装置 | |
JP2015012160A (ja) | モールドパッケージおよびその製造方法 | |
JPH07302863A (ja) | 樹脂封止半導体装置及びその製造方法 | |
JPS63107149A (ja) | マルチチツプモジユ−ル | |
JPH0220032A (ja) | 半導体素子の樹脂封止方法 | |
JPH04361537A (ja) | 半導体装置の樹脂封止方法 |