DE10300594B4 - Bauelement und Verfahren - Google Patents

Bauelement und Verfahren Download PDF

Info

Publication number
DE10300594B4
DE10300594B4 DE2003100594 DE10300594A DE10300594B4 DE 10300594 B4 DE10300594 B4 DE 10300594B4 DE 2003100594 DE2003100594 DE 2003100594 DE 10300594 A DE10300594 A DE 10300594A DE 10300594 B4 DE10300594 B4 DE 10300594B4
Authority
DE
Germany
Prior art keywords
gel
chip
trenches
component
packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE2003100594
Other languages
English (en)
Other versions
DE10300594A1 (de
Inventor
Stefan Müller
Martin Zoeller
Hans Peter Baer
Frieder Haag
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE2003100594 priority Critical patent/DE10300594B4/de
Publication of DE10300594A1 publication Critical patent/DE10300594A1/de
Application granted granted Critical
Publication of DE10300594B4 publication Critical patent/DE10300594B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0172—Seals
    • B81C2203/019—Seals characterised by the material or arrangement of seals between parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)
  • Pressure Sensors (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Elektronisches und/oder mikromechanisches Bauelement (10) mit wenigstens einem Chip (13, 14) und mit einer Verpackung (3), wobei zwischen einer Oberfläche (120) des wenigstens einen Chips (13, 14) und der Verpackung (3) ein Gel (30) angeordnet ist, wobei Gelstopmittel (35) derart vorgesehen sind, dass das Gel (30) lediglich im Bereich der Oberfläche (120) angeordnet ist, dadurch gekennzeichnet, dass die Gelstopmittel (35) als Gräben in der Oberfläche (120) vorgesehen sind, wobei die Gräben (35) insbesondere als V-Gräben (35) und/oder U-Gräben (35) vorgesehen sind, oder dass die Gelstopmittel (35) als Wanne vorgesehen sind.

Description

  • Stand der Technik
  • Aus der deutschen Offenlegungsschrift DE 10058593 A1 ist bereits ein verpacktes elektronisches Bauelement und ein Verfahren zur Verpackung eines elektronischen Bauelements bekannt. Hierbei wird ein Gel zwischen der Oberfläche eins Sensor-Chips und einer Verpackungsmasse vorgesehen. Bei Sensoren, bei denen lediglich ein Teil der Chip-Oberfläche durch ein Gel gegen mechanischen Stress entkoppelt werden soll, muss ein Überfließen des Gels auf andere Bereiche der Oberfläche des Chips vermieden werden.
  • Aus der Schrift EP 1 193 761 A2 ist ein elektronisches Bauelement bekannt, bei dem ein IGBT Chip auf einem Substrat aufgebracht ist. Zur Reduzierung des thermisches Stresses, welcher sich auf die Bonddrähte der Kontaktierung oberhalb des IGBT Chips auswirken könnte, ist der gesamte Bereich oberhalb des IGBT Chips mit einem Gel ausgefüllt. Seitlich wird dabei das Gel durch zwei Verdrahtungselemente begrenzt, die zur Kontaktierung des IGB-Chips teilweise auf dem Chip und auf dem Substrat aufgebracht sind.
  • Vorteile der Erfindung
  • Das erfindungsgemäße elektronische und/oder mikromechanische Bauelement und das Verfahren der Merkmalen der nebengeordneten Ansprüche hat dem gegenüber den Vorteil, dass ein Überfließen des Gels von einem Bereich der Chip-Oberfläche, welcher durch das Gel von mechanischem Stress befreit werden soll, auf einen Bereich der Chipoberfläche, wo kein Gel vorgesehen sein soll, wirksam verhindert wird. Dies ist bei einer glatten Kantenoberseite schwierig. Erfindungsgemäß sind dabei die Gelstopmittel als Gräben in der Oberfläche vorgesehen, wobei die Gräben insbesondere als V-Gräben und/oder U-Gräben vorgesehen sind. In vorteilhafter Weise wird das Gelstopmittel mittel eines Ätzverfahrens in die Oberfläche des Chips eingebracht.
  • Durch die in den Unteransprüchen aufgeführten Maßnahmen sind vorteilhafte Weiterbildungen und Verbesserungen des, in den nebengeordneten Ansprüchen angegebenen, Bauelements und des Verfahrens möglich.
  • Besonders vorteilhaft ist es, dass in einer weiteren Oberfläche kein Gel vorgesehen ist. Dies ist insbesondere dann vorteilhaft, wenn in dem weiteren Oberflächenbereich Bond-Drähte im Übergang zwischen dem Gel und der Plastikmasse vorgesehen werden, weil solche Bond-Drähte beim Übergang zwischen dem Gel-Bereich und dem Verpackungsbereich dadurch geschädigt werden könnten. Weiterhin ist von Vorteil, dass als Gel Silicongel oder Fluorsilicongel vorgesehen ist. Weiterhin ist von Vorteil, dass als Verpackung eine Plastikmasse vorgesehen ist, wobei die Plastikmasse insbesondere als thermoplastischer Kunststoff vorgesehen ist. Weiterhin ist von Vorteil, dass das Gel bei einer Temperatur beständig ist, bei der die Plastikmasse mittels Spritzguss oder mittels Spritzpressen verarbeitet werden kann. Weiterhin ist von Vorteil, dass der Chip eine mikromechanische Struktur aufweist. Weiterhin ist von Vorteil, dass der Chip auf einem Leadframe vorgesehen ist.
  • Zeichnungen
  • Ausführungsbeispiele der Erfindung werden in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert.
  • Es zeigen:
  • 1: ein Querschnitt durch ein herkömmliches Bauelement,
  • 2: ein Querschnitt durch ein herkömmliches Bauelement mit überfließendem Gel,
  • 3: ein Querschnitt durch ein erfindungsgemäßes Bauelement und
  • 4: eine Draufsicht auf den Chip eines erfindungsgemäßen Bauelements.
  • Beschreibung
  • In der 1 ist ein Querschnitt durch ein herkömmliches Bauelement 10 gezeigt. Das herkömmliche Bauelement 10 weist einen ersten Chip 14 und einen zweiten Chip 13 auf, welche mittels Bond-Drähten 5 zum einen miteinander verbunden sind und zum anderen mit Anschlussfahnen 4 zum Anschluss an die Außenwelt verbunden sind. Die Chips 14, 13 sind im Beispiel auf einem Leadframe 2 befestigt und mittels einer Verpackung 3 verpackt. Der erste Chip 14 weist eine mikromechanische Struktur 100 auf, welche durch eine Chip-Kappe 12 geschlitzt ist. Insgesamt besteht der erste Chip 14 aus dem Grundsubstrat 11 und der Chipkappe 12. Der zweite Chip 13 besteht im Beispiel lediglich aus dem Grundsubstrat 13. Der erste Chip 14 weist an seinem Kappen-Chip 12 eine Oberfläche 120 auf, welche mittels eines Gels 30 von der Verpackung 3 getrennt ist. In gleicher Weise ist die Unterseite des Leadframes, d. h. die Seite des Leadframes 2, welche dem aufgebrachten Chips 13, 14 abgewandt ist, von der Verpackung 3 mittels des Gels 30 getrennt. Hierdurch wird vermieden, dass mechanischer Stress von der Verpackung 3 auf die Oberfläche 120 und damit auf den Kappen-Chip 12 des ersten Chips 14 übertragen wird.
  • In 2 ist ebenfalls ein Querschnitt durch ein herkömmliches Bauelement dargestellt, wobei gleichen Bezugszeichen aus der 1 gleichen Teilen des Bauelements 10 entsprechen. Sichtbar ist in 2 gegenüber der 1, dass das Gel 30, ausgehend von der Oberfläche 120 des Kappen-Chips 12 des ersten Chips 14 auf einen, mit dem Bezugszeichen 121 bezeichneten Bereich des ersten Chips 14 gelangt ist. Der mit dem Bezugszeichen 121 bezeichnete Bereich des ersten Chips 14 wird auch als weitere Oberfläche 121 des ersten Chips 14 bezeichnet. Auf der weiteren Oberfläche 121 des Chips 14 befinden sich nicht dargestellte Bond-Pads, von denen aus Bond-Drähte 5 beispielsweise zum zweiten Chip 13 führen. Falls von dem auf der Oberfläche 120 befindlichen Gel 30 ein Teil in den Bereich der weiteren Oberfläche 121 gelangt, wobei das in den Bereich der weiteren Oberfläche 121 gelangte Gel mit dem Bezugszeichen 31 bezeichnet ist, gibt es einen Bereich, wo ein Bond-Draht 5 an der Grenze zwischen dem Gel 31 und der Verpackung 3 verläuft. Dieser Bereich ist in der 2 mit dem Bezugszeichen 32 bezeichnet. Das Überlaufen des Gels 30, so dass ein mit dem Bezugszeichen 31 versehener Gelbereich entsteht, soll erfindungsgemäß vermieden werden.
  • In 3 ist ein erfindungsgemäßes Bauelement 10 in einer Querschnittsdarstellung dargestellt. Erkennbar ist wiederum der erste Chip 14 und der zweite Chip 13, wobei der erste Chip 14 aus dem Grundsubstrat 11 und dem Kappen-Wafer 12 besteht. Der erste Chip 14 weist erfindungsgemäß insbesondere eine mikromechanische Struktur 100 auf.
  • Bond-Drähte 5 verbinden sowohl den ersten Chip 14 als auch den zweiten Chip 13 und zwar sowohl miteinander als auch mit Anschlussfahnen 4, welche das Bauelement 10 zum Anschluss an die Außenwelt benötigt. Der erste Chip 14 weist die Oberfläche 120 und die weitere Oberfläche 121 auf und ist zusammen mit dem zweiten Chip 13 auf einem Leadframe 2 befestigt. Der erste Chip 14 weist eine sowohl der Oberfläche 120, als auch der weiteren Oberfläche 121 gegenüberliegende Unterseite 122 auf, über welche der erste Chip 14 mit dem Leadframe 2 verbunden ist. Das Bauelement 10 umfasst außer den Chips 13, 14 weiterhin eine Verpackung 3, welche die Chips 13, 14 hermetisch versiegelt. Hierzu ist insbesondere eine Plastikmasse als Verpackung 3 vorgesehen, wofür erfindungsgemäß insbesondere ein thermoplastischer Kunststoff verwendet wird, der durch Spritzguss oder durch Spritzpressen (Transfer-Molden) verarbeitet werden kann. Zwischen der Oberfläche 120 und der Verpackung 3 ist bei dem erfindungsgemäßen Bauelement 10 eine Gelschicht 30 vorgesehen. Die Gelschicht 30 dient dazu, den ersten Chip 14, welcher insbesondere als mikromechanischer Sensor vorgesehen ist, gegen mechanischen und/oder thermischen Stress unempfindlicher zu gestalten. Auf der nicht durch ein Bezugszeichen versehenen Unterseite des Leadframes 2 ist ebenfalls ein Gel 30 vorgesehen, so dass die Unterseite des Leadframes 2 nicht mit der Verpackung 3 verbunden ist. Dieses beidseitige Aufbringen von Gel führt zu einer Entkopplung zwischen der Verpackung 3, das heißt zwischen der Moldmasse oder Kunststoffmasse 3 und dem ersten Chip 14, der im Folgenden auch als Sensor 14 bezeichnet wird. Bei einem erfindungsgemäßen Bauelement 10, welches einen Sensor 14 umfasst, welcher ein Grundsubstrat 11 und eine Kappe 12 aufweist, bietet es sich an, nur die Kappe 12 zu vergelen, da es problematisch ist, eine ausreichende Geldicke im Bond-Pad-Bereich, d. h. im Bereich der weiteren Oberfläche 121 zu erreichen. Dann muss ein Überfließen des Gels 30 von der Kappe 12 in den Bereich der weiteren Oberfläche 121 unbedingt vermieden werden, da – wie in 2 dargestellt – bei einer dünnen Gelschicht 31 im Bereich der weiteren Oberfläche 121, welche insbesondere die nicht dargestellten Bond-Pads mit den Bond-Drähten 5 umfasst, die Bond-Drähte 5 geschädigt werden. Diese Schädigung ergibt sich aus den unterschiedlichen mechanischen Eigenschaften des Gels 30 bzw. des Gels 31 und der Verpackung 3. Da – wie in 2 dargestellt – die Plastikmasse 3 an dem Gel 31 im Bereich der weiteren Oberfläche 121 nicht haftet, kann eine Relativbewegung zwischen Gel 31 und Verpackung 3 auftreten und der Bond-Draht 5 abgeschert werden.
  • Aufgrund der komplexen rheologischen Eigenschaften des Gels 30 ist es jedoch bei einer glatten Oberfläche 120 des Kappen-Wafers 12 sehr schwierig, das Überfließen des Gels, den sogenannten Geloverflow, zu verhindern. Erfindungsgemäß ist es beim erfindungsgemäßen Bauelement 10 vorgesehen, ein Gelstopmittel 35 auf der Oberfläche 120 vorzusehen. Als Gelstopmittel 35 wird erfindungsgemäß insbesondere ein Graben verwendet, der in der Oberseite der Kappe 12 des ersten Chips 14 eingebracht wird. Ein solcher Graben 35 wird erfindungsgemäß insbesondere mittels eines Ätzverfahrens erzeugt, wobei solche Ätzverfahren in der Mikromechanik üblich sind. Ein solcher erfindungsgemäßer Graben 35 wirkt als Ätzstopkante. Vorteilhaft ist bei dem erfindungsgemäßen Bauelement 10, dass der Graben 35 mit ätztechnischen Mitteln, wie sie sowieso bei der Herstellung des Sensors 14 angewendet werden, hergestellt werden kann. Es ist somit für die Herstellung des Grabens 35 kein Sonderaufwand notwendig Hierbei wird die überraschende Eigenschaft des Gels 30 ausgenutzt, an Kanten stehen zu bleiben und nicht weiter zu fließen. Dadurch, dass eine solche Kante in Form eines Grabens 35 am Kappenumfang, d. h. am Umfang der Oberfläche 120 des Kappen-Wafers 12 realisiert wird, kann ein Überfließen des Gels 30 verhindert werden. Erfindungsgemäß ist es vorgesehen, die Gräben 35 als V-Gräben vorzusehen, wie sie in 3 dargestellt sind, oder auch als U-Gräben vorzusehen.
  • In 4 ist in Draufsicht der erste Chip 14 dargestellt. Sichtbar ist in 4 der Bereich der Oberfläche 120 und der Bereich der weiteren Oberfläche 121. Im Bereich der weiteren Oberfläche 121 ist das Grundsubstrat 11 des ersten Chips 14 sichtbar und weiterhin Bond-Pads, welche mit dem Bezugszeichen 50 versehen sind. Ausgehend von diesen Bond-Pads 50 werden die in den anderen Figuren dargestellten Bond-Drähte 5 zur Kontaktierung befestigt. Im Bereich der Oberfläche 120 ist der Bereich des Gels 30 sowie die Gräben 35 in 4 dargestellt. Im Bereich der Gräben 35 befindet sich die Gelstopkante, über die hinaus das Gel 30 sich nicht weiter bewegt. In vorteilhafter Weise umschließen die Gräben 35 als zusammenhängende Gräben 35 im wesentlichen die ganze Oberfläche 120 des Kappen-Wafers 12. Es ist allerdings schwierig, diese Gräben 35 ätztechnisch bis in die Ecken vorzusehen. Deswegen sind in 4 die Gräben 35 nicht verbunden und die Gräben 35 umschließen auch nicht die Oberfläche 120 des Kappen-Wafers 12. Jedoch ist auch ein nicht durchgezogener Graben 35 bereits wirksam, weil aufgrund des längeren Weges des Gels 30 bis zu den Ecken auch hier das Gel 30 zumindest in der Chipmitte, d. h. in der Mitte der Oberfläche 120, wirksam gestoppt wird.
  • Erfindungsgemäß ist hierbei vorgesehen, V-Gräben 35, insbesondere mittels anisotopen Ätzprozessen herzustellen. Es ist jedoch genauso gut denkbar, ein erfindungsgemäßes Bauelement 10 mit U-förmigen Gräben 35 zu nutzen, wobei solche U-förmigen Gräben 35 insbesondere mit einem Zeitätzprozess hergestellt werden.
  • Technisch aufwändiger, jedoch erfindungsgemäß ebenfalls denkbar ist es, eine nicht dargestellte Wanne in die Kappe 12 zu ätzen, so dass das Gel innerhalb der Wanne bleibt. Hierzu stelle man sich die Gräben 35 aus 4 verbunden vor und der ganze innere Bereich der Oberfläche 120, welcher von den Gräben 35 umschlossen wird, würde bei einer erfindungsgemäßen Wanne gegenüber dem außen liegenden Rand des Kappen-Wafers 12 erniedrigt sein, das heißt es würde Material im Bereich der Wanne weg genommen, so dass sich um die Wanne ein Rand bildet, über den das Gel 30 zunächst hinaustreten müsste. Dies ist jedoch aufgrund der erfindungsgemäßen überraschenden Eigenschaften des Gels 30 nicht zu erwarten.
  • Die erfindungsgemäßen Gräben 35 können mittels nasschemischer Ätzung, beispielsweise mittels KOH- oder TMAH-Ätzung durchgeführt werden oder auch mittels trockener Ätzung durch bekannte Plasmaätzprozesse, die aus der Halbleitertechnik bekannt sind oder auch mittels Trench-Ätzen. Somit gibt es viele Möglichkeiten, die erfindungsgemäßen Gräben 35 bzw. die Wanne durch Ätzprozesse zu strukturieren. Bei Trockenätzprozessen ist es vorteilhaft, dass praktisch beliebige Grabengeometrien realisiert werden können.

Claims (8)

  1. Elektronisches und/oder mikromechanisches Bauelement (10) mit wenigstens einem Chip (13, 14) und mit einer Verpackung (3), wobei zwischen einer Oberfläche (120) des wenigstens einen Chips (13, 14) und der Verpackung (3) ein Gel (30) angeordnet ist, wobei Gelstopmittel (35) derart vorgesehen sind, dass das Gel (30) lediglich im Bereich der Oberfläche (120) angeordnet ist, dadurch gekennzeichnet, dass die Gelstopmittel (35) als Gräben in der Oberfläche (120) vorgesehen sind, wobei die Gräben (35) insbesondere als V-Gräben (35) und/oder U-Gräben (35) vorgesehen sind, oder dass die Gelstopmittel (35) als Wanne vorgesehen sind.
  2. Bauelement (10) nach Anspruch 1, dadurch gekennzeichnet, dass im Bereich einer weiteren Oberfläche (121) kein Gel (30) vorgesehen ist.
  3. Bauelement (10) nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass als Gel (30) Silicongel oder Fluorsilicongel vorgesehen ist.
  4. Bauelement (10) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass als Verpackung (3) eine Plastikmasse (3) vorgesehen ist, wobei die Plastikmasse (3) insbesondere als thermoplastischer Kunststoff (3) vorgesehen ist.
  5. Bauelement (10) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Gel (30) bei einer Temperatur beständig ist, bei der die Plastikmasse (3) mittels Spritzguss oder Spritzpressen verarbeitet werden kann.
  6. Bauelement (10) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Chip (13, 14) eine mikromechanische Struktur (100) aufweist.
  7. Bauelement (10) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Chip (13, 14) auf einem Leadframe (2) vorgesehen ist.
  8. Verfahren zur Herstellung eines Bauelements (10) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Gräben (35) oder die Wanne mittels Ätzung der Oberfläche (120) erzeugt werden.
DE2003100594 2003-01-10 2003-01-10 Bauelement und Verfahren Expired - Lifetime DE10300594B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2003100594 DE10300594B4 (de) 2003-01-10 2003-01-10 Bauelement und Verfahren

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2003100594 DE10300594B4 (de) 2003-01-10 2003-01-10 Bauelement und Verfahren

Publications (2)

Publication Number Publication Date
DE10300594A1 DE10300594A1 (de) 2004-07-22
DE10300594B4 true DE10300594B4 (de) 2013-01-17

Family

ID=32519789

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2003100594 Expired - Lifetime DE10300594B4 (de) 2003-01-10 2003-01-10 Bauelement und Verfahren

Country Status (1)

Country Link
DE (1) DE10300594B4 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11443958B2 (en) 2019-12-02 2022-09-13 Stmicroelectronics S.R.L. Semiconductor device and corresponding method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1193761A2 (de) * 2000-09-29 2002-04-03 Kabushiki Kaisha Toshiba Halbleitervorrichtung einschliesslich dazwischenliegendes Verdrahtungselement
DE10058593A1 (de) * 2000-11-25 2002-06-06 Bosch Gmbh Robert Verpacktes elektronisches Bauelement und Verfahren zur Verpackung eines elektronischen Bauelements
DE10252755A1 (de) * 2002-11-13 2004-05-27 Robert Bosch Gmbh Thermischer und mechanischer Schutz von diskreten Bauelementen in einem Schaltungsmodul

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1193761A2 (de) * 2000-09-29 2002-04-03 Kabushiki Kaisha Toshiba Halbleitervorrichtung einschliesslich dazwischenliegendes Verdrahtungselement
DE10058593A1 (de) * 2000-11-25 2002-06-06 Bosch Gmbh Robert Verpacktes elektronisches Bauelement und Verfahren zur Verpackung eines elektronischen Bauelements
DE10252755A1 (de) * 2002-11-13 2004-05-27 Robert Bosch Gmbh Thermischer und mechanischer Schutz von diskreten Bauelementen in einem Schaltungsmodul

Also Published As

Publication number Publication date
DE10300594A1 (de) 2004-07-22

Similar Documents

Publication Publication Date Title
DE102004011203B4 (de) Verfahren zum Montieren von Halbleiterchips und entsprechende Halbleiterchipanordnung
DE102004043663B4 (de) Halbleitersensorbauteil mit Hohlraumgehäuse und Sensorchip und Verfahren zur Herstellung eines Halbleitersensorbauteils mit Hohlraumgehäuse und Sensorchip
DE69434234T2 (de) Chipkarte und Herstellungsmethode
DE69737248T2 (de) Verfahren zum Einkapseln einer integrierten Halbleiterschaltung
DE68910738T2 (de) Hohle Plastikpackung für Halbleiteranordnungen.
DE102005038443A1 (de) Sensoranordnung mit einem Substrat und mit einem Gehäuse und Verfahren zur Herstellung einer Sensoranordnung
DE19719703C5 (de) Leistungshalbleitermodul mit Keramiksubstrat
DE102010016696B4 (de) Halbleiter-Bauelement
DE69407064T2 (de) In Harz versiegelte Halbleiteranordnung
DE69302521T2 (de) Packungsstruktur eines Drucksensoraufbaus mit Halbleitern
DE10324139B4 (de) Mikroelektromechanisches Bauteil und Verfahren zu seiner Herstellung
DE19813525A1 (de) Integriertes Halbleiterbauelement
DE3029123A1 (de) Kunststoffgekapselte halbleitervorrichtung und verfahren zu ihrer herstellung
DE102006056361B4 (de) Modul mit polymerhaltigem elektrischen Verbindungselement und Verfahren
DE102011075365B4 (de) Halbleitervorrichtung und Herstellungsverfahren hierfür
DE102004003413A1 (de) Verfahren zum Verpacken von Halbleiterchips und entsprechende Halbleiterchipanordnung
DE102012206869A1 (de) Mikromechanisches Bauelement und Verfahren zur Herstellung eines mikromechanischen Bauelements
DE19936610B4 (de) Halbleiterbeschleunigungssensor und Verfahren zur Herstellung desselben
DE69925837T2 (de) Mikromechanischer Sensor
DE69112693T2 (de) Verfahren zur Einkapselung einer Halbleitervorrichtung.
DE10226033A1 (de) Mikromechanisches Bauelement und entsprechendes Herstellungsverfahren
DE10300594B4 (de) Bauelement und Verfahren
DE102005054631A1 (de) Sensoranordnung mit einem Substrat und mit einem Gehäuse und Verfahren zur Herstellung einer Sensoranordnung
DE102010001759B4 (de) Mikromechanisches System und Verfahren zum Herstellen eines mikromechanischen Systems
DE102019127007B4 (de) Stapel elektrischer bauelemente und verfahren zur herstellung desselben

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20130418

R084 Declaration of willingness to licence
R071 Expiry of right