JPS61182234A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61182234A JPS61182234A JP60022017A JP2201785A JPS61182234A JP S61182234 A JPS61182234 A JP S61182234A JP 60022017 A JP60022017 A JP 60022017A JP 2201785 A JP2201785 A JP 2201785A JP S61182234 A JPS61182234 A JP S61182234A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- coating
- dropped
- volatile solvent
- coating resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 229920005989 resin Polymers 0.000 claims abstract description 63
- 239000011347 resin Substances 0.000 claims abstract description 63
- 239000011248 coating agent Substances 0.000 claims abstract description 49
- 238000000576 coating method Methods 0.000 claims abstract description 49
- 239000002904 solvent Substances 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims abstract description 13
- 238000000465 moulding Methods 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 abstract description 33
- 239000011247 coating layer Substances 0.000 abstract description 7
- 229920002050 silicone resin Polymers 0.000 description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 230000035882 stress Effects 0.000 description 4
- 239000010931 gold Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000004447 silicone coating Substances 0.000 description 3
- BOSAWIQFTJIYIS-UHFFFAOYSA-N 1,1,1-trichloro-2,2,2-trifluoroethane Chemical compound FC(F)(F)C(Cl)(Cl)Cl BOSAWIQFTJIYIS-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- CTQNGGLPUBDAKN-UHFFFAOYSA-N O-Xylene Chemical compound CC1=CC=CC=C1C CTQNGGLPUBDAKN-UHFFFAOYSA-N 0.000 description 1
- 230000002730 additional effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 239000003792 electrolyte Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006355 external stress Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
- 239000008096 xylene Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/8592—Applying permanent coating, e.g. protective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、半導体装置の製造方法に関し、具体的には、
チップコート等で用いるコーティング樹脂層を薄く形成
する方法を含む半導体装置の製造方法に関する。
チップコート等で用いるコーティング樹脂層を薄く形成
する方法を含む半導体装置の製造方法に関する。
（従来の技術）
従来の半導体装置を第３図に示す。従来、半導体装置に
は、耐湿性向上の為、又、塩素あるいはナトリウム等の
電解質イオンの侵入を避ける為、特公昭５２−２１８６
８号公報、特公昭５２−５０５０７号公報にある様にチ
ップコートを行ない、コーティング樹脂層１を設けてい
る。
は、耐湿性向上の為、又、塩素あるいはナトリウム等の
電解質イオンの侵入を避ける為、特公昭５２−２１８６
８号公報、特公昭５２−５０５０７号公報にある様にチ
ップコートを行ない、コーティング樹脂層１を設けてい
る。
又、近年これとは別の理由でコーティングを行なおうと
いう検討がなされている。これを第３図を用いて説明す
る。近年用いられる様になったフラットパッケージを基
板に実装する場合は、ノ・ンダ浸漬あるいは赤外線リフ
ロー等にょシ加熱処理が行なわれるが、この熱処理の際
のヒートショックによシモールド樹脂２内の水分が急激
に膨張してこのモールド樹脂２にクラック３が発生する
ことがある。このクラック３は半導体チップ４０角やリ
ードフレームのアイランド５の角など応力が一点に集中
するところから発生しゃすい。しかしながら例えば半導
体チップ４上にコーティング樹脂層１を形成すると、こ
の半導体チップ４の角は丸くなシ、応力集中が緩和し、
クラックの発生を減少できることがわかった。その為、
半導体装置を製造する際に、半導体チップ４表面やアイ
ランド領域５の裏面等にコーティングを行なおうという
検討がなされるのである。
いう検討がなされている。これを第３図を用いて説明す
る。近年用いられる様になったフラットパッケージを基
板に実装する場合は、ノ・ンダ浸漬あるいは赤外線リフ
ロー等にょシ加熱処理が行なわれるが、この熱処理の際
のヒートショックによシモールド樹脂２内の水分が急激
に膨張してこのモールド樹脂２にクラック３が発生する
ことがある。このクラック３は半導体チップ４０角やリ
ードフレームのアイランド５の角など応力が一点に集中
するところから発生しゃすい。しかしながら例えば半導
体チップ４上にコーティング樹脂層１を形成すると、こ
の半導体チップ４の角は丸くなシ、応力集中が緩和し、
クラックの発生を減少できることがわかった。その為、
半導体装置を製造する際に、半導体チップ４表面やアイ
ランド領域５の裏面等にコーティングを行なおうという
検討がなされるのである。
この様なコーティングの方法としては、特開昭５４−６
０５６６号公報にある様にグル状の樹脂をワイヤホンデ
ィングが終了したリードフレームのアイランド領域５に
滴下することにょシ行なう。
０５６６号公報にある様にグル状の樹脂をワイヤホンデ
ィングが終了したリードフレームのアイランド領域５に
滴下することにょシ行なう。
（発明が解決しようとする問題点）
以上の様なコーティングに好ましい樹脂は粘度が高いの
でアイランド領域５の表面に滴下すると、搭載されてい
る半導体チアゾ４上にコーティング樹脂層１が高く盛り
上がる。又、これをアイランド領域５の裏面に滴下する
と、同様にアイランド領域５の裏面に高く盛シ上がる。
でアイランド領域５の表面に滴下すると、搭載されてい
る半導体チアゾ４上にコーティング樹脂層１が高く盛り
上がる。又、これをアイランド領域５の裏面に滴下する
と、同様にアイランド領域５の裏面に高く盛シ上がる。
この様にコーティング樹脂層１が盛り上がってその厚さ
が厚くなると、半導体装置を外部応力から保護すべきモ
ールド樹脂２の厚さが薄くなシ、機械的強度が低下し、
これによるクラック６が発生しやすくなる。
が厚くなると、半導体装置を外部応力から保護すべきモ
ールド樹脂２の厚さが薄くなシ、機械的強度が低下し、
これによるクラック６が発生しやすくなる。
逆にアイランド領域５上の半導体チップ４あるいはアイ
ランド領域５裏面のコーティング樹脂層１の厚さを薄く
する為、滴下するコーティング樹脂の量を減らすと、ア
イランド領域５の表面あるいはアイランド領域５の裏面
の全面を被覆することはできなくなる。
ランド領域５裏面のコーティング樹脂層１の厚さを薄く
する為、滴下するコーティング樹脂の量を減らすと、ア
イランド領域５の表面あるいはアイランド領域５の裏面
の全面を被覆することはできなくなる。
（問題点を解決する為の手段）
本発明は、半導体チップが搭載され、ワイヤボンディン
グがなされたリードフレームのアイランド領域と半導体
チップを含む被モールド体にコーティング樹脂を滴下し
て、コーティング樹脂層を形成すべき領域を完全に被覆
することと、このコーティング樹脂層の層厚を薄くする
ことの相反する問題点を解決してコーティング樹脂層を
形成する工程を含む半導体装置の製造方法を得ることを
目的とし、このコーティング樹脂層形成工程において、
滴下するコーティング樹脂にあらかじめ揮発性溶剤を混
入させておく工程と、滴下されたコーティング樹脂から
この揮発性溶剤を揮発させる工程を含むものである。
グがなされたリードフレームのアイランド領域と半導体
チップを含む被モールド体にコーティング樹脂を滴下し
て、コーティング樹脂層を形成すべき領域を完全に被覆
することと、このコーティング樹脂層の層厚を薄くする
ことの相反する問題点を解決してコーティング樹脂層を
形成する工程を含む半導体装置の製造方法を得ることを
目的とし、このコーティング樹脂層形成工程において、
滴下するコーティング樹脂にあらかじめ揮発性溶剤を混
入させておく工程と、滴下されたコーティング樹脂から
この揮発性溶剤を揮発させる工程を含むものである。
（作 用）
本発明は、滴下するコーティング樹脂にあらかじめ揮発
性溶剤を混入させることにょシ、粘度を低下させてこの
コーティング樹脂を滴下し丸面全体を被覆することを容
易とし、この後揮発性溶剤を揮発させることによりコー
ティング樹脂層を薄くする作用をする。
性溶剤を混入させることにょシ、粘度を低下させてこの
コーティング樹脂を滴下し丸面全体を被覆することを容
易とし、この後揮発性溶剤を揮発させることによりコー
ティング樹脂層を薄くする作用をする。
（実施例）
第１図（ａ）及び缶）は本発明の一実施例を説明する為
の図である。図において、４はワイヤボンディングがな
された半導体チップ、５はアイランド領域である。尚、
これらは後にモールド樹脂で被覆されるので、以下、被
モールド体という。まず、この被モールド体に滴下する
為のコーティング樹脂（以下シリコン樹脂を例にとる）
７に揮発性溶剤を混入しておく。揮発性溶剤としては例
えばトリクロロ−トリフロロエタン、キシレン等が好ま
しい。混入割合は、例えば原シリコン樹脂：揮発性溶剤
が７％：９３ｑ６である（重量比）。
の図である。図において、４はワイヤボンディングがな
された半導体チップ、５はアイランド領域である。尚、
これらは後にモールド樹脂で被覆されるので、以下、被
モールド体という。まず、この被モールド体に滴下する
為のコーティング樹脂（以下シリコン樹脂を例にとる）
７に揮発性溶剤を混入しておく。揮発性溶剤としては例
えばトリクロロ−トリフロロエタン、キシレン等が好ま
しい。混入割合は、例えば原シリコン樹脂：揮発性溶剤
が７％：９３ｑ６である（重量比）。
次に（ａ）に示す様に、このシリコン樹脂７を半導体チ
ップ４上に滴下する。シリコン樹脂７には、揮発性溶剤
が多量に含まれているので、はとんど揮発性溶剤に近い
粘度となシ、滴下できる最小量で半導体チップ４の表面
全面を被覆することができる様になる。尚、半導体チッ
７″４の表面のみならず、この側面及び半導体チップ４
を搭載した残シのアイランド領域５上面もシリコン樹脂
７で被覆したいときは半導体チッｆ４の側面から流れ落
ちる程度の量を更に滴下すれば良い。
ップ４上に滴下する。シリコン樹脂７には、揮発性溶剤
が多量に含まれているので、はとんど揮発性溶剤に近い
粘度となシ、滴下できる最小量で半導体チップ４の表面
全面を被覆することができる様になる。尚、半導体チッ
７″４の表面のみならず、この側面及び半導体チップ４
を搭載した残シのアイランド領域５上面もシリコン樹脂
７で被覆したいときは半導体チッｆ４の側面から流れ落
ちる程度の量を更に滴下すれば良い。
次に滴下されたシリコン樹脂７から揮発性溶剤を揮発さ
せる。この工程を、図示しない真空容器中に投入するこ
とにより行なうと、シリコン樹脂７の脱泡を同時に行な
うことができるので非常に好ましい。この様に揮発性溶
剤を揮発させると、滴下したシリコン樹脂７０体積はも
との７ｑ６程度となり、層厚は極めて薄くなる。このと
き、例えば、チップ面積１關２あた。ｂｏ、０３ｍｆｌ
の原シリコン樹脂の重量であって、約２０μｍの層厚の
原シリコン樹脂のシリコンコーティング層を形成するこ
とができる。
せる。この工程を、図示しない真空容器中に投入するこ
とにより行なうと、シリコン樹脂７の脱泡を同時に行な
うことができるので非常に好ましい。この様に揮発性溶
剤を揮発させると、滴下したシリコン樹脂７０体積はも
との７ｑ６程度となり、層厚は極めて薄くなる。このと
き、例えば、チップ面積１關２あた。ｂｏ、０３ｍｆｌ
の原シリコン樹脂の重量であって、約２０μｍの層厚の
原シリコン樹脂のシリコンコーティング層を形成するこ
とができる。
又、アイランド領域５の裏面にシリコンコーティング層
８を形成する場合には、アイランド領域５の裏面を上に
向け、同様にシリコン樹脂７を滴下し、揮発性溶剤を揮
発させる工程を行ない、この被モールド体の両面にシリ
コンコーティング層８を形成したい場合は、この一方の
面にシリコン樹脂７を滴下し、揮発性溶剤を揮発させた
後、他の面にも同様の工程を行なう。
８を形成する場合には、アイランド領域５の裏面を上に
向け、同様にシリコン樹脂７を滴下し、揮発性溶剤を揮
発させる工程を行ない、この被モールド体の両面にシリ
コンコーティング層８を形成したい場合は、この一方の
面にシリコン樹脂７を滴下し、揮発性溶剤を揮発させた
後、他の面にも同様の工程を行なう。
この後、トランスファーモールドマシーン等によりこの
被モールド体のモールド工程を行ない、（ｂ）に示す様
な薄いシリコンコーティング層８を有し、モールド樹脂
２によシ封止された半導体装置を得る。
被モールド体のモールド工程を行ない、（ｂ）に示す様
な薄いシリコンコーティング層８を有し、モールド樹脂
２によシ封止された半導体装置を得る。
尚、シリコンコーティング層８の層厚は混入する揮発性
溶剤の比率を変えることにより、自由に変えることがで
きる。第２図は、シリコン樹脂７のトリクロロ・トリフ
ロロエタンの含有率と、これを面積４．０７ Ｘ ３．
３５ ｉｎ２の半導体チッ７°４に滴下したときに形成
できるコーティング層８の層厚との関係を示すグラフで
ある。
溶剤の比率を変えることにより、自由に変えることがで
きる。第２図は、シリコン樹脂７のトリクロロ・トリフ
ロロエタンの含有率と、これを面積４．０７ Ｘ ３．
３５ ｉｎ２の半導体チッ７°４に滴下したときに形成
できるコーティング層８の層厚との関係を示すグラフで
ある。
（発明の効果）
以上説明した様に本発明によれば以下の様に様様な効果
を得ることができる。
を得ることができる。
■ コーティング樹脂層の厚さを薄くすることができる
様になったので、コーティング樹脂層を形成してもモー
ルド樹脂を厚く維持することができ、・ぐッケージの機
械的強度の低下を防ぐことができる。
様になったので、コーティング樹脂層を形成してもモー
ルド樹脂を厚く維持することができ、・ぐッケージの機
械的強度の低下を防ぐことができる。
■ コーティング樹脂層の厚さを薄くすることができる
様になったので、被モールド体の上面のみならず下面に
もコーティング樹脂を滴下して、コーティング樹脂層を
形成することができる様になシ、半導体チップあるいは
アイランド領域の角への応力集中を緩和でき、パッケー
ジクラックを防止できる。
様になったので、被モールド体の上面のみならず下面に
もコーティング樹脂を滴下して、コーティング樹脂層を
形成することができる様になシ、半導体チップあるいは
アイランド領域の角への応力集中を緩和でき、パッケー
ジクラックを防止できる。
尚、付随的な効果として以下の様なものがある。
■ コーティング樹脂層を２線対策に使用する場合、４
０μ〜５０μ程度必要とされているが、滴下するコーテ
ィング樹脂の粘度が低いので、平らなコーティング樹脂
層を形成できる様になシ、層厚を一定なものとすること
ができるので必要最小限の厚さのシリコンコーティング
層を形成することができ、モールド樹脂の厚さが局部的
に薄くなることはなく、パッケージの機械的強度の低下
を防ぐことができる。
０μ〜５０μ程度必要とされているが、滴下するコーテ
ィング樹脂の粘度が低いので、平らなコーティング樹脂
層を形成できる様になシ、層厚を一定なものとすること
ができるので必要最小限の厚さのシリコンコーティング
層を形成することができ、モールド樹脂の厚さが局部的
に薄くなることはなく、パッケージの機械的強度の低下
を防ぐことができる。
■ 第３図に示す様に配線ワイヤ（金線を例にとる）の
金球以上にコーティング樹脂層がかぶると、このコーテ
ィング樹脂層とモールド樹脂との膨張率の違いによシ、
これら樹脂の境界に応力が集中し、温度サイクルを経る
と、用いるパッケージによっては、配線ワイヤが切断さ
れることがある０しかしながら、金球の高さは４０μｍ
であってこれよシ低い位置では金の径が大きいので、上
記コーティング樹脂層とモールド樹脂の境界をこれ以下
の位置にする様にコーティング樹脂層の層厚を４０μｍ
以下にすれば配線ワイヤの切断を防止できる。コーティ
ング樹脂層の厚さを４０μｍ以下にするのは、第２図に
示す様に、本発明によれば容易である。
金球以上にコーティング樹脂層がかぶると、このコーテ
ィング樹脂層とモールド樹脂との膨張率の違いによシ、
これら樹脂の境界に応力が集中し、温度サイクルを経る
と、用いるパッケージによっては、配線ワイヤが切断さ
れることがある０しかしながら、金球の高さは４０μｍ
であってこれよシ低い位置では金の径が大きいので、上
記コーティング樹脂層とモールド樹脂の境界をこれ以下
の位置にする様にコーティング樹脂層の層厚を４０μｍ
以下にすれば配線ワイヤの切断を防止できる。コーティ
ング樹脂層の厚さを４０μｍ以下にするのは、第２図に
示す様に、本発明によれば容易である。
第１図（ａ）及び（ｂ）は本発明の半導体装置の製造方
法を説明する為の断面図、第２図は、シリコン樹脂に揮
発性溶剤を混入したときの、溶剤含有率とコーティング
層厚の関係を示すグラフ、第３図は従来の技術を説明す
る為の半導体装置の断面図。 ２・・・モールド樹脂、４・・・半導体チップ、５・・
・アイランド領域、７・・・シリコン樹脂、８・・・シ
リコンコーティング層。 特許出願人 沖電気工業株式会社 代 理 人 鈴 木 敏 明／ 処、ｑ％ｉ’
＼第１図 ｄ７ ５ニアイランＦ゛幀域 ２：モー）レト、ｆｇ丁月昌 ７” シリコジオ立
」ｂ４：岑Ｉ阜りにナラ７″８； シ１リコンコーテ
ィンク゛肩第２図 シリコンコーティ〉り層の４４ （／Ｊｍ）第３図 手続補正書（睦） 昭和 県０°９月 ３日
法を説明する為の断面図、第２図は、シリコン樹脂に揮
発性溶剤を混入したときの、溶剤含有率とコーティング
層厚の関係を示すグラフ、第３図は従来の技術を説明す
る為の半導体装置の断面図。 ２・・・モールド樹脂、４・・・半導体チップ、５・・
・アイランド領域、７・・・シリコン樹脂、８・・・シ
リコンコーティング層。 特許出願人 沖電気工業株式会社 代 理 人 鈴 木 敏 明／ 処、ｑ％ｉ’
＼第１図 ｄ７ ５ニアイランＦ゛幀域 ２：モー）レト、ｆｇ丁月昌 ７” シリコジオ立
」ｂ４：岑Ｉ阜りにナラ７″８； シ１リコンコーテ
ィンク゛肩第２図 シリコンコーティ〉り層の４４ （／Ｊｍ）第３図 手続補正書（睦） 昭和 県０°９月 ３日
Claims (3)
- （１）アイランド領域に半導体チップが搭載され、ワイ
ヤボンディングが終了したリードフレームの該アイラン
ド領域及び該半導体チップを含む被モールド体の主表面
にコーティング樹脂を滴下して該滴下された面にコーテ
ィング樹脂層を形成する工程と、しかる後に前記被モー
ルド体をモールド樹脂により被覆する工程を有する半導
体装置の製造方法において、 （ａ）前記滴下するコーティング樹脂にあらかじめ揮発
性溶剤を混入させておく工程と、 （ｂ）前記滴下されたコーティング樹脂から前記揮発性
溶剤を揮発させる工程とを含む半導体装置の製造方法。 - （２）特許請求の範囲第１項において、前記コーティン
グ樹脂の滴下は前記半導体チップ上に行なう半導体装置
の製造方法。 - （３）特許請求の範囲第１項において、前記コーティン
グ樹脂の滴下は前記アイランド領域の裏面に行なう半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60022017A JPS61182234A (ja) | 1985-02-08 | 1985-02-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60022017A JPS61182234A (ja) | 1985-02-08 | 1985-02-08 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61182234A true JPS61182234A (ja) | 1986-08-14 |
Family
ID=12071217
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60022017A Pending JPS61182234A (ja) | 1985-02-08 | 1985-02-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61182234A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002043142A3 (de) * | 2000-11-25 | 2002-11-28 | Bosch Gmbh Robert | Verpacktes elektronisches bauelement und verfahren zur verpackung eines elektronischen bauelements |
-
1985
- 1985-02-08 JP JP60022017A patent/JPS61182234A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002043142A3 (de) * | 2000-11-25 | 2002-11-28 | Bosch Gmbh Robert | Verpacktes elektronisches bauelement und verfahren zur verpackung eines elektronischen bauelements |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6083773A (en) | Methods of forming flip chip bumps and related flip chip bump constructions | |
| CN209401627U (zh) | 图像传感器封装 | |
| CN106876356A (zh) | 芯片嵌入硅基式扇出型封装结构及其制作方法 | |
| JPS6312157A (ja) | 耐熱プラスチツク半導体装置 | |
| US6876090B2 (en) | Semiconductor chip and method for producing housing | |
| US8569169B2 (en) | Bottom source power MOSFET with substrateless and manufacturing method thereof | |
| JPS61182234A (ja) | 半導体装置の製造方法 | |
| US4592794A (en) | Glass bonding method | |
| US10468376B2 (en) | Semiconductor device and method for manufacturing the same | |
| US4515898A (en) | Glass bonding means and method | |
| US20030189243A1 (en) | Microelectronic package with reduced underfill and methods for forming such packages | |
| TWI240386B (en) | Package for semiconductor components and method for producing the same | |
| JP2902497B2 (ja) | 混成集積回路基板の製造方法 | |
| US11784103B2 (en) | Covers for semiconductor package components | |
| US20240047407A1 (en) | Integrated circuit package | |
| JP3233990B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0621145A (ja) | 半導体装置 | |
| JPH01169954A (ja) | モールド構造 | |
| JPH01129425A (ja) | 半導体パッケージの製法 | |
| JPH04298094A (ja) | 電子部品の樹脂封止実装方法 | |
| JPH01245530A (ja) | 半導体装置のパッケージ方法 | |
| JPS59117146A (ja) | 半導体集積回路 | |
| JPH0541469A (ja) | 樹脂封止型半導体装置 | |
| JPS60111431A (ja) | 電子部品の製造方法 | |
| JPS59220957A (ja) | 半導体装置 |