JPH01169954A - モールド構造 - Google Patents
モールド構造Info
- Publication number
- JPH01169954A JPH01169954A JP62327771A JP32777187A JPH01169954A JP H01169954 A JPH01169954 A JP H01169954A JP 62327771 A JP62327771 A JP 62327771A JP 32777187 A JP32777187 A JP 32777187A JP H01169954 A JPH01169954 A JP H01169954A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- integrated circuit
- semiconductor integrated
- molding material
- circuit element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000465 moulding Methods 0.000 title claims abstract description 22
- 239000002245 particle Substances 0.000 claims abstract description 11
- 239000011256 inorganic filler Substances 0.000 claims abstract description 10
- 229910003475 inorganic filler Inorganic materials 0.000 claims abstract description 10
- 229920005989 resin Polymers 0.000 claims abstract description 10
- 239000011347 resin Substances 0.000 claims abstract description 10
- 239000003822 epoxy resin Substances 0.000 claims abstract description 6
- 229920000647 polyepoxide Polymers 0.000 claims abstract description 6
- 239000003795 chemical substances by application Substances 0.000 claims description 18
- 239000004065 semiconductor Substances 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 4
- 239000004593 Epoxy Substances 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims description 2
- 238000004382 potting Methods 0.000 claims description 2
- 239000000758 substrate Substances 0.000 claims description 2
- 239000004642 Polyimide Substances 0.000 abstract description 2
- 239000011521 glass Substances 0.000 abstract description 2
- 229920001721 polyimide Polymers 0.000 abstract description 2
- 229910052710 silicon Inorganic materials 0.000 abstract description 2
- 239000010703 silicon Substances 0.000 abstract description 2
- 239000012778 molding material Substances 0.000 abstract 5
- 239000004020 conductor Substances 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 239000004697 Polyetherimide Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229920001601 polyetherimide Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はフィルムキャリア方式における半導体集積回路
素子のモールド構造に関する。
素子のモールド構造に関する。
従来のフィルムキャリア方式における半導体集積回路素
子のモールド構造は、第２図に示すように、３の絶縁フ
ィルム上に形成された４の導体パターンの延長端にあた
る５のフィンガーリードに、２のバンプを介して、１の
半導体集積回路素子を接合した後、６で示すエポキシ樹
脂のモールド剤を、半導体集積回路素子１の能動面を覆
うように、ポツティングモールドし、加熱硬化させた構
造であった。またこの際、モールドの厚みとしては、モ
ールド樹脂の硬化収縮応力によるチップ割れ防止の観点
や商品の空間的な制約などから、あまり厚くするわけに
いかず、半導体集積回路素子の能動面上で２００μｍ〜
３００μｍ程度の厚みとするのが通常であった。
子のモールド構造は、第２図に示すように、３の絶縁フ
ィルム上に形成された４の導体パターンの延長端にあた
る５のフィンガーリードに、２のバンプを介して、１の
半導体集積回路素子を接合した後、６で示すエポキシ樹
脂のモールド剤を、半導体集積回路素子１の能動面を覆
うように、ポツティングモールドし、加熱硬化させた構
造であった。またこの際、モールドの厚みとしては、モ
ールド樹脂の硬化収縮応力によるチップ割れ防止の観点
や商品の空間的な制約などから、あまり厚くするわけに
いかず、半導体集積回路素子の能動面上で２００μｍ〜
３００μｍ程度の厚みとするのが通常であった。
しかし、前述の従来技術では、特に高信頼性対応として
熱膨張係数を低く抑えるために無機質のフィラーを高い
含有率で含んだモールド樹脂を使用した場合に、そのフ
ィラー粒子が最大１５０〜２００μｍの直径を有するこ
とから、モールド表面にフィラー粒子がとび出し、７の
ような突起となってしまい、モールド表面にロフトナン
バーなどのマーキングを行なう際、その突起による凹凸
により、マーキングがかすれるあるいは見えなくなるな
どの問題点を有していた。
熱膨張係数を低く抑えるために無機質のフィラーを高い
含有率で含んだモールド樹脂を使用した場合に、そのフ
ィラー粒子が最大１５０〜２００μｍの直径を有するこ
とから、モールド表面にフィラー粒子がとび出し、７の
ような突起となってしまい、モールド表面にロフトナン
バーなどのマーキングを行なう際、その突起による凹凸
により、マーキングがかすれるあるいは見えなくなるな
どの問題点を有していた。
そこで本発明はこのような問題点を解決するものであり
、その目的とするところは、良好なマーキング性を有す
るフィルムキャリア方式のモールド構造を提供するとこ
ろにある。
、その目的とするところは、良好なマーキング性を有す
るフィルムキャリア方式のモールド構造を提供するとこ
ろにある。
本発明のモールド構造は、フィルムキャリア方式により
フレキシブル基板に接合された半導体集積回路素子を有
するモールド構造において、次の構成を有することを特
徴とする。
フレキシブル基板に接合された半導体集積回路素子を有
するモールド構造において、次の構成を有することを特
徴とする。
ａ）半導体集積回路素子の能動面に接した第１層目のモ
ールド剤が、無機質のフィラー粒子成分を多量に含有し
たポツティングモールドタイプのエポキシ樹脂から成り
、その半導体集積回路素子の能動面上の厚みが３００μ
ｍ以下の構成。
ールド剤が、無機質のフィラー粒子成分を多量に含有し
たポツティングモールドタイプのエポキシ樹脂から成り
、その半導体集積回路素子の能動面上の厚みが３００μ
ｍ以下の構成。
ｂ）第２層目のモールド剤が、軟質で、かつ無機質のフ
ィラー粒子成分を含有しない、エポキシ以外の樹脂から
成り、第１層目のモールド剤の、半導体集積回路素子の
能動面側を被覆した構成。
ィラー粒子成分を含有しない、エポキシ以外の樹脂から
成り、第１層目のモールド剤の、半導体集積回路素子の
能動面側を被覆した構成。
本発明の上記の構成によれば、第１層目のモールド剤の
、無機質フィラー粒子成分によるモールド表面凹凸を、
第２層目のモールド剤が埋め、モールド表面を平滑な面
に変えることにより、モールド表面へのマーキングのか
すれ不良を無くすことができる。
、無機質フィラー粒子成分によるモールド表面凹凸を、
第２層目のモールド剤が埋め、モールド表面を平滑な面
に変えることにより、モールド表面へのマーキングのか
すれ不良を無くすことができる。
第１図は本発明の実施例における主要断面図である。ま
ず第１層目のモールド時において、モールド剤６に含ま
れるガラス等の無機質のフィラー粒子によりその表面に
約２０〜５０μｍ程度の突起７ができ、表面が凹凸状態
となる。そこで約１００μｍ程度の厚みにて、シリコン
あるいはポリイミドあるいはポリエーテルイミド等の、
無機質フィラー粒子成分を含まない樹脂を、第２層目の
モールド剤として塗布することにより、第１層目のモー
ルド剤表面の凹凸を埋め、モールド表面を平滑な面に変
えて良好なマーキング性の確保が可能となる。この際、
第２層目のモールド樹脂は、第１層目のモールド剤のエ
ポキシ樹脂に比較して、非常に軟質であるものを選んで
あるため、硬化収縮時の応力は非常に小さく、２層構造
として厚みが増すものの、樹脂の半導体集積回路素子へ
の応力は、１層のみの場合とほとんど差がなく、チップ
割れ等の問題も発生しない。
ず第１層目のモールド時において、モールド剤６に含ま
れるガラス等の無機質のフィラー粒子によりその表面に
約２０〜５０μｍ程度の突起７ができ、表面が凹凸状態
となる。そこで約１００μｍ程度の厚みにて、シリコン
あるいはポリイミドあるいはポリエーテルイミド等の、
無機質フィラー粒子成分を含まない樹脂を、第２層目の
モールド剤として塗布することにより、第１層目のモー
ルド剤表面の凹凸を埋め、モールド表面を平滑な面に変
えて良好なマーキング性の確保が可能となる。この際、
第２層目のモールド樹脂は、第１層目のモールド剤のエ
ポキシ樹脂に比較して、非常に軟質であるものを選んで
あるため、硬化収縮時の応力は非常に小さく、２層構造
として厚みが増すものの、樹脂の半導体集積回路素子へ
の応力は、１層のみの場合とほとんど差がなく、チップ
割れ等の問題も発生しない。
また、このような２層モールドを行なうことに゛より、
マーキング性の向上のみならず、信頼性上耐湿性が大幅
に向上するという利点も兼ね備えている。
マーキング性の向上のみならず、信頼性上耐湿性が大幅
に向上するという利点も兼ね備えている。
以上述べたように本発明によれば、エポキシ樹脂による
第１層目のモールド剤上に、他の樹脂による第２層目の
モールド剤を重ね合わせたことにより、表面を平滑にし
、マーキング性の向上が可能となり、かつ耐湿性の向上
が可能となるなどすぐれた硬化を有するものである。
第１層目のモールド剤上に、他の樹脂による第２層目の
モールド剤を重ね合わせたことにより、表面を平滑にし
、マーキング性の向上が可能となり、かつ耐湿性の向上
が可能となるなどすぐれた硬化を有するものである。
第１図は本発明のモールド構造の一実施例を示す主要断
面図。 第２図は従来のモールド構造を示す主要断面図。 １・・・半導体集積回路素子 ２・・・バンプ ３・・・絶縁フィルム ４・・・導体パターン ５・・・フィンガーリード ６・・・モールド剤 ７・・・突起 ８・・・２層目のモールド剤 以 上 出願人 セイコーエプソン株式会社 １２図
面図。 第２図は従来のモールド構造を示す主要断面図。 １・・・半導体集積回路素子 ２・・・バンプ ３・・・絶縁フィルム ４・・・導体パターン ５・・・フィンガーリード ６・・・モールド剤 ７・・・突起 ８・・・２層目のモールド剤 以 上 出願人 セイコーエプソン株式会社 １２図
Claims (1)
- （１）フィルムキャリア方式によりフレキシブルテープ
基板に接合された半導体集積回路素子を有するモールド
構造において、次の構成を有することを特徴とするモー
ルド構造。 （ａ）半導体集積回路素子の能動面に接した第１層目の
モールド剤が、無機質のフィラー粒子成分を多量に含有
したポッティングモールドタイプのエポキシ樹脂から成
り、その半導体集積回路素子の能動面上の厚みが３００
μｍ以下の構成。 （ｂ）第２層目のモールド剤が、軟質で、かつ無機質の
フィラー粒子成分を含有しない、エポキシ以外の樹脂か
ら成り、第１層目のモールド剤の、半導体集積回路素子
の能動面側を被覆した構成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62327771A JPH01169954A (ja) | 1987-12-24 | 1987-12-24 | モールド構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62327771A JPH01169954A (ja) | 1987-12-24 | 1987-12-24 | モールド構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01169954A true JPH01169954A (ja) | 1989-07-05 |
Family
ID=18202800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62327771A Pending JPH01169954A (ja) | 1987-12-24 | 1987-12-24 | モールド構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01169954A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6531760B1 (en) * | 1988-09-20 | 2003-03-11 | Gen Murakami | Semiconductor device |
| JP2007309624A (ja) * | 2006-05-22 | 2007-11-29 | Tokai Corp | 着火器 |
-
1987
- 1987-12-24 JP JP62327771A patent/JPH01169954A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6531760B1 (en) * | 1988-09-20 | 2003-03-11 | Gen Murakami | Semiconductor device |
| US6720208B2 (en) | 1988-09-20 | 2004-04-13 | Renesas Technology Corporation | Semiconductor device |
| US6919622B2 (en) | 1988-09-20 | 2005-07-19 | Renesas Technology Corp. | Semiconductor device |
| JP2007309624A (ja) * | 2006-05-22 | 2007-11-29 | Tokai Corp | 着火器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI301657B (en) | Flip-chip semiconductor device and method for fabricating the same | |
| JPH01169954A (ja) | モールド構造 | |
| JPH04211150A (ja) | 回路基板装置 | |
| US6900080B2 (en) | Microelectronic package with reduced underfill and methods for forming such packages | |
| TWI240386B (en) | Package for semiconductor components and method for producing the same | |
| JP2902497B2 (ja) | 混成集積回路基板の製造方法 | |
| JP2576907B2 (ja) | 回路基板装置の製造方法 | |
| JPS5831539A (ja) | 混成集積回路の製造方法 | |
| JP3099864B2 (ja) | 半導体素子を有する回路装置及びその製造方法 | |
| JP3820674B2 (ja) | 樹脂封止型電子装置及びその製造方法 | |
| JP2003249509A (ja) | 半導体封止方法および封止された半導体 | |
| JPH02207559A (ja) | 二列並行多端子型混成集積回路装置 | |
| JPS59763Y2 (ja) | 混成集積回路 | |
| JPS58182854A (ja) | レジン封止型半導体装置およびその製造方法 | |
| CN108281398A (zh) | 半导体封装件及其制造方法 | |
| JPH0367337B2 (ja) | ||
| JPS6144436Y2 (ja) | ||
| JP3232954B2 (ja) | 電子部品の製造方法 | |
| JPS6234159B2 (ja) | ||
| JP3272889B2 (ja) | 半導体装置の製造方法 | |
| JPS6080258A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPS6390845A (ja) | 半導体装置 | |
| JPH0546069U (ja) | 高密度実装回路基板 | |
| JPS61112358A (ja) | 半導体装置 | |
| JP2002076198A (ja) | 半導体装置の製造方法 |