JP3099864B2 - 半導体素子を有する回路装置及びその製造方法 - Google Patents

半導体素子を有する回路装置及びその製造方法

Info

Publication number
JP3099864B2
JP3099864B2 JP06329885A JP32988594A JP3099864B2 JP 3099864 B2 JP3099864 B2 JP 3099864B2 JP 06329885 A JP06329885 A JP 06329885A JP 32988594 A JP32988594 A JP 32988594A JP 3099864 B2 JP3099864 B2 JP 3099864B2
Authority
JP
Japan
Prior art keywords
resin
resin coating
protective resin
protective
coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP06329885A
Other languages
English (en)
Other versions
JPH08162574A (ja
Inventor
茂雄 吉崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP06329885A priority Critical patent/JP3099864B2/ja
Publication of JPH08162574A publication Critical patent/JPH08162574A/ja
Application granted granted Critical
Publication of JP3099864B2 publication Critical patent/JP3099864B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、回路基板上に半導体素
子が固着された構造の半導体回路装置及びその製造方法
に関する。
【0002】
【従来の技術】図1に示すように、回路基板1上に半導
体素子(フリップチップ)2が固着された構成の半導体
回路装置は公知である。半導体素子2は下面に複数のバ
ンプ電極(突起状電極)3が形成されており、このバン
プ電極3が回路基板1上の配線導体4に半田で固着され
ている。半導体素子2は保護樹脂被覆体5で被覆されて
おり、更にこの保護樹脂被覆体5を介して半導体回路装
置の外囲体を構成する樹脂封止体(モールド樹脂)6に
よって被覆されている。なお、この保護樹脂被覆体5は
主としてバンプ電極3に加わる応力を低減させる作用
と、外囲体外部からの異物の侵入を防止する作用をす
る。
【0003】
【発明が解決しようとする課題】ところで、上記の半導
体回路装置では、保護樹脂被膜体5によって少しは応力
低減が図れるものの樹脂封止体6の熱収縮等に伴う応力
が保護樹脂被覆体5を介して半導体素子2に加わり、バ
ンプ電極3に破断が生ずることがあった。
【0004】そこで、本発明は半導体素子への応力の伝
達が抑制された回路装置及びその製造方法を提供するこ
とを目的とする。
【0005】
【課題を解決するための手段】上記目的を達成するため
の本発明は、回路基板と、この回路基板上に固着された
半導体素子と、ポリアミド、ポリイミド、ポリイミドシ
リコーン、及びシリコーンラバーから選択された樹脂か
ら成り,前記半導体素子の少なくとも一部を被覆してい
る第1の保護樹脂被覆体と、ポリアミド、ポリイミド、
ポリイミドシリコーン、及びシリコーンラバーから選択
された樹脂とフィラーとから成り、前記第1の保護樹脂
被覆体を被覆している第2の保護樹脂被覆体と、エポキ
シ樹脂又はフェノール樹脂を含むものから成り,前記第
2の保護樹脂被覆体を被覆している樹脂封止体と、を有
し、前記第1の保護樹脂被覆体と第2の保護樹脂被覆体
との間に空洞が設けられていることを特徴とする半導体
素子を有する回路装置に係わるものである。なお、上記
回路装置は請求項2に記載の方法で製造することが望ま
しい。
【0006】
【発明の作用及び効果】本願の請求項1の発明によれ
ば、第1及び第2の保護樹脂被覆体の間に空洞即ち空間が
あるので、樹脂封止体の収縮等に基づく応力が第2の
護樹脂被覆体に加わった時に、第2の保護樹脂被覆体の
変形が生じ、応力が吸収される。この結果、半導体素
加わる応力が抑制され、半導体素子を保護することが
できる。また、洞を設けることによって第2の保護樹
脂被覆体として弾性の大きな材料を使用することが不要
になり、異物侵入防止効果の大きい材料を使用すること
が可能になる。なお、空洞は第2の保護樹脂被覆体の内
側に設けるので、第2の保護樹脂被覆体の異物侵入阻止
機能の低下は少ない。また、請求項2の発明によれば、
第1及び第2の保護樹脂被覆体の相互間に空洞を容易に
形成することができる。
【0007】
【実施例】次に、図2を参照して本発明の一実施例に係
わる半導体回路装置(混成集積回路装置)について説明
する。図2に示すように、本実施例の半導体回路装置
は、セラミックから成る絶縁性回路基板11、半導体素
子12、第1の保護樹脂被覆体13、第2の保護樹脂被
覆体14及び樹脂封止体15を備えている。実際の半導
体回路装置は、回路基板11上に更に、コンデンサチッ
プ、抵抗等を備えているがここでは省略されている。こ
の半導体回路装置は、電力用トランジスタ等と共にリー
ドフレームの金属支持板上に配置され、電力用トランジ
スタ等に共に樹脂封止体15で被覆される。
【0008】半導体素子12は図示のように、その下面
に複数のバンプ電極(突起状電極)16が形成されたフ
リップチップ型素子であり、バンプ電極が回路基板11
上の厚膜導体から成る配線導体17にろう材(図示せ
ず)で固着されている。なお、バンプ電極16は周知の
ように複数の金属層と半田ボールとから構成されてい
る。
【0009】第1の保護樹脂被覆体13は、回路基板1
1の上面全体にわたってほぼ均一の厚さで薄く形成され
ている。また、第1の保護樹脂被覆体13は半導体素子
12の側面と上面にも形成されているが、側面の方が上
面よりも厚く形成される。回路基板11と半導体素子1
2の上面に形成された第1の保護樹脂被覆体13は、肉
薄であるために後述の第2の保護樹脂被覆体14の形成
の際に第2の保護樹脂被覆体14中に取り込まれてしま
うことがある。
【0010】第2の保護樹脂被覆体14は半導体素子1
2を被覆するように第1の保護樹脂被覆体13よりも肉
厚に形成されている。第2の保護樹脂被覆体14は図示
のように、半導体素子12の側方において第1の保護樹
脂被覆体13に密着しておらず、空洞部18が生じてい
る。空洞部18が形成される理由については後述する。
なお、半導体素子12の下方には、第2の保護樹脂被覆
体14が形成されないことがある。
【0011】外部からの異物侵入防止のための外囲体と
しての樹脂封止体15は熱硬化性エポキシ樹脂から成り
金型を使用した射出成形法で形成されたものであり、半
導体素子12への応力緩和するための第1の保護樹脂被
覆体13及び第2の保護樹脂被覆体14を被覆してい
る。なお、樹脂封止体15の樹脂は射出成形が可能な材
料つまり、加熱によって粘度低下を起し、金型内に射出
注入できる材料が望ましく、エポキシ樹脂の他にフェノ
−ル樹脂等でもよい。
【0012】次に、第1及び第2の保護樹脂被覆体1
3、14を形成するための樹脂材と上記空洞部18が形
成できる理由について説明する。第1及び第2の保護樹
脂被覆体13、14を形成するための樹脂は、いずれ
も、ポリアミド系溶剤乾燥型樹脂である。ポリアミド系
溶剤乾燥型樹脂とは、主鎖中にアミド結合をもつ樹脂に
揮発性溶剤を含むものであり、熱処理等によってこの揮
発性溶剤が揮発することによって樹脂が硬化する樹脂を
いう。
【0013】第1の保護樹脂被覆体13の形成に使用さ
れる樹脂材は、揮発性溶剤の含有率が93重量%のポリ
アミド系溶剤乾燥型樹脂である。揮発性溶剤の含有率を
このように設定したのは、第1の保護樹脂被覆体13を
基板11の全面に薄く均一に塗布できるようにするため
と第2の保護樹脂被覆体14の形成時に第1の保護樹脂
被覆体13が第2の保護樹脂被覆体14に取り込まれる
ことを防止するためである。即ち、揮発性溶剤の含有率
が90重量%を下回ると樹脂材の流動性が損なわれ、第
1の保護樹脂被覆体13を薄く均一に形成することが困
難になる。また、揮発性溶剤の含有率が95重量%を上
回ると樹脂材中の樹脂分が少なすぎて、第2の保護樹脂
被覆体14の形成時にこれに取り込まれてしまうことが
ある。従って、本実施例では揮発性溶剤含有率が90〜
95重量%から選ばれた93重量%とされている。な
お、第1の保護樹脂被覆体13を形成するための樹脂
は、溶剤を含み且つ均一な薄膜が形成できる材料であれ
ば良い。したがって、溶剤入りのポリアミド樹脂以外に
溶剤入りのボリイミド、ポリイミドシリコ−ン、シリコ
−ンラバ−等の樹脂でもよい。
【0014】第2の保護樹脂被覆体14の形成に使用さ
れる樹脂材は、第1の保護樹脂被覆体13の形成に使用
される樹脂材と同じポリアミド系溶剤乾燥型樹脂から成
るが、粒状フィラーを含有している点等において異な
る。粒状フィラー(例えば、シリカ粒、アルミナ粒等)
を含有する理由は、チキソ性(粘性)を向上して第2の
保護樹脂被覆体14を半導体素子12を覆うように選択
的に形成するためである。フィラーが含有されていない
と、第2の保護樹脂被覆体14は第1の保護樹脂被覆体
13の上面に大きく広がってしまい、半導体素子12の
全面を被覆することができない。また、ポリアミド樹脂
とフィラーとの比率は、16:84となっており、フィ
ラーの粒径は平均して約30μmとなっている。ポリア
ミド樹脂に対するフィラーの含有割合が大きすぎると、
フィラー間のすき間を樹脂で埋めることができなくな
る。このため、空洞部18を良好に形成できなくなる。
即ち、後述するように、樹脂材は硬化するときに揮発性
溶剤が揮発してこの揮発分だけ体積減少するが、これが
フィラー剤のすき間から減少し硬化後は主としてフィラ
ー材で構成される軽石状態となるためである。また、ポ
リアミド樹脂に対するフィラーの含有割合が小さすぎる
と、チキソ性が高くなり、樹脂の広がり性が低下し、半
導体素子12を良好に被覆することが困難となる。従っ
て、本実施例での第2の保護樹脂被覆体14のためのポ
リアミド樹脂とフィラーとの比は、好ましい範囲の1
4:86〜20:80から選択された16:84とされ
ている。なお、チキソ性は、不揮発である樹脂分とフィ
ラー材とを減らすことによって低くすることができる
が、あまり不揮発分が少ないと即ち揮発性溶剤の含有割
合が大きいと、樹脂硬化時に、第2の保護樹脂被覆体1
4の表面皮膜を十分な厚みで形成することができず、硬
化時の体積減少によって第2の保護樹脂被覆体14が縮
んでしまい空洞部18を良好に形成できなくなる。ま
た、揮発性溶剤の含有率が大きいと、粘性が低下して、
半導体素子12を第2の保護樹脂被覆体14によって良
好に被覆することができない。また、逆に揮発性溶剤の
含有率が小さいとチキソ性(粘性)が高くなり過ぎて、
第2の保護樹脂被覆体14の広がり性が低下し、やはり
半導体素子12を良好に被覆することができない。従っ
て、第2の保護樹脂被覆体14を形成する材料の揮発性
溶剤の含有率は25重量%〜35重量%とするのが望ま
しく、本実施例では30重量%とされている。
【0015】第2の保護樹脂被覆体14のフィラー径が
あまり大きいとフィラー間のすき間が大きくなり、フィ
ラー間を樹脂で埋めることができず上述と同様の理由で
空洞部18を良好に形成できない。またフィラー径があ
まり小さいと硬化後の樹脂に小さな孔が多数散在してや
はり空洞部18が良好に形成できなくなる。このため、
フィラー材の径は10μm〜100μmとするのが望ま
しく、本実施例ではこの範囲中の30μmが選択されて
いる。なお、第2の保護樹脂被覆体14を形成するため
の樹脂は、溶剤とフィラ−を含むものであれば、ポリア
ミド以外の樹脂でも良い。例えば、溶剤及びフィラ−入
りのポリイミド、ポリイミドシリコ−ン、シリコ−ンラ
バ−等の樹脂でも良い。この第2の保護樹脂被覆体14
を形成するための樹脂は、上述のように樹脂内部に空洞
を形成するために、まずその樹脂表面が加熱によって乾
燥硬化しこの部分に硬い被膜を作れるものである必要が
ある。したがって、加熱によって粘度が低下しない樹脂
であることが条件である。このため、後述の樹脂封止体
の形成に用いられるエポキシ樹脂、フェノ−ル樹脂等は
加熱によってレジン分が粘度低下するので不適である。
【0016】なお、第1の保護樹脂被覆体13と第2の
保護樹脂被覆体14を形成するときは、まず、回路基板
11の全面と半導体素子12に対して第1の保護樹脂被
覆体13を形成するための第1の樹脂(揮発性溶剤の含
有率が93重量%とされたポリアミド系溶剤乾燥型樹
脂)を被覆する。次に、これに熱処理を施して揮発性溶
剤を乾燥させて硬化させて第1の保護樹脂被覆体13を
形成する。続いて、第1の保護樹脂被覆体13の上面に
第2の保護樹脂被覆体14を形成するための第2の樹脂
(揮発性溶剤の含有率が30重量%、樹脂とフィラーの
含有比率が16:84、フィラー径が平均30μmとさ
れたポリアミド系溶剤乾燥型樹脂)を塗布して半導体素
子12を被覆する。これを室温放置した後、40〜50
℃の緩やかな熱処理により乾燥を施すと、第2の樹脂が
硬化して空洞部18を有する第2の保護樹脂被覆体14
が形成される。空洞部18は半導体素子12の側方にほ
ぼ環状に形成される。また、半導体素子12の上面にも
形成されることがある。本実施例では、側方にのみ形成
された例を示す。
【0017】空洞部18は、第2の樹脂を緩やかに乾燥
することによって、第2の樹脂はその表面側がまず乾燥
して皮膜を作り、その後に徐々に乾燥が樹脂の内部側に
進み、このとき、前述のように樹脂が体積収縮して形成
されるものと考えられる。
【0018】本実施例は次の効果を有する。 (1) 半導体素子12の側面に空洞部18が形成され
るため、半導体素子12に側面からの応力が加わらず、
バンプ電極16にせん断応力が発生することを防止で
き、バンプ電極16の寿命が延びる。また実施例では半
導体素子12の下方に第2の保護樹脂被覆体14が形成
されているので、素子12の厚み方向の応力にも強くな
っている。これにより、バンプ電極16の寿命の向上が
図れる。 (2) 第1の保護樹脂被覆体13と第2の保護樹脂被
覆体14の樹脂成分が同じポリアミド系樹脂であるた
め、両者の密着性が比較的良好に得られる。即ち、第1
の保護樹脂被覆体13の肉薄部分は、第2の保護樹脂被
覆体14の形成時にこれに取り込まれ、両者が強固に密
着する。このため、第2の保護樹脂被覆体14は半導体
素子12の周囲への異物侵入防止効果を十分に発揮す
る。一方、第1の保護樹脂被覆体13の肉厚部分は、完
全に取り込まれないため密着性が若干低下し、第2の樹
脂の体積収縮によって空洞部18を形成することができ
る。
【0019】
【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 (1) 第1の保護樹脂被覆体13を省くことができ
る。但し、第1の保護樹脂被覆体13がないと空洞部1
8が形成し難いことが確認されている。したがって、少
なくとも、第2の保護樹脂被覆体14を形成する工程の
ときには、第1の保護樹脂被覆体13が存在するように
しておくことが良い。 (2) 第2の保護樹脂被覆体14を設ける時に、半導
体素子12の近傍に昇華剤を配置し、これを含めて被覆
し、加熱によって昇華剤を昇華させて空洞部18を得る
ことができる。 (3) 空洞部18の幅(厚み)を好ましくは1μm〜
2mmの範囲で変えることができる。 (4) 実施例では、第2の保護樹脂被覆体14が半導
体素子12の下方にも設けられているが、この第2の保
護樹脂被覆体14を半導体素子12の下方に設けなくて
もよい。即ち半導体素子12の下方も空洞部としてもよ
い。また、半導体素子12の下に第1の保護樹脂被覆体
13を設けることができる。
【図面の簡単な説明】
【図1】従来の半導体回路装置の一部を示す断面図であ
る。
【図2】本発明の実施例の半導体回路装置の一部を示す
断面図である。
【符号の説明】
12 半導体素子 14 保護樹脂被覆体 15 樹脂封止体 18 空洞部
フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 23/29,23/31 H01L 21/56,21/60

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 回路基板と、 この回路基板上に固着された半導体素子と、 ポリアミド、ポリイミド、ポリイミドシリコーン、及び
    シリコーンラバーから選択された樹脂から成り,前記半
    導体素子の少なくとも一部を被覆している第1の保護樹
    脂被覆体とポリアミド、ポリイミド、ポリイミドシリコ
    ーン、及びシリコーンラバーから選択された樹脂とフィ
    ラーとから成り、前記第1の保護樹脂被覆体を被覆して
    いる第2の保護樹脂被覆体と、 エポキシ樹脂又はフェノール樹脂を含むものから成り,
    前記第2の保護樹脂被覆体を被覆している樹脂封止体
    と、 を有し、前記第1の保護樹脂被覆体と第2の保護樹脂被
    覆体との間 に空洞が設けられていることを特徴とする半
    導体素子を有する回路装置。
  2. 【請求項2】 回路基板に固着された半導体素子を、ポ
    リアミド、ポリイミド、ポリイミドシリコーン、及びシ
    リコーンラバーから選択された樹脂と90〜95重量%
    の揮発性溶剤とから成る樹脂材料で被覆し、この樹脂材
    料に熱処理を施して第1の保護樹脂被覆体を形成する工
    程と, 前記第1の保護樹脂被覆体を、ポリアミド、ポリイミ
    ド、ポリイミドシリコーン、及びシリコーンラバーから
    選択された樹脂とフィラーと25〜35重量%の揮発性
    溶剤とから成る樹脂材料で被覆し、室温状態に放置した
    後に、40〜50℃の熱処理を施して第2の保護樹脂被
    覆体を形成し、同時にこの第2の保護樹脂被覆体よりも
    内側に空洞を生じさせる工程と, 前記第2の保護樹脂被覆体を、エポキシ樹脂又はフェノ
    ール樹脂で被覆し、熱処理を施して樹脂封止体を形成す
    る工程と、 を有していることを特徴とする半導体素子を有する回路
    装置の製造方法。
JP06329885A 1994-12-05 1994-12-05 半導体素子を有する回路装置及びその製造方法 Expired - Fee Related JP3099864B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP06329885A JP3099864B2 (ja) 1994-12-05 1994-12-05 半導体素子を有する回路装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06329885A JP3099864B2 (ja) 1994-12-05 1994-12-05 半導体素子を有する回路装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH08162574A JPH08162574A (ja) 1996-06-21
JP3099864B2 true JP3099864B2 (ja) 2000-10-16

Family

ID=18226345

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06329885A Expired - Fee Related JP3099864B2 (ja) 1994-12-05 1994-12-05 半導体素子を有する回路装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP3099864B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6710586B2 (en) 2001-11-22 2004-03-23 Denso Corporation Band gap reference voltage circuit for outputting constant output voltage
JP5093011B2 (ja) * 2008-09-11 2012-12-05 株式会社デンソー 電子部品の実装方法
KR102304741B1 (ko) * 2013-11-07 2021-09-24 루미리즈 홀딩 비.브이. Led를 둘러싸는 내부 전반사 층을 갖는 led를 위한 기판
JP6183811B2 (ja) 2014-06-30 2017-08-23 インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation 接合構造体および無線通信装置

Also Published As

Publication number Publication date
JPH08162574A (ja) 1996-06-21

Similar Documents

Publication Publication Date Title
US6201301B1 (en) Low cost thermally enhanced flip chip BGA
JP3173621B2 (ja) 接着性を改善したトランスファ成形された半導体パッケージ
JP2001250889A (ja) 光素子の実装構造体およびその製造方法
JP2522889B2 (ja) 電子パッケ―ジアセンブリとその製造方法
JP3099864B2 (ja) 半導体素子を有する回路装置及びその製造方法
KR19980041849A (ko) 정전방전 보호기능을 갖는 리드 프레임과 그의 제조방법 및 패키지화된 반도체 장치와,정전방전 보호장치를 형성하는 방법 및정전방전 보호장치를 리드 프레임에 있는 다수의 리드에 부착하는 방법
JP3485513B2 (ja) 半導体装置の製造方法
JP2869964B2 (ja) 回路基板装置
TW591727B (en) Method for producing a protection for chip edges and arrangement for the protection of chip edges
JP2984804B2 (ja) 電子部品及びその製造方法
JP2892348B1 (ja) 半導体ユニットおよび半導体素子の実装方法
JPH09237869A (ja) 樹脂封止型パワーモジュール装置及びその製造方法
JPH04171970A (ja) 半導体装置
JP3820674B2 (ja) 樹脂封止型電子装置及びその製造方法
JP2904154B2 (ja) 半導体素子を含む電子回路装置
JP2576907B2 (ja) 回路基板装置の製造方法
JPS59202642A (ja) 混成集積回路装置の製造方法
JPH07135203A (ja) 半導体装置
JPS6089945A (ja) 封止半導体装置
JP3481964B2 (ja) 半導体素子の組立方法
JP2750451B2 (ja) 膜素子付き電子部品搭載用基板
US6429537B2 (en) Semiconductor component with method for manufacturing
JPH1056097A (ja) 半導体装置及びその製造方法
JPH05175375A (ja) 樹脂封止型半導体装置
JPH0917913A (ja) 電子回路装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees