JP2984804B2 - 電子部品及びその製造方法 - Google Patents
電子部品及びその製造方法Info
- Publication number
- JP2984804B2 JP2984804B2 JP11880292A JP11880292A JP2984804B2 JP 2984804 B2 JP2984804 B2 JP 2984804B2 JP 11880292 A JP11880292 A JP 11880292A JP 11880292 A JP11880292 A JP 11880292A JP 2984804 B2 JP2984804 B2 JP 2984804B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- linear expansion
- circuit board
- intermediate layer
- protective resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Description
【０００１】
【産業上の利用分野】本発明は電子素子に加わる熱応力
を低減できる電子部品及びその製造方法に関連する。
を低減できる電子部品及びその製造方法に関連する。
【０００２】
【従来の技術】図５は、ハイブリッドＩＣと称する従来
の混成集積回路半導体装置の断面を示す。金属製の放熱
基板(1)の上面に載置された半導体チップ(2)及び回路基
板(3)は、エポキシ樹脂等から成る樹脂封止体(4)により
封止され保護される。アルミナ等から成る回路基板(3)
の上面にはフリップチップと称する半導体チップ(5)及
び配線導体(6)等を含む電気回路が形成されている。こ
の電気回路と半導体チップ(2)との間及び外部リード(7)
との間は、リード細線(8a)(8b)を介して電気的に接続さ
れる。図示しないが、半導体チップ(2)は樹脂封止体(4)
とは異なる保護樹脂で予め被覆される場合もある。とこ
ろで、放熱基板(1)、回路基板(3)及び樹脂封止体(4)の
各膨張係数は大きく異なる。この為、半導体チップ(5)
の発熱時等に線膨張係数差に起因して生ずる熱応力のた
め、半導体チップ(5)及びリード細線(8b)に物理的変化
が発生し、電子部品の電気的特性が劣化することがあっ
た。線膨張係数差に起因する熱応力を緩和するため、従
来では、図５に示すように、回路基板(3)上に保護樹脂
(9)を被覆していた。この場合、保護樹脂(9)の線膨張係
数を回路基板(3)の線膨張係数と樹脂封止体(4)の線膨張
係数との間に調整すれば、半導体チップ(5)及びリード
細線(8b)に加わる熱応力をある程度低減できる。保護樹
脂(9)はシリカ等のフィラー成分とレジン成分から構成
される多孔質構造であり、保護樹脂(9)のフィラー成分
の含有率をレジン成分よりも大きくして、線膨張係数を
所望のレベルに調整することができる。
の混成集積回路半導体装置の断面を示す。金属製の放熱
基板(1)の上面に載置された半導体チップ(2)及び回路基
板(3)は、エポキシ樹脂等から成る樹脂封止体(4)により
封止され保護される。アルミナ等から成る回路基板(3)
の上面にはフリップチップと称する半導体チップ(5)及
び配線導体(6)等を含む電気回路が形成されている。こ
の電気回路と半導体チップ(2)との間及び外部リード(7)
との間は、リード細線(8a)(8b)を介して電気的に接続さ
れる。図示しないが、半導体チップ(2)は樹脂封止体(4)
とは異なる保護樹脂で予め被覆される場合もある。とこ
ろで、放熱基板(1)、回路基板(3)及び樹脂封止体(4)の
各膨張係数は大きく異なる。この為、半導体チップ(5)
の発熱時等に線膨張係数差に起因して生ずる熱応力のた
め、半導体チップ(5)及びリード細線(8b)に物理的変化
が発生し、電子部品の電気的特性が劣化することがあっ
た。線膨張係数差に起因する熱応力を緩和するため、従
来では、図５に示すように、回路基板(3)上に保護樹脂
(9)を被覆していた。この場合、保護樹脂(9)の線膨張係
数を回路基板(3)の線膨張係数と樹脂封止体(4)の線膨張
係数との間に調整すれば、半導体チップ(5)及びリード
細線(8b)に加わる熱応力をある程度低減できる。保護樹
脂(9)はシリカ等のフィラー成分とレジン成分から構成
される多孔質構造であり、保護樹脂(9)のフィラー成分
の含有率をレジン成分よりも大きくして、線膨張係数を
所望のレベルに調整することができる。
【０００３】
【発明が解決しようとする課題】しかしながら、実際に
は、樹脂封止体(4)中のレジン成分がレジン成分の少な
い保護樹脂(9)内に侵入して、保護樹脂(9)の線膨張係数
が不測のレベルにまで変動して熱応力を十分に緩和でき
ないことが判明した。保護樹脂(9)内へのレジン成分の
侵入を抑制するため、従来では、十分に厚い保護樹脂
(9)を回路基板(3)上に形成する方法が考えられたが、こ
の方法は樹脂封止体(4)の機械的強度が低下する等の点
で実用上望ましくない。例えば特開昭６０−１９６９６
１号公報には、保護樹脂の上面に別の樹脂を塗布してレ
ジンの侵入を防止する構造が開示されている。しかしな
がら、この方法でも前記の問題を十分に解決するには至
らなかった。また、複数層の保護樹脂と樹脂封止体との
間で線膨張係数に著しい差異がある為、複数層の保護樹
脂と樹脂封止体とを横切るリード線が破断され易く、線
膨張係数差に起因して半導体チップに大きな応力が加わ
り易い等の問題が生じた。そこで本発明は内部の線膨張
係数の変動を抑制できる電子部品及びその製造方法を提
供することを目的とする。
は、樹脂封止体(4)中のレジン成分がレジン成分の少な
い保護樹脂(9)内に侵入して、保護樹脂(9)の線膨張係数
が不測のレベルにまで変動して熱応力を十分に緩和でき
ないことが判明した。保護樹脂(9)内へのレジン成分の
侵入を抑制するため、従来では、十分に厚い保護樹脂
(9)を回路基板(3)上に形成する方法が考えられたが、こ
の方法は樹脂封止体(4)の機械的強度が低下する等の点
で実用上望ましくない。例えば特開昭６０−１９６９６
１号公報には、保護樹脂の上面に別の樹脂を塗布してレ
ジンの侵入を防止する構造が開示されている。しかしな
がら、この方法でも前記の問題を十分に解決するには至
らなかった。また、複数層の保護樹脂と樹脂封止体との
間で線膨張係数に著しい差異がある為、複数層の保護樹
脂と樹脂封止体とを横切るリード線が破断され易く、線
膨張係数差に起因して半導体チップに大きな応力が加わ
り易い等の問題が生じた。そこで本発明は内部の線膨張
係数の変動を抑制できる電子部品及びその製造方法を提
供することを目的とする。
【０００４】
【課題を解決するための手段】電子素子(5)を載置した
回路基板(3)を保護樹脂(10)及び樹脂封止体(4)により順
次被覆した本発明による電子部品の保護樹脂(10)は、中
間層(11)と、中間層(11)と回路基板(3)との間に形成さ
れた内側層(12)と、中間層(11)と樹脂封止体(4)との間
に形成された外側層(13)とを備えている。中間層(11)は
比較的密な構造であり、内側層(12)及び外側層(13)に比
べて小さい気孔率を有する。内側層(12)、中間層(11)及
び外側層(13)を含む保護樹脂(10)の平均線膨張係数は、
回路基板(3)の線膨張係数と樹脂封止体(4)の線膨張係数
との間である。また、本発明による電子部品の製造方法
は、電子素子(5)が載置された回路基板(3)を用意する工
程と、フィラー成分とレジン成分とを含有する第１の保
護樹脂(14)を回路基板(3)上に供給して、第１の保護樹
脂(14)により電子素子(5)を被覆する工程と、第１の保
護樹脂(14)に含有されるフィラー成分の平均粒径より小
径のフィラー成分とレジン成分とを含有する第２の保護
樹脂(15)を第１の保護樹脂(14)に塗布する工程と、電子
素子(5)から離間した第１の保護樹脂(14)の表面に小径
のフィラー成分又はレジン成分を侵入させて気孔率が小
さく且つ比較的密な中間層(11)を形成すると共に、中間
層(11)より気孔率の大きい内側層(12)と外側層(13)とを
中間層(11)の内側及び外側の各々に形成し、前記内側層
(12)、前記中間層(11)及び前記外側層(13)を含む前記保
護樹脂(10)の平均線膨張係数を前記回路基板(3)の線膨
張係数と前記樹脂封止体(4)の線膨張係数との間に設定
する工程と、外側層(13)及び回路基板(3)の周囲に流動
化した封止樹脂を供給してこれらを樹脂封止体(4)によ
り被覆する工程とを含む。
回路基板(3)を保護樹脂(10)及び樹脂封止体(4)により順
次被覆した本発明による電子部品の保護樹脂(10)は、中
間層(11)と、中間層(11)と回路基板(3)との間に形成さ
れた内側層(12)と、中間層(11)と樹脂封止体(4)との間
に形成された外側層(13)とを備えている。中間層(11)は
比較的密な構造であり、内側層(12)及び外側層(13)に比
べて小さい気孔率を有する。内側層(12)、中間層(11)及
び外側層(13)を含む保護樹脂(10)の平均線膨張係数は、
回路基板(3)の線膨張係数と樹脂封止体(4)の線膨張係数
との間である。また、本発明による電子部品の製造方法
は、電子素子(5)が載置された回路基板(3)を用意する工
程と、フィラー成分とレジン成分とを含有する第１の保
護樹脂(14)を回路基板(3)上に供給して、第１の保護樹
脂(14)により電子素子(5)を被覆する工程と、第１の保
護樹脂(14)に含有されるフィラー成分の平均粒径より小
径のフィラー成分とレジン成分とを含有する第２の保護
樹脂(15)を第１の保護樹脂(14)に塗布する工程と、電子
素子(5)から離間した第１の保護樹脂(14)の表面に小径
のフィラー成分又はレジン成分を侵入させて気孔率が小
さく且つ比較的密な中間層(11)を形成すると共に、中間
層(11)より気孔率の大きい内側層(12)と外側層(13)とを
中間層(11)の内側及び外側の各々に形成し、前記内側層
(12)、前記中間層(11)及び前記外側層(13)を含む前記保
護樹脂(10)の平均線膨張係数を前記回路基板(3)の線膨
張係数と前記樹脂封止体(4)の線膨張係数との間に設定
する工程と、外側層(13)及び回路基板(3)の周囲に流動
化した封止樹脂を供給してこれらを樹脂封止体(4)によ
り被覆する工程とを含む。
【０００５】
【作用】気孔率の大きい外側層(13)及び気孔率の小さい
比較的密な中間層(11)により樹脂封止体(4)からの内側
層(12)内へのレジン等の侵入を阻止して、内側層(12)の
線膨張係数の変動を抑制でき、回路基板(3)の線膨張係
数と樹脂封止体(4)の線膨張係数との間に保護樹脂(10)
の平均線膨張係数を安定に設定できる。この結果、回路
基板(3)上の電子素子(5)への熱応力を有効に緩和でき
る。
比較的密な中間層(11)により樹脂封止体(4)からの内側
層(12)内へのレジン等の侵入を阻止して、内側層(12)の
線膨張係数の変動を抑制でき、回路基板(3)の線膨張係
数と樹脂封止体(4)の線膨張係数との間に保護樹脂(10)
の平均線膨張係数を安定に設定できる。この結果、回路
基板(3)上の電子素子(5)への熱応力を有効に緩和でき
る。
【０００６】
【実施例】以下、電子部品としての混成集積回路半導体
装置（ハイブリッドＩＣ）に適用した本発明の一実施例
を図１〜図４について説明する。これらの図面では、図
５に示す部分と実質的に同一の箇所には同一の符号を付
しその説明を省略する。
装置（ハイブリッドＩＣ）に適用した本発明の一実施例
を図１〜図４について説明する。これらの図面では、図
５に示す部分と実質的に同一の箇所には同一の符号を付
しその説明を省略する。
【０００７】本実施例のハイブリッドＩＣの従来例と異
なる点は、保護樹脂(10)が３層構造、即ち中間層(11)、
中間層(11)と回路基板(3)との間に形成された内側層(1
2)及び中間層(11)の外側に形成された外側層(13)を有す
ることである。中間層(11)、内側層(12)及び外側層(13)
はそれぞれ半導体チップ(5)及びリード細線(8b)への熱
応力等の悪影響を下記のように有効に緩和する。保護樹
脂(10)は、回路基板(3)及び樹脂封止体(4)の２つの線膨
張係数の間の値に調整された平均線膨張係数を有する。
中間層(11)は大径のフィラー間に小径のフィラー又はレ
ジンが充填された比較的密な構造であり、内側層(12)及
び外側層(13)に比べて気孔率が小さい。内側層(12)は、
レジン成分に比べてフィラー成分の含有率が大きいフィ
ラーリッチな多孔質構造を有し、半導体チップ(5)の上
面及びリード細線(8b)の接続部分を含み回路基板(3)の
上面を被覆している。本実施例では内側層(12)のレジン
含有率を約１０重量％に調整した。中間層(11)は、半導
体チップ(5)を封止する内側層(12)の表面を被覆してい
る。中間層(11)のほぼ全面を被覆する外側層(13)のレジ
ン含有率は、内側層(12)とほぼ同等であり、含有するフ
ィラーの平均粒径も中間層(11)に比べて大きく、中間層
(11)ほど気孔率は小さくない。トランスファーモールド
で形成される樹脂封止体(4)のレジン含有率は保護樹脂
(10)より大きく、線膨張係数は保護樹脂(10)の平均線膨
張係数より大きい。
なる点は、保護樹脂(10)が３層構造、即ち中間層(11)、
中間層(11)と回路基板(3)との間に形成された内側層(1
2)及び中間層(11)の外側に形成された外側層(13)を有す
ることである。中間層(11)、内側層(12)及び外側層(13)
はそれぞれ半導体チップ(5)及びリード細線(8b)への熱
応力等の悪影響を下記のように有効に緩和する。保護樹
脂(10)は、回路基板(3)及び樹脂封止体(4)の２つの線膨
張係数の間の値に調整された平均線膨張係数を有する。
中間層(11)は大径のフィラー間に小径のフィラー又はレ
ジンが充填された比較的密な構造であり、内側層(12)及
び外側層(13)に比べて気孔率が小さい。内側層(12)は、
レジン成分に比べてフィラー成分の含有率が大きいフィ
ラーリッチな多孔質構造を有し、半導体チップ(5)の上
面及びリード細線(8b)の接続部分を含み回路基板(3)の
上面を被覆している。本実施例では内側層(12)のレジン
含有率を約１０重量％に調整した。中間層(11)は、半導
体チップ(5)を封止する内側層(12)の表面を被覆してい
る。中間層(11)のほぼ全面を被覆する外側層(13)のレジ
ン含有率は、内側層(12)とほぼ同等であり、含有するフ
ィラーの平均粒径も中間層(11)に比べて大きく、中間層
(11)ほど気孔率は小さくない。トランスファーモールド
で形成される樹脂封止体(4)のレジン含有率は保護樹脂
(10)より大きく、線膨張係数は保護樹脂(10)の平均線膨
張係数より大きい。
【０００８】前記の構造によれば以下の効果が得られ
る。 （Ａ） 外側層(13)及び中間層(11)により、樹脂封止体
(4)から内側層(12)へのレジンの侵入を有効に阻止し
て、内側層(12)の線膨張係数を所望の値に安定して設定
できる。結果として半導体チップ(5)及びリード細線(8
b)への熱応力を低減できる。 （Ｂ） 気孔率の小さな中間層(11)の上に気孔率の大き
な外側層(13)を形成することにより、回路基板(3)と樹
脂封止体(4)の線膨張係数の中間値に保護樹脂(10)の平
均線膨張係数を比較的容易に且つ安定に調整できる。こ
の結果、前記（Ａ）との相乗効果により半導体チップ
(5)及びリード細線(8b)への熱応力を有効に緩和するこ
とができる。
る。 （Ａ） 外側層(13)及び中間層(11)により、樹脂封止体
(4)から内側層(12)へのレジンの侵入を有効に阻止し
て、内側層(12)の線膨張係数を所望の値に安定して設定
できる。結果として半導体チップ(5)及びリード細線(8
b)への熱応力を低減できる。 （Ｂ） 気孔率の小さな中間層(11)の上に気孔率の大き
な外側層(13)を形成することにより、回路基板(3)と樹
脂封止体(4)の線膨張係数の中間値に保護樹脂(10)の平
均線膨張係数を比較的容易に且つ安定に調整できる。こ
の結果、前記（Ａ）との相乗効果により半導体チップ
(5)及びリード細線(8b)への熱応力を有効に緩和するこ
とができる。
【０００９】次に、図１に示すハイブリッドＩＣの製造
方法を図２〜図４について説明する。まず、図２に示す
リードフレーム組立体を用意する。リードフレーム組立
体の放熱基板(1)の上面には半導体チップ(2)及び回路基
板(3)が配設される。回路基板(3)に形成された配線導体
(6)と半導体チップ(2)との間及び外部リード(7)との間
はそれぞれリード細線(8a)(8b)で電気的に接続される。
次に、図３に示すように、回路基板(3)の上面にフィラ
ー成分とレジン成分とを含有する第１の保護樹脂(14)を
塗布する。第１の保護樹脂(14)はフィラー成分とレジン
成分からなる基礎成分のうちのフィラー成分の占める割
合が９０重量％と大きいため、半導体チップ(5)の上面
を完全に被覆するように回路基板(3)上に厚く被覆され
た第１の保護樹脂(14)は比較的気孔率の大きい多孔質構
造を形成する。
方法を図２〜図４について説明する。まず、図２に示す
リードフレーム組立体を用意する。リードフレーム組立
体の放熱基板(1)の上面には半導体チップ(2)及び回路基
板(3)が配設される。回路基板(3)に形成された配線導体
(6)と半導体チップ(2)との間及び外部リード(7)との間
はそれぞれリード細線(8a)(8b)で電気的に接続される。
次に、図３に示すように、回路基板(3)の上面にフィラ
ー成分とレジン成分とを含有する第１の保護樹脂(14)を
塗布する。第１の保護樹脂(14)はフィラー成分とレジン
成分からなる基礎成分のうちのフィラー成分の占める割
合が９０重量％と大きいため、半導体チップ(5)の上面
を完全に被覆するように回路基板(3)上に厚く被覆され
た第１の保護樹脂(14)は比較的気孔率の大きい多孔質構
造を形成する。
【００１０】第１の保護樹脂(14)を塗布したリードフレ
ーム組立体を所定時間放置した後、第１の保護樹脂(14)
の上面に第２の保護樹脂(15)を塗布する。本実施例で
は、第２の保護樹脂(15)が適切な含有率の小径のフィラ
ー成分とレジン成分とを含むことが極めて重要である。
即ち、第１の保護樹脂(14)に混入されるフィラーの平均
粒径より小径のフィラーを第２の保護樹脂(15)に混合
し、更に第２の保護樹脂(15)のレジン含有率を第１の保
護樹脂(14)よりも若干大きくする。これにより、第２の
保護樹脂(15)を第１の保護樹脂(14)上に被覆したとき、
第２の保護樹脂(15)に含まれる小径のフィラー及びレジ
ンは第１の保護樹脂(14)の表面層に侵入し、気孔率の小
さな中間層(11)が形成される。このため、中間層(11)よ
り気孔率の大きな外側層(13)及び内側層(12)が中間層(1
1)の上方及び下方の各々に形成される。発明者による実
験では、第１の保護樹脂(14)と同等のレジン含有率を有
する第２の保護樹脂(15)を使用した場合にも、実用上均
等な作用を生ずる中間層(11)を形成できることも確認さ
れた。最後に周知のトランスファモールド法によって樹
脂封止体(4)を形成して図１に示すハイブリッドＩＣを
完成する。この製造方法によれば、中間層(11)を比較的
薄めに形成できるため、保護樹脂(10)の厚みをあまり大
きくせずに、回路基板(3)の線膨張係数と樹脂封止体(4)
の線膨張係数との間の所望の値に保護樹脂(10)の平均線
膨張係数を安定に設定できる。
ーム組立体を所定時間放置した後、第１の保護樹脂(14)
の上面に第２の保護樹脂(15)を塗布する。本実施例で
は、第２の保護樹脂(15)が適切な含有率の小径のフィラ
ー成分とレジン成分とを含むことが極めて重要である。
即ち、第１の保護樹脂(14)に混入されるフィラーの平均
粒径より小径のフィラーを第２の保護樹脂(15)に混合
し、更に第２の保護樹脂(15)のレジン含有率を第１の保
護樹脂(14)よりも若干大きくする。これにより、第２の
保護樹脂(15)を第１の保護樹脂(14)上に被覆したとき、
第２の保護樹脂(15)に含まれる小径のフィラー及びレジ
ンは第１の保護樹脂(14)の表面層に侵入し、気孔率の小
さな中間層(11)が形成される。このため、中間層(11)よ
り気孔率の大きな外側層(13)及び内側層(12)が中間層(1
1)の上方及び下方の各々に形成される。発明者による実
験では、第１の保護樹脂(14)と同等のレジン含有率を有
する第２の保護樹脂(15)を使用した場合にも、実用上均
等な作用を生ずる中間層(11)を形成できることも確認さ
れた。最後に周知のトランスファモールド法によって樹
脂封止体(4)を形成して図１に示すハイブリッドＩＣを
完成する。この製造方法によれば、中間層(11)を比較的
薄めに形成できるため、保護樹脂(10)の厚みをあまり大
きくせずに、回路基板(3)の線膨張係数と樹脂封止体(4)
の線膨張係数との間の所望の値に保護樹脂(10)の平均線
膨張係数を安定に設定できる。
【００１１】
【発明の効果】前記のように、本発明では電子素子に加
わる熱応力が低減された信頼性の高い電子部品を得るこ
とができる。
わる熱応力が低減された信頼性の高い電子部品を得るこ
とができる。
【図１】 本発明の一実施例を示すハイブリッドＩＣの
断面図
断面図
【図２】 図１に示すハイブリッドＩＣに使用するリー
ドフレーム組立体の断面図
ドフレーム組立体の断面図
【図３】 図２のリードフレーム組立体に第１の保護樹
脂を塗布した状態を示す断面図
脂を塗布した状態を示す断面図
【図４】 図３のリードフレーム組立体に第２の保護樹
脂を塗布した状態を示す断面図
脂を塗布した状態を示す断面図
【図５】 従来のハイブリッドＩＣの断面図
(3)・・回路基板、 (4)・・樹脂封止体、 (5)・・半
導体チップ（電子素子）、 (10)・・保護樹脂、 (11)
・・中間層、 (12)・・内側層、 (13)・・外側層、
(14)・・第１の保護樹脂、 (15)・・第２の保護樹脂、
導体チップ（電子素子）、 (10)・・保護樹脂、 (11)
・・中間層、 (12)・・内側層、 (13)・・外側層、
(14)・・第１の保護樹脂、 (15)・・第２の保護樹脂、
───────────────────────────────────────────────────── フロントページの続き (72)発明者 竹内 則茂 愛知県刈谷市昭和町１丁目１番地 日本 電装株式会社内 審査官 増山 剛 (56)参考文献 特開 平３−224245（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 23/29 H01L 23/28 H01L 23/31
Claims (2)
- 【請求項１】 電子素子を載置した回路基板を保護樹脂
及び樹脂封止体により順次被覆した電子部品において、 前記保護樹脂は、中間層と、該中間層と前記回路基板と
の間に形成された内側層と、前記中間層と前記樹脂封止
体との間に形成された外側層とを備え、 前記中間層は比較的密な構造であり、前記内側層及び外
側層に比べて小さい気孔率を有し、 前記内側層、前記中間層及び前記外側層を含む前記保護
樹脂の平均線膨張係数は、前記回路基板の線膨張係数と
前記樹脂封止体の線膨張係数との間であることを特徴と
する電子部品。 - 【請求項２】 電子素子が載置された回路基板を用意す
る工程と、 フィラー成分とレジン成分とを含有する第１の保護樹脂
を前記回路基板上に供給して、前記第１の保護樹脂によ
り前記電子素子を被覆する工程と、 前記第１の保護樹脂に含有されるフィラー成分の平均粒
径より小径のフィラー成分とレジン成分とを含有する第
２の保護樹脂を前記第１の保護樹脂に塗布する工程と、 前記電子素子から離間した前記第１の保護樹脂の表面に
前記小径のフィラー成分又はレジン成分を侵入させて気
孔率が小さく且つ比較的密な中間層を形成すると共に、
前記中間層より気孔率の大きい内側層と外側層とを前記
中間層の内側及び外側の各々に形成し、前記内側層、前
記中間層及び前記外側層を含む前記保護樹脂の平均線膨
張係数を前記回路基板の線膨張係数と前記樹脂封止体の
線膨張係数との間に設定する工程と、 前記外側層及び前記回路基板の周囲に流動化した封止樹
脂を供給してこれらを樹脂封止体により被覆する工程と
を含むことを特徴とする電子部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11880292A JP2984804B2 (ja) | 1992-05-12 | 1992-05-12 | 電子部品及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11880292A JP2984804B2 (ja) | 1992-05-12 | 1992-05-12 | 電子部品及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05315474A JPH05315474A (ja) | 1993-11-26 |
| JP2984804B2 true JP2984804B2 (ja) | 1999-11-29 |
Family
ID=14745486
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11880292A Expired - Lifetime JP2984804B2 (ja) | 1992-05-12 | 1992-05-12 | 電子部品及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2984804B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005322804A (ja) * | 2004-05-10 | 2005-11-17 | Nitto Denko Corp | 光半導体装置 |
| JP5108457B2 (ja) * | 2007-11-02 | 2012-12-26 | アスモ株式会社 | 樹脂封止型電子部品装置 |
| JP5732884B2 (ja) | 2011-02-09 | 2015-06-10 | 富士通株式会社 | 半導体装置及びその製造方法、電源装置 |
| JP2013138092A (ja) * | 2011-12-28 | 2013-07-11 | Tdk Corp | 電子回路モジュール部品及び電子回路モジュール部品の製造方法 |
| JP2014116409A (ja) * | 2012-12-07 | 2014-06-26 | Denso Corp | 電子装置 |
| JP6325471B2 (ja) | 2015-03-02 | 2018-05-16 | 株式会社東芝 | 光結合装置および絶縁装置 |
-
1992
- 1992-05-12 JP JP11880292A patent/JP2984804B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05315474A (ja) | 1993-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5436203A (en) | Shielded liquid encapsulated semiconductor device and method for making the same | |
| US5668406A (en) | Semiconductor device having shielding structure made of electrically conductive paste | |
| US5989941A (en) | Encapsulated integrated circuit packaging | |
| JPH04260358A (ja) | 電子装置及びその製造方法 | |
| EP1733427A1 (en) | Overmolded semiconductor package with an integrated emi and rfi shield | |
| JP2522889B2 (ja) | 電子パッケ―ジアセンブリとその製造方法 | |
| JP2984804B2 (ja) | 電子部品及びその製造方法 | |
| TW200805615A (en) | Semiconductor package having electromagnetic interference shielding and fabricating method thereof | |
| JPS6042620B2 (ja) | 半導体装置の封止体 | |
| JPS5992556A (ja) | 半導体装置 | |
| JP2734424B2 (ja) | 半導体装置 | |
| JPH08279571A (ja) | 半導体装置 | |
| JP2583242Y2 (ja) | 半導体装置 | |
| JPS63244631A (ja) | 混成集積回路装置の製造方法 | |
| US6312975B1 (en) | Semiconductor package and method of manufacturing the same | |
| JP2652223B2 (ja) | 電子部品搭載用基板 | |
| JP2765632B2 (ja) | 半導体装置用パッケージ | |
| JP3173308B2 (ja) | 半導体集積回路装置 | |
| JP2002222900A (ja) | 半導体装置 | |
| JP2630294B2 (ja) | 混成集積回路装置およびその製造方法 | |
| JPS59224152A (ja) | 集積回路装置 | |
| JPH03179796A (ja) | ハイブリッド集積回路 | |
| JPH06216492A (ja) | 電子装置 | |
| JP2844586B2 (ja) | 半導体集積回路 | |
| JP2775262B2 (ja) | 電子部品搭載用基板及び電子部品搭載装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081001 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091001 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101001 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111001 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111001 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121001 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121001 Year of fee payment: 13 |