JPH05315474A - 電子部品及びその製造方法 - Google Patents
電子部品及びその製造方法Info
- Publication number
- JPH05315474A JPH05315474A JP11880292A JP11880292A JPH05315474A JP H05315474 A JPH05315474 A JP H05315474A JP 11880292 A JP11880292 A JP 11880292A JP 11880292 A JP11880292 A JP 11880292A JP H05315474 A JPH05315474 A JP H05315474A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- component
- layer
- intermediate layer
- protective resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 内部の線膨張係数の変動を抑制して、信頼性
の高い電子部品を得る。 【構成】保護樹脂（10）は、中間層（11）と、中間層
（11）と回路基板（3）との間に形成された内側層（1
2）と、中間層（11）と樹脂封止体（4）との間に形成さ
れた外側層（13）とを備えている。中間層（11）は大径
のフィラー成分の間に小径のフィラー成分又はレジン成
分が比較的密に充填され、内側層（12）及び外側層（1
3）に比べて気孔率が小さい。樹脂封止体（4）からのレ
ジン等の侵入は、気孔率の大きい外側層（13）及び気孔
率の小さい中間層（11）により阻止される。したがっ
て、回路基板（3）と樹脂封止体（4）の線膨張係数との
間に調整された保護樹脂（10）の平均線膨張係数の変動
を抑制して、回路基板（3）上の半導体チップ（5）への
熱応力を有効に緩和できる。
の高い電子部品を得る。 【構成】保護樹脂（10）は、中間層（11）と、中間層
（11）と回路基板（3）との間に形成された内側層（1
2）と、中間層（11）と樹脂封止体（4）との間に形成さ
れた外側層（13）とを備えている。中間層（11）は大径
のフィラー成分の間に小径のフィラー成分又はレジン成
分が比較的密に充填され、内側層（12）及び外側層（1
3）に比べて気孔率が小さい。樹脂封止体（4）からのレ
ジン等の侵入は、気孔率の大きい外側層（13）及び気孔
率の小さい中間層（11）により阻止される。したがっ
て、回路基板（3）と樹脂封止体（4）の線膨張係数との
間に調整された保護樹脂（10）の平均線膨張係数の変動
を抑制して、回路基板（3）上の半導体チップ（5）への
熱応力を有効に緩和できる。
Description
【０００１】
【産業上の利用分野】本発明は電子素子に加わる熱応力
を低減できる電子部品及びその製造方法に関連する。
を低減できる電子部品及びその製造方法に関連する。
【０００２】
【従来の技術】図５は、ハイブリッドＩＣと称する従来
の混成集積回路半導体装置の断面を示す。金属製の放熱
基板（1）の上面に載置された半導体チップ（2）及び回
路基板（3）は、エポキシ樹脂等から成る樹脂封止体
（4）により封止され保護される。アルミナ等から成る
回路基板（3）の上面にはフリップチップと称する半導
体チップ（5）及び配線導体（6）等を含む電気回路が形
成されている。この電気回路と半導体チップ（2）との
間及び外部リード（7）との間は、リード細線（8a）（8
b）を介して電気的に接続されている。なお、半導体チ
ップ（2）は樹脂封止体（4）とは異なる保護樹脂で予め
被覆されることもある。ところで、放熱基板（1）、回
路基板（3）及び樹脂封止体（4）の各膨張係数は大きく
異なる。この為、半導体チップ（5）の発熱時等に線膨
張係数差に起因して生ずる熱応力のため、半導体チップ
（5）及びリード細線（8b）に物理的変化が発生し、電
子部品の電気的特性が劣化することがあった。線膨張係
数差に起因する熱応力を緩和するため、従来では、図５
に示すように、回路基板（3）上に保護樹脂（9）を被覆
している。この場合、回路基板（3）と樹脂封止体（4）
との２つの線膨張係数との間に保護樹脂（9）の線膨張
係数を調整すれば、半導体チップ（5）及びリード細線
（8b）に加わる熱応力をある程度低減できる。保護樹脂
（9）はシリカ等のフィラー成分とレジン成分から構成
される多孔質構造である。保護樹脂（9）のフィラー成
分の含有率をレジン成分より大きくして、線膨張係数を
所望のレベルに調整することができる。
の混成集積回路半導体装置の断面を示す。金属製の放熱
基板（1）の上面に載置された半導体チップ（2）及び回
路基板（3）は、エポキシ樹脂等から成る樹脂封止体
（4）により封止され保護される。アルミナ等から成る
回路基板（3）の上面にはフリップチップと称する半導
体チップ（5）及び配線導体（6）等を含む電気回路が形
成されている。この電気回路と半導体チップ（2）との
間及び外部リード（7）との間は、リード細線（8a）（8
b）を介して電気的に接続されている。なお、半導体チ
ップ（2）は樹脂封止体（4）とは異なる保護樹脂で予め
被覆されることもある。ところで、放熱基板（1）、回
路基板（3）及び樹脂封止体（4）の各膨張係数は大きく
異なる。この為、半導体チップ（5）の発熱時等に線膨
張係数差に起因して生ずる熱応力のため、半導体チップ
（5）及びリード細線（8b）に物理的変化が発生し、電
子部品の電気的特性が劣化することがあった。線膨張係
数差に起因する熱応力を緩和するため、従来では、図５
に示すように、回路基板（3）上に保護樹脂（9）を被覆
している。この場合、回路基板（3）と樹脂封止体（4）
との２つの線膨張係数との間に保護樹脂（9）の線膨張
係数を調整すれば、半導体チップ（5）及びリード細線
（8b）に加わる熱応力をある程度低減できる。保護樹脂
（9）はシリカ等のフィラー成分とレジン成分から構成
される多孔質構造である。保護樹脂（9）のフィラー成
分の含有率をレジン成分より大きくして、線膨張係数を
所望のレベルに調整することができる。
【０００３】
【発明が解決しようとする課題】しかしながら、実際に
は、樹脂封止体（4）中のレジン成分がレジン成分の少
ない保護樹脂（9）内に侵入して、保護樹脂（9）の線膨
張係数が不測のレベルにまで変動して熱応力を十分に緩
和できないことが判明した。保護樹脂（9）内へのレジ
ン成分の侵入を抑制するため、従来では、十分に厚い保
護樹脂（9）を回路基板（3）上に形成する方法が考えら
れたが、この方法は樹脂封止体（4）の機械的強度が低
下する等の点で実用上望ましくない。例えば特開昭６０
−１９６９６１号公報には、保護樹脂（9）の上面に別
の樹脂を塗布してレジンの侵入を防止する構造が開示さ
れている。しかしながら、この方法でも上記の問題を十
分に解決するには至らなかった。又、複数層の保護樹脂
と樹脂封止体との間で線膨張係数に著しい差異がある
為、複数層の保護樹脂と樹脂封止体とを横切るリード線
（8b）が破断され易いこと及びこの線膨張係数差に起因
して半導体チップに大きな応力が加わり易い等の問題が
生じた。そこで本発明は内部の線膨張係数の変動を抑制
できる電子部品及びその製造方法を提供することを目的
とする。
は、樹脂封止体（4）中のレジン成分がレジン成分の少
ない保護樹脂（9）内に侵入して、保護樹脂（9）の線膨
張係数が不測のレベルにまで変動して熱応力を十分に緩
和できないことが判明した。保護樹脂（9）内へのレジ
ン成分の侵入を抑制するため、従来では、十分に厚い保
護樹脂（9）を回路基板（3）上に形成する方法が考えら
れたが、この方法は樹脂封止体（4）の機械的強度が低
下する等の点で実用上望ましくない。例えば特開昭６０
−１９６９６１号公報には、保護樹脂（9）の上面に別
の樹脂を塗布してレジンの侵入を防止する構造が開示さ
れている。しかしながら、この方法でも上記の問題を十
分に解決するには至らなかった。又、複数層の保護樹脂
と樹脂封止体との間で線膨張係数に著しい差異がある
為、複数層の保護樹脂と樹脂封止体とを横切るリード線
（8b）が破断され易いこと及びこの線膨張係数差に起因
して半導体チップに大きな応力が加わり易い等の問題が
生じた。そこで本発明は内部の線膨張係数の変動を抑制
できる電子部品及びその製造方法を提供することを目的
とする。
【０００４】
【課題を解決するための手段】電子素子を載置した回路
基板を保護樹脂及び樹脂封止体により順次被覆した本発
明による電子部品の保護樹脂は、中間層と、中間層と回
路基板との間に形成された内側層と、中間層と樹脂封止
体との間に形成された外側層とを備えている。保護樹脂
はレジン成分とフィラー成分とを含有し且つ回路基板と
樹脂封止体の２つの線膨張係数の間にある平均線膨張係
数を有する。中間層は相対的に大径のフィラー成分の間
に相対的に小径のフィラー成分又はレジン成分が比較的
密に充填され、内側層及び外側層に比べて気孔率が小さ
い。また、本発明による電子部品の製造方法は、電子素
子が載置された回路基板を用意する工程と、フィラー成
分とレジン成分とを含有する第１の保護樹脂を回路基板
上に供給して、第１の保護樹脂により電子素子を被覆す
る工程と、第１の保護樹脂に含有されるフィラー成分の
平均粒径より小径のフイラー成分とレジン成分とを含有
する第２の保護樹脂を第１の保護樹脂に塗布して、電子
素子から離間した第１の保護樹脂の表面に小径のフィラ
ー成分又はレジン成分を侵入させて気孔率の小さい中間
層を形成すると共に、中間層より気孔率の大きい内側層
と外側層とを中間層の内側及び外側の各々に形成する工
程と、外側層及び回路基板の周囲に流動化した封止樹脂
を供給してこれらを樹脂封止体により被覆する工程とを
含む。
基板を保護樹脂及び樹脂封止体により順次被覆した本発
明による電子部品の保護樹脂は、中間層と、中間層と回
路基板との間に形成された内側層と、中間層と樹脂封止
体との間に形成された外側層とを備えている。保護樹脂
はレジン成分とフィラー成分とを含有し且つ回路基板と
樹脂封止体の２つの線膨張係数の間にある平均線膨張係
数を有する。中間層は相対的に大径のフィラー成分の間
に相対的に小径のフィラー成分又はレジン成分が比較的
密に充填され、内側層及び外側層に比べて気孔率が小さ
い。また、本発明による電子部品の製造方法は、電子素
子が載置された回路基板を用意する工程と、フィラー成
分とレジン成分とを含有する第１の保護樹脂を回路基板
上に供給して、第１の保護樹脂により電子素子を被覆す
る工程と、第１の保護樹脂に含有されるフィラー成分の
平均粒径より小径のフイラー成分とレジン成分とを含有
する第２の保護樹脂を第１の保護樹脂に塗布して、電子
素子から離間した第１の保護樹脂の表面に小径のフィラ
ー成分又はレジン成分を侵入させて気孔率の小さい中間
層を形成すると共に、中間層より気孔率の大きい内側層
と外側層とを中間層の内側及び外側の各々に形成する工
程と、外側層及び回路基板の周囲に流動化した封止樹脂
を供給してこれらを樹脂封止体により被覆する工程とを
含む。
【０００５】
【作用】樹脂封止体からのレジン等の侵入は、気孔率の
大きい外側層及び気孔率の小さい中間層により阻止され
る。したがって、内側層の線膨張係数の変動が抑制さ
れ、回路基板の線膨張係数と樹脂封止体の線膨張係数と
の間に保護樹脂の平均線膨張係数を安定に設定できる。
この結果、回路基板上の電子素子への熱応力を有効に緩
和できる。
大きい外側層及び気孔率の小さい中間層により阻止され
る。したがって、内側層の線膨張係数の変動が抑制さ
れ、回路基板の線膨張係数と樹脂封止体の線膨張係数と
の間に保護樹脂の平均線膨張係数を安定に設定できる。
この結果、回路基板上の電子素子への熱応力を有効に緩
和できる。
【０００６】
【実施例】以下、混成集積回路半導体装置に適用した本
発明の一実施例を図１〜図４について説明する。これら
の図面では、図５に示す部分と実質的に同一の箇所には
同一の符号を付しその説明を省略する。本実施例のハイ
ブリッドＩＣの従来例と異なる点は、保護樹脂（10）が
３層構造、即ち中間層（11）、中間層（11）と回路基板
（3）との間に形成された内側層（12）及び中間層（1
1）の外側に形成された外側層（13）を有することであ
る。中間層（11）、内側層（12）及び外側層（13）はそ
れぞれ半導体チップ（5）及びリード細線（8b）への熱
応力等の悪影響を下記のように有効に緩和する。保護樹
脂（10）は、回路基板（3）と樹脂封止体（4）の２つの
線膨張係数の間の値に調整された平均線膨張係数を有す
る。中間層（11）は大径のフィラー間に小径のフィラー
又はレジンが充填された比較的密な構造であり、内側層
（12）及び外側層（13）に比べて気孔率が小さい。内側
層（12）は、レジン成分に比べてフィラー成分の含有率
が大きいフィラーリッチな多孔質構造を有し、半導体チ
ップ（5）の上面及びリード細線（8b）の接続部分を含
み回路基板（3）の上面を被覆している。本実施例では
内側層（12）のレジン含有率を約１０重量％に調整し
た。中間層（11）は、半導体チップ（5）を封止する内
側層（12）の表面を被覆している。中間層（11）のほぼ
全面を被覆する外側層（13）のレジン含有率は、内側層
（12）とほぼ同等であり、含有するフィラーの平均粒径
も中間層に比べて大きく、中間層（11）ほど気孔率は小
さくない。トランスファーモールドで形成される樹脂封
止体（4）のレジン含有率は保護樹脂（10）より大き
く、線膨張係数は保護樹脂（10）の平均線膨張係数より
大きい。上記の構造によれば以下の効果が得られる。
（Ａ） 外側層（13）及び特に中間層（11）により、樹
脂封止体（4）から内側層（12）へのレジンの侵入を有
効に阻止して、内側層（12）の線膨張係数を所望の値に
安定して設定できる。結果として半導体チップ（5）及
びリード細線（8b）への熱応力を低減できる。（Ｂ）
気孔率の小さな中間層（11）の上に気孔率の大きな外側
層（13）を形成することにより、回路基板（3）と樹脂
封止体（4）の線膨張係数の中間値に保護樹脂（10）の
平均線膨張係数を比較的容易に且つ安定に調整できる。
この結果、上記（Ａ）との相乗効果により半導体チップ
（5）及びリード細線（8b）への熱応力を有効に緩和す
ることができる。次に、図１のハイブリッドＩＣの製造
方法を図２〜図４について説明する。まず、図２に示す
リードフレーム組立体を用意する。リードフレーム組立
体の放熱基板（1）の上面には半導体チップ（2）及び回
路基板（3）が配設される。回路基板（3）に形成された
配線導体（6）と半導体チップ（2）との間及び外部リー
ド（7）との間はそれぞれリード細線（8a)(8b）で電気
的に接続される。次に、図３に示すように、回路基板
（3）の上面にフィラー成分とレジン成分とを含有する
第１の保護樹脂（14）を塗布する。第１の保護樹脂（1
4）はフィラー成分とレジン成分からなる基礎成分のう
ちのフィラー成分を占める割合が９０重量％と大きいた
め、半導体チップ（5）の上面を完全に被覆するように
回路基板（3）上に厚く被覆された第１の保護樹脂（1
4）は多孔質構造を形成する。第１の保護樹脂（14）を
塗布したリードフレーム組立体を所定時間放置した後
に、第１の保護樹脂（14）の上面に第２の保護樹脂（1
5）を塗布する。本実施例では、第２の保護樹脂（15）
が適切な含有率の小径のフィラー成分とレジン成分を含
むことが極めて重要である。即ち、第１の保護樹脂（1
4）に混入されるフィラーの平均粒径より小径のフィラ
ーを第２の保護樹脂(15)に混合し、更に第１の保護樹脂
（14）より第２の保護樹脂（15）のレジン含有率を若干
大きくする。これにより、第２の保護樹脂（15）を第１
の保護樹脂（14）上に被覆したとき、第２の保護樹脂
（15）に含まれる小径のフィラーとレジンは第１の保護
樹脂（14）の表面層に侵入し、気孔率の小さな中間層
（11）が形成される。このため、中間層（11）より気孔
率の大きな外側層（13）と内側層（12）が中間層（11）
の上方と下方の各々に形成される。発明者による実験で
は、第１の保護樹脂（14）と同等のレジン含有率を有す
る第２の保護樹脂（15）を使用しても、実用上均等な作
用を生ずる中間層（11）を形成できることも確認され
た。最後に周知のトランスファモールド法によって樹脂
封止体（4）を形成して図１の混成集積回路半導体装置
を完成する。この方法によれば、中間層（11）を比較的
薄めに形成できる。このため、保護樹脂（15）の厚みを
あまり大きくせずに、回路基板（3）の線膨張係数と樹
脂封止体（4）の線膨張係数との間の所望の値に保護樹
脂（15）の線膨張係数を安定に設定できる。
発明の一実施例を図１〜図４について説明する。これら
の図面では、図５に示す部分と実質的に同一の箇所には
同一の符号を付しその説明を省略する。本実施例のハイ
ブリッドＩＣの従来例と異なる点は、保護樹脂（10）が
３層構造、即ち中間層（11）、中間層（11）と回路基板
（3）との間に形成された内側層（12）及び中間層（1
1）の外側に形成された外側層（13）を有することであ
る。中間層（11）、内側層（12）及び外側層（13）はそ
れぞれ半導体チップ（5）及びリード細線（8b）への熱
応力等の悪影響を下記のように有効に緩和する。保護樹
脂（10）は、回路基板（3）と樹脂封止体（4）の２つの
線膨張係数の間の値に調整された平均線膨張係数を有す
る。中間層（11）は大径のフィラー間に小径のフィラー
又はレジンが充填された比較的密な構造であり、内側層
（12）及び外側層（13）に比べて気孔率が小さい。内側
層（12）は、レジン成分に比べてフィラー成分の含有率
が大きいフィラーリッチな多孔質構造を有し、半導体チ
ップ（5）の上面及びリード細線（8b）の接続部分を含
み回路基板（3）の上面を被覆している。本実施例では
内側層（12）のレジン含有率を約１０重量％に調整し
た。中間層（11）は、半導体チップ（5）を封止する内
側層（12）の表面を被覆している。中間層（11）のほぼ
全面を被覆する外側層（13）のレジン含有率は、内側層
（12）とほぼ同等であり、含有するフィラーの平均粒径
も中間層に比べて大きく、中間層（11）ほど気孔率は小
さくない。トランスファーモールドで形成される樹脂封
止体（4）のレジン含有率は保護樹脂（10）より大き
く、線膨張係数は保護樹脂（10）の平均線膨張係数より
大きい。上記の構造によれば以下の効果が得られる。
（Ａ） 外側層（13）及び特に中間層（11）により、樹
脂封止体（4）から内側層（12）へのレジンの侵入を有
効に阻止して、内側層（12）の線膨張係数を所望の値に
安定して設定できる。結果として半導体チップ（5）及
びリード細線（8b）への熱応力を低減できる。（Ｂ）
気孔率の小さな中間層（11）の上に気孔率の大きな外側
層（13）を形成することにより、回路基板（3）と樹脂
封止体（4）の線膨張係数の中間値に保護樹脂（10）の
平均線膨張係数を比較的容易に且つ安定に調整できる。
この結果、上記（Ａ）との相乗効果により半導体チップ
（5）及びリード細線（8b）への熱応力を有効に緩和す
ることができる。次に、図１のハイブリッドＩＣの製造
方法を図２〜図４について説明する。まず、図２に示す
リードフレーム組立体を用意する。リードフレーム組立
体の放熱基板（1）の上面には半導体チップ（2）及び回
路基板（3）が配設される。回路基板（3）に形成された
配線導体（6）と半導体チップ（2）との間及び外部リー
ド（7）との間はそれぞれリード細線（8a)(8b）で電気
的に接続される。次に、図３に示すように、回路基板
（3）の上面にフィラー成分とレジン成分とを含有する
第１の保護樹脂（14）を塗布する。第１の保護樹脂（1
4）はフィラー成分とレジン成分からなる基礎成分のう
ちのフィラー成分を占める割合が９０重量％と大きいた
め、半導体チップ（5）の上面を完全に被覆するように
回路基板（3）上に厚く被覆された第１の保護樹脂（1
4）は多孔質構造を形成する。第１の保護樹脂（14）を
塗布したリードフレーム組立体を所定時間放置した後
に、第１の保護樹脂（14）の上面に第２の保護樹脂（1
5）を塗布する。本実施例では、第２の保護樹脂（15）
が適切な含有率の小径のフィラー成分とレジン成分を含
むことが極めて重要である。即ち、第１の保護樹脂（1
4）に混入されるフィラーの平均粒径より小径のフィラ
ーを第２の保護樹脂(15)に混合し、更に第１の保護樹脂
（14）より第２の保護樹脂（15）のレジン含有率を若干
大きくする。これにより、第２の保護樹脂（15）を第１
の保護樹脂（14）上に被覆したとき、第２の保護樹脂
（15）に含まれる小径のフィラーとレジンは第１の保護
樹脂（14）の表面層に侵入し、気孔率の小さな中間層
（11）が形成される。このため、中間層（11）より気孔
率の大きな外側層（13）と内側層（12）が中間層（11）
の上方と下方の各々に形成される。発明者による実験で
は、第１の保護樹脂（14）と同等のレジン含有率を有す
る第２の保護樹脂（15）を使用しても、実用上均等な作
用を生ずる中間層（11）を形成できることも確認され
た。最後に周知のトランスファモールド法によって樹脂
封止体（4）を形成して図１の混成集積回路半導体装置
を完成する。この方法によれば、中間層（11）を比較的
薄めに形成できる。このため、保護樹脂（15）の厚みを
あまり大きくせずに、回路基板（3）の線膨張係数と樹
脂封止体（4）の線膨張係数との間の所望の値に保護樹
脂（15）の線膨張係数を安定に設定できる。
【０００７】
【発明の効果】前記のように、本発明では電子素子に加
わる熱応力が低減された信頼性の高い電子部品を得るこ
とができる。
わる熱応力が低減された信頼性の高い電子部品を得るこ
とができる。
【図１】 本発明の一実施例を示す混成集積回路半導体
装置の断面図
装置の断面図
【図２】 図１に示す混成集積回路半導体装置に使用す
るリードフレーム組立体の断面図
るリードフレーム組立体の断面図
【図３】 図２のリードフレーム組立体に第１の保護樹
脂を塗布した状態を示す断面図
脂を塗布した状態を示す断面図
【図４】 図３のリードフレーム組立体に第２の保護樹
脂を塗布した状態を示す断面図
脂を塗布した状態を示す断面図
【図５】 従来の混成集積回路半導体装置の断面図
（3）・・回路基板、（4）・・樹脂封止体、（5）・・
半導体チップ（電子素子）、（10）・・保護樹脂、（1
1）・・中間層、（12）・・内側層、（13）・・外側
層、（14）・・第１の保護樹脂、（15）・・第２の保護
樹脂、
半導体チップ（電子素子）、（10）・・保護樹脂、（1
1）・・中間層、（12）・・内側層、（13）・・外側
層、（14）・・第１の保護樹脂、（15）・・第２の保護
樹脂、
───────────────────────────────────────────────────── フロントページの続き (72)発明者 竹内 則茂 愛知県刈谷市昭和町１丁目１番地 日本電 装株式会社内
Claims (2)
- 【請求項１】 電子素子を載置した回路基板を保護樹脂
及び樹脂封止体により順次被覆した電子部品において、 前記保護樹脂は、中間層と、該中間層と回路基板との間
に形成された内側層と、前記中間層と前記樹脂封止体と
の間に形成された外側層とを備え、 前記保護樹脂はレジン成分とフィラー成分とを含有し且
つ前記回路基板と前記樹脂封止体の２つの線膨張係数の
間にある平均線膨張係数を有し、 前記中間層は相対的に大径のフィラー成分の間に相対的
に小径のフィラー成分又はレジン成分が比較的密に充填
され、前記内側層及び外側層に比べて気孔率が小さいこ
とを特徴とする電子部品。 - 【請求項２】 電子素子が載置された回路基板を用意す
る工程と、 フィラー成分とレジン成分とを含有する第１の保護樹脂
を前記回路基板上に供給して、前記第１の保護樹脂によ
り前記電子素子を被覆する工程と、 前記第１の保護樹脂に含有されるフィラー成分の平均粒
径より小径のフイラー成分とレジン成分とを含有する第
２の保護樹脂を前記第１の保護樹脂に塗布して、前記電
子素子から離間した前記第１の保護樹脂の表面に前記小
径のフィラー成分又はレジン成分を侵入させて気孔率の
小さい中間層を形成すると共に、前記中間層より気孔率
の大きい内側層と外側層とを前記中間層の内側及び外側
の各々に形成する工程と、 前記外側層及び前記回路基板の周囲に流動化した封止樹
脂を供給してこれらを樹脂封止体により被覆する工程
と、 を含むことを特徴とする電子部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11880292A JP2984804B2 (ja) | 1992-05-12 | 1992-05-12 | 電子部品及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11880292A JP2984804B2 (ja) | 1992-05-12 | 1992-05-12 | 電子部品及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05315474A true JPH05315474A (ja) | 1993-11-26 |
| JP2984804B2 JP2984804B2 (ja) | 1999-11-29 |
Family
ID=14745486
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11880292A Expired - Lifetime JP2984804B2 (ja) | 1992-05-12 | 1992-05-12 | 電子部品及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2984804B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1598908A2 (en) * | 2004-05-10 | 2005-11-23 | Nitto Denko Corporation | Optical semiconductor device |
| JP2009117469A (ja) * | 2007-11-02 | 2009-05-28 | Asmo Co Ltd | 樹脂封止型電子部品装置 |
| JP2013138092A (ja) * | 2011-12-28 | 2013-07-11 | Tdk Corp | 電子回路モジュール部品及び電子回路モジュール部品の製造方法 |
| US8492784B2 (en) | 2011-02-09 | 2013-07-23 | Fujitsu Limited | Semiconductor device and method for producing the same, and power supply |
| JP2014116409A (ja) * | 2012-12-07 | 2014-06-26 | Denso Corp | 電子装置 |
| US10483424B2 (en) | 2015-03-02 | 2019-11-19 | Kabushiki Kaisha Toshiba | Signal coupling device |
-
1992
- 1992-05-12 JP JP11880292A patent/JP2984804B2/ja not_active Expired - Lifetime
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1598908A2 (en) * | 2004-05-10 | 2005-11-23 | Nitto Denko Corporation | Optical semiconductor device |
| EP1598908A3 (en) * | 2004-05-10 | 2007-08-29 | Nitto Denko Corporation | Optical semiconductor device |
| JP2009117469A (ja) * | 2007-11-02 | 2009-05-28 | Asmo Co Ltd | 樹脂封止型電子部品装置 |
| US8492784B2 (en) | 2011-02-09 | 2013-07-23 | Fujitsu Limited | Semiconductor device and method for producing the same, and power supply |
| JP2013138092A (ja) * | 2011-12-28 | 2013-07-11 | Tdk Corp | 電子回路モジュール部品及び電子回路モジュール部品の製造方法 |
| JP2014116409A (ja) * | 2012-12-07 | 2014-06-26 | Denso Corp | 電子装置 |
| US10483424B2 (en) | 2015-03-02 | 2019-11-19 | Kabushiki Kaisha Toshiba | Signal coupling device |
| US11430926B2 (en) | 2015-03-02 | 2022-08-30 | Kabushiki Kaisha Toshiba | Signal coupling device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2984804B2 (ja) | 1999-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5436203A (en) | Shielded liquid encapsulated semiconductor device and method for making the same | |
| US5668406A (en) | Semiconductor device having shielding structure made of electrically conductive paste | |
| US20070018337A1 (en) | Method and apparatus for attaching microelectronic substrates and support members | |
| JPH04260358A (ja) | 電子装置及びその製造方法 | |
| JP2522889B2 (ja) | 電子パッケ―ジアセンブリとその製造方法 | |
| US5008733A (en) | Semiconductor device | |
| US20080093748A1 (en) | Semiconductor package and fabrication process thereof | |
| US5814882A (en) | Seal structure for tape carrier package | |
| JPH05315474A (ja) | 電子部品及びその製造方法 | |
| TW200805615A (en) | Semiconductor package having electromagnetic interference shielding and fabricating method thereof | |
| EP2803082B1 (de) | Elektronisches bauteil mit korrosionsgeschützter bondverbindung und verfahren zur herstellung des bauteils | |
| US5706175A (en) | Resin-sealed semiconductor device | |
| JP2734424B2 (ja) | 半導体装置 | |
| US6900080B2 (en) | Microelectronic package with reduced underfill and methods for forming such packages | |
| TW591727B (en) | Method for producing a protection for chip edges and arrangement for the protection of chip edges | |
| JPH08279571A (ja) | 半導体装置 | |
| JP2865072B2 (ja) | 半導体ベアチップ実装基板 | |
| JP2696122B2 (ja) | 半導体装置 | |
| JP2652223B2 (ja) | 電子部品搭載用基板 | |
| JPS63244631A (ja) | 混成集積回路装置の製造方法 | |
| JP3099864B2 (ja) | 半導体素子を有する回路装置及びその製造方法 | |
| JP2904154B2 (ja) | 半導体素子を含む電子回路装置 | |
| JP2583242Y2 (ja) | 半導体装置 | |
| JP2775262B2 (ja) | 電子部品搭載用基板及び電子部品搭載装置 | |
| JP4416618B2 (ja) | 半導体装置実装体及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081001 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091001 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101001 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111001 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111001 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121001 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121001 Year of fee payment: 13 |