JPH0917913A - 電子回路装置 - Google Patents
電子回路装置Info
- Publication number
- JPH0917913A JPH0917913A JP7163389A JP16338995A JPH0917913A JP H0917913 A JPH0917913 A JP H0917913A JP 7163389 A JP7163389 A JP 7163389A JP 16338995 A JP16338995 A JP 16338995A JP H0917913 A JPH0917913 A JP H0917913A
- Authority
- JP
- Japan
- Prior art keywords
- lsi
- electronic circuit
- passive chip
- resin
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 本発明は、ＬＳＩと受動チップ部品等の電子
部品とを、電子回路基板に高密度（部品間隔で０．３〜
５ｍｍ）で実装可能であり、かつ、高い信頼性を有する
電子回路装置を提供する。 【構成】 配線基板、この基板上にバンプにより実装さ
れた半導体素子、および５ｍｍ以下の部品間隔をもって
この半導体素子に隣接し、かつ前記基板上に導電性接続
部材により実装された受動素子部品を具備し、前記基板
と半導体素子との間および半導体素子の周囲に樹脂が配
置された電子回路装置である。前記半導体素子の周囲に
配置された樹脂は、基板表面から樹脂表面にわたって、
前記半導体素子に隣接する受動素子部品を基板に実装す
るための導電性接続部材から離間して配置されているこ
とを特徴とする。
部品とを、電子回路基板に高密度（部品間隔で０．３〜
５ｍｍ）で実装可能であり、かつ、高い信頼性を有する
電子回路装置を提供する。 【構成】 配線基板、この基板上にバンプにより実装さ
れた半導体素子、および５ｍｍ以下の部品間隔をもって
この半導体素子に隣接し、かつ前記基板上に導電性接続
部材により実装された受動素子部品を具備し、前記基板
と半導体素子との間および半導体素子の周囲に樹脂が配
置された電子回路装置である。前記半導体素子の周囲に
配置された樹脂は、基板表面から樹脂表面にわたって、
前記半導体素子に隣接する受動素子部品を基板に実装す
るための導電性接続部材から離間して配置されているこ
とを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、半導体チップと受動チ
ップ部品とが回路基板上に実装された電子回路装置に係
り、特に、前記半導体チップと回路基板との間に樹脂が
封止された電子回路装置に関する。
ップ部品とが回路基板上に実装された電子回路装置に係
り、特に、前記半導体チップと回路基板との間に樹脂が
封止された電子回路装置に関する。
【０００２】
【従来の技術】近年、エレクトロニクスの急速な発展に
伴って、電子機器の小型化、電子部品および素子のチッ
プ化が進められており、基板上における実装領域を微細
にするとともに、高密度な実装が行なわれつつある。実
装密度を高めるために、種々の方法が提案されており、
例えば、ＩＣやＬＳＩなどはハンダバンプを用いて実装
されている。また、受動チップ部品は、そのサイズを小
さくしたり、ハンダバンプを用いて実装することによっ
て、より高密度な実装構造を得ることが研究されてい
る。
伴って、電子機器の小型化、電子部品および素子のチッ
プ化が進められており、基板上における実装領域を微細
にするとともに、高密度な実装が行なわれつつある。実
装密度を高めるために、種々の方法が提案されており、
例えば、ＩＣやＬＳＩなどはハンダバンプを用いて実装
されている。また、受動チップ部品は、そのサイズを小
さくしたり、ハンダバンプを用いて実装することによっ
て、より高密度な実装構造を得ることが研究されてい
る。
【０００３】従来の電子回路装置は、図７に示すように
回路基板５１の部品搭載パッド５２ａとＬＳＩ５３の搭
載パッド５４とが、ハンダバンプ５５ａにより接続され
ており、さらに、接続部の信頼性を保つために、ＬＳＩ
５３と回路基板５１との間は、封止樹脂５６により封止
されている。また、受動チップ部品５７は、同一回路基
板５１上で、受動チップ部品電極５８と回路基板５１の
部品搭載パッド５２ｂ、５２ｃとが、ハンダフィレット
５９またはハンダバンプ５５ｂにより接続されている。
なお、ＬＳＩ５３と、受動チップ部品５７との間隔は、
通常１０ｍｍ程度である。
回路基板５１の部品搭載パッド５２ａとＬＳＩ５３の搭
載パッド５４とが、ハンダバンプ５５ａにより接続され
ており、さらに、接続部の信頼性を保つために、ＬＳＩ
５３と回路基板５１との間は、封止樹脂５６により封止
されている。また、受動チップ部品５７は、同一回路基
板５１上で、受動チップ部品電極５８と回路基板５１の
部品搭載パッド５２ｂ、５２ｃとが、ハンダフィレット
５９またはハンダバンプ５５ｂにより接続されている。
なお、ＬＳＩ５３と、受動チップ部品５７との間隔は、
通常１０ｍｍ程度である。
【０００４】このように、基板５１と、この基板上に実
装されたＬＳＩ５３との間を樹脂５６で封止することに
より、接続部５５ａの信頼性を向上させることができる
が、一方で、樹脂を配置することによる弊害が生じてい
た。すなわち、塗布された樹脂５６は、ＬＳＩ５３の周
囲の基板上に広く存在するので、受動チップ部品等の他
の電子部品を、ＬＳＩに近接して実装することができな
い。このため、高密度化への障害となっていた。
装されたＬＳＩ５３との間を樹脂５６で封止することに
より、接続部５５ａの信頼性を向上させることができる
が、一方で、樹脂を配置することによる弊害が生じてい
た。すなわち、塗布された樹脂５６は、ＬＳＩ５３の周
囲の基板上に広く存在するので、受動チップ部品等の他
の電子部品を、ＬＳＩに近接して実装することができな
い。このため、高密度化への障害となっていた。
【０００５】そこで、図８（ａ）に示すように、ＬＳＩ
６３と受動チップ部品６７との間隔を１．５ｍｍ程度と
狭くして実装し、これらを一括して樹脂６６で封止する
ことが提案された。しかしながら、このような電子回路
装置を、図８（ｂ）に示すようにマザーボード７２に基
板６１を実装するために再リフローしたり、不良部品の
リペアなどで電子回路装置を再加熱した場合に、受動チ
ップ部品の接続部にオープン不良が発生するという問題
があった。
６３と受動チップ部品６７との間隔を１．５ｍｍ程度と
狭くして実装し、これらを一括して樹脂６６で封止する
ことが提案された。しかしながら、このような電子回路
装置を、図８（ｂ）に示すようにマザーボード７２に基
板６１を実装するために再リフローしたり、不良部品の
リペアなどで電子回路装置を再加熱した場合に、受動チ
ップ部品の接続部にオープン不良が発生するという問題
があった。
【０００６】
【発明が解決しようとする課題】このように、受動チッ
プ部品などの電子部品とＬＳＩとが基板上に実装された
従来の電子回路装置では、ＬＳＩの樹脂封止を行なって
ＬＳＩの信頼性を確保した場合には、基板上に電子部品
等を高密度で実装することが困難であり、一方、ＬＳＩ
に隣接する電子部品の間隔を狭くして、ＬＳＩと電子部
品とを樹脂封止した場合には、新たに接続不良が発生す
るという問題があった。
プ部品などの電子部品とＬＳＩとが基板上に実装された
従来の電子回路装置では、ＬＳＩの樹脂封止を行なって
ＬＳＩの信頼性を確保した場合には、基板上に電子部品
等を高密度で実装することが困難であり、一方、ＬＳＩ
に隣接する電子部品の間隔を狭くして、ＬＳＩと電子部
品とを樹脂封止した場合には、新たに接続不良が発生す
るという問題があった。
【０００７】そこで、本発明は、ＬＳＩと受動チップ部
品等の電子部品とを、電子回路基板に高密度（部品間隔
で０．３〜５ｍｍ）で実装可能であり、かつ、高い信頼
性を有する電子回路装置を提供することを目的とする。
品等の電子部品とを、電子回路基板に高密度（部品間隔
で０．３〜５ｍｍ）で実装可能であり、かつ、高い信頼
性を有する電子回路装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】上記課題を解決するため
に、本発明は、配線基板、この基板上にバンプにより実
装された半導体素子、および５ｍｍ以下の部品間隔をも
ってこの半導体素子に隣接し、かつ前記基板上に導電性
接続部材により実装された受動素子部品を具備し、前記
基板と半導体素子との間および半導体素子の周囲に樹脂
が配置された電子回路装置であって、前記半導体素子の
周囲に配置された樹脂は、基板表面から樹脂表面にわた
って、前記半導体素子に隣接する受動素子部品を基板に
実装するための導電性接続部材から離間して配置されて
いることを特徴とする電子回路装置を提供する。
に、本発明は、配線基板、この基板上にバンプにより実
装された半導体素子、および５ｍｍ以下の部品間隔をも
ってこの半導体素子に隣接し、かつ前記基板上に導電性
接続部材により実装された受動素子部品を具備し、前記
基板と半導体素子との間および半導体素子の周囲に樹脂
が配置された電子回路装置であって、前記半導体素子の
周囲に配置された樹脂は、基板表面から樹脂表面にわた
って、前記半導体素子に隣接する受動素子部品を基板に
実装するための導電性接続部材から離間して配置されて
いることを特徴とする電子回路装置を提供する。
【０００９】
【作用】従来の電子回路装置においては、図８（ｂ）に
示されるようにＬＳＩと受動チップ部品とを近接して実
装し、一括して樹脂封止を行なった場合には、受動チッ
プ部品の接続部にオープン不良が発生するため、信頼性
を向上させつつ高密度化とを図ることは困難であった。
示されるようにＬＳＩと受動チップ部品とを近接して実
装し、一括して樹脂封止を行なった場合には、受動チッ
プ部品の接続部にオープン不良が発生するため、信頼性
を向上させつつ高密度化とを図ることは困難であった。
【００１０】本発明者らは、このような電子回路装置に
おける受動チップ部品の接続部のオープン不良は、受動
チップ部品の側面電極部分が樹脂で封止されてしまうこ
とに起因することを見出だした。特に、樹脂基板に受動
チップ部品を実装した場合には、この部品の接続方法に
依存せずにオープン不良が発生することから、樹脂基板
に特有の現象であることが判明した。
おける受動チップ部品の接続部のオープン不良は、受動
チップ部品の側面電極部分が樹脂で封止されてしまうこ
とに起因することを見出だした。特に、樹脂基板に受動
チップ部品を実装した場合には、この部品の接続方法に
依存せずにオープン不良が発生することから、樹脂基板
に特有の現象であることが判明した。
【００１１】すなわち、樹脂基板が吸湿し、この水分は
再加熱の際にガス状となり基板から放出されるので、受
動チップ部品側面電極と封止樹脂との間のハンダ部が溶
けて、水分を放出するための通路となる。さらに、図８
（ｂ）に示されるように、接続部のハンダ７１が押し上
げられて、空洞７０が形成されるために受動チップ部品
の接続不良が発生する。
再加熱の際にガス状となり基板から放出されるので、受
動チップ部品側面電極と封止樹脂との間のハンダ部が溶
けて、水分を放出するための通路となる。さらに、図８
（ｂ）に示されるように、接続部のハンダ７１が押し上
げられて、空洞７０が形成されるために受動チップ部品
の接続不良が発生する。
【００１２】本発明の電子回路装置では、樹脂を、受動
チップ部品の接続部から離間して配置しているので、樹
脂と接続部との間には隙間が形成される。このため、水
分を放出するための経路が確保されるので、前述のよう
なハンダの押し上げの問題を回避することができ、接続
不良の発生を防止して、受動チップ部品の接続部の信頼
性を著しく向上させることが可能となった。しかも、受
動チップ部品は、５ｍｍ以下の間隔でＬＳＩに隣接して
実装できるので、信頼性の向上とともに高密度化を図る
ことができる。
チップ部品の接続部から離間して配置しているので、樹
脂と接続部との間には隙間が形成される。このため、水
分を放出するための経路が確保されるので、前述のよう
なハンダの押し上げの問題を回避することができ、接続
不良の発生を防止して、受動チップ部品の接続部の信頼
性を著しく向上させることが可能となった。しかも、受
動チップ部品は、５ｍｍ以下の間隔でＬＳＩに隣接して
実装できるので、信頼性の向上とともに高密度化を図る
ことができる。
【００１３】
【実施例】以下、図面を参照して本発明をより詳細に説
明する。図１に、本発明の電子回路装置の一例の断面図
を示す。図１に示すように、本発明の電子回路装置１０
においては、ＬＳＩ３は、ハンダバンプ５ａによって配
線基板１の部品搭載用パッド２ａ上に実装され、基板１
との隙間およびＬＳＩ３の周囲には、封止樹脂６が配置
されている。また、受動チップ部品７は、ハンダバンプ
５ｂまたはフィレット９により、配線基板１の部品搭載
用パッド２ｃおよび２ｂに実装されている。
明する。図１に、本発明の電子回路装置の一例の断面図
を示す。図１に示すように、本発明の電子回路装置１０
においては、ＬＳＩ３は、ハンダバンプ５ａによって配
線基板１の部品搭載用パッド２ａ上に実装され、基板１
との隙間およびＬＳＩ３の周囲には、封止樹脂６が配置
されている。また、受動チップ部品７は、ハンダバンプ
５ｂまたはフィレット９により、配線基板１の部品搭載
用パッド２ｃおよび２ｂに実装されている。
【００１４】前記受動チップ部品７のハンダバンプ５ｂ
およびフィレット９と、封止樹脂６との間には隙間１１
が形成されているので、これらは直接接触しない。かか
る電子回路装置は、以下のようにして製造される。
およびフィレット９と、封止樹脂６との間には隙間１１
が形成されているので、これらは直接接触しない。かか
る電子回路装置は、以下のようにして製造される。
【００１５】図２および図３に、本発明の電子回路装置
の製造工程の一例を表わす断面図を示す。まず、図２
（ａ）に示すように、配線基板１の部品搭載用パッド２
ｃおよび２ｂ上に、クリームハンダ等を用いて受動チッ
プ部品７をハンダバンプ２ｂおよびフィレット９でリフ
ローハンダ付けにより実装する。
の製造工程の一例を表わす断面図を示す。まず、図２
（ａ）に示すように、配線基板１の部品搭載用パッド２
ｃおよび２ｂ上に、クリームハンダ等を用いて受動チッ
プ部品７をハンダバンプ２ｂおよびフィレット９でリフ
ローハンダ付けにより実装する。
【００１６】次いで、前記配線線基板１の部品搭載パッ
ド２ａ上に、ＬＳＩ３をハンダバンプ５ａによりリフロ
ー実装して図２（ｂ）に示す構造を得、さらに、ＬＳＩ
３に隣接して実装されている受動チップ部品７およびハ
ンダバンプ５ｂおよびフィレット９の周囲に、図２
（ｃ）に示すように溶融性の絶縁材料１２を塗布する。
ド２ａ上に、ＬＳＩ３をハンダバンプ５ａによりリフロ
ー実装して図２（ｂ）に示す構造を得、さらに、ＬＳＩ
３に隣接して実装されている受動チップ部品７およびハ
ンダバンプ５ｂおよびフィレット９の周囲に、図２
（ｃ）に示すように溶融性の絶縁材料１２を塗布する。
【００１７】溶融性の絶縁材料とは、樹脂の硬化温度で
溶融する材料であり、例えばパラフィン、カルナバワッ
クス、および高級脂肪酸エステル等を使用することがで
きる。パラフィンを用いる場合は、任意の方法で塗布す
ることができ、予め溶融させたパラフィンを塗布する、
または固体状のパラフィンを受動チップ部品等にこすり
付けるようにして塗布してもよい。さらに、トルエン等
の溶媒に溶解させて塗布することも可能であり、パラフ
ィンの塗布量を制御することができる。
溶融する材料であり、例えばパラフィン、カルナバワッ
クス、および高級脂肪酸エステル等を使用することがで
きる。パラフィンを用いる場合は、任意の方法で塗布す
ることができ、予め溶融させたパラフィンを塗布する、
または固体状のパラフィンを受動チップ部品等にこすり
付けるようにして塗布してもよい。さらに、トルエン等
の溶媒に溶解させて塗布することも可能であり、パラフ
ィンの塗布量を制御することができる。
【００１８】なお、溶融性の絶縁材料を塗布する際に
は、ＬＳＩ３の樹脂封止部、すなわちＬＳＩ３の側面お
よびハンダバンプ５ａ等に、この材料が付着するのを防
止する必要がある。
は、ＬＳＩ３の樹脂封止部、すなわちＬＳＩ３の側面お
よびハンダバンプ５ａ等に、この材料が付着するのを防
止する必要がある。
【００１９】続いて、図３（ａ）に示すように、封止樹
脂６をディスペンサー１３のニードル１４を用いてＬＳ
Ｉ３の周辺に配置する。封止樹脂としては、例えば、エ
ポキシ系樹脂、シリコーン系樹脂等を使用することがで
き、この際、必要に応じて配線基板１をホットプレート
などにより加熱してもよい。
脂６をディスペンサー１３のニードル１４を用いてＬＳ
Ｉ３の周辺に配置する。封止樹脂としては、例えば、エ
ポキシ系樹脂、シリコーン系樹脂等を使用することがで
き、この際、必要に応じて配線基板１をホットプレート
などにより加熱してもよい。
【００２０】さらに、封止樹脂６を塗布した配線基板１
に、封止樹脂の硬化温度（例えば、１５０℃以上）で１
２０分程度べーキング処理を施して樹脂を硬化させる。
先の工程で受動チップ部品等に塗布された絶縁材料は、
このベーキング中に溶融して、受動チップ部品７の接続
部であるハンダバンプ５ｂおよびフィレット９を包囲す
るので、これらの接続部が封止樹脂６と直接接触するこ
とが防止される。
に、封止樹脂の硬化温度（例えば、１５０℃以上）で１
２０分程度べーキング処理を施して樹脂を硬化させる。
先の工程で受動チップ部品等に塗布された絶縁材料は、
このベーキング中に溶融して、受動チップ部品７の接続
部であるハンダバンプ５ｂおよびフィレット９を包囲す
るので、これらの接続部が封止樹脂６と直接接触するこ
とが防止される。
【００２１】封止樹脂が硬化した後には、絶縁材料は、
ハンダバンプ５ｂ等の受動チップ部品の導電性接続部材
の側面と、ＬＳＩ３を封止する樹脂６との間にサンドイ
ッチ状に挟まれて残る。場合によっては、この絶縁材料
をトルエン等により洗浄除去してもよい。
ハンダバンプ５ｂ等の受動チップ部品の導電性接続部材
の側面と、ＬＳＩ３を封止する樹脂６との間にサンドイ
ッチ状に挟まれて残る。場合によっては、この絶縁材料
をトルエン等により洗浄除去してもよい。
【００２２】樹脂封止後の基板１は、図３（ｂ）に示す
ようにハンダバンプ１７によりマザーボード１５上に実
装することができる。導電性接続部材と樹脂との間に絶
縁材料が残留している場合には、この絶縁材料は実装工
程中にハンダバンプ５ｂまたはフィレット９より先に溶
融するので、これらの接続部と樹脂との間には、基板表
面から樹脂表面にわたって隙間が形成される。なお、こ
の隙間は、受動チップ部品等に塗布された溶融性の絶縁
材料に起因するので、極めて微細なものであり、通常
０．１〜１００μｍ程度の寸法である。
ようにハンダバンプ１７によりマザーボード１５上に実
装することができる。導電性接続部材と樹脂との間に絶
縁材料が残留している場合には、この絶縁材料は実装工
程中にハンダバンプ５ｂまたはフィレット９より先に溶
融するので、これらの接続部と樹脂との間には、基板表
面から樹脂表面にわたって隙間が形成される。なお、こ
の隙間は、受動チップ部品等に塗布された溶融性の絶縁
材料に起因するので、極めて微細なものであり、通常
０．１〜１００μｍ程度の寸法である。
【００２３】樹脂基板を加熱した場合には、通常基板か
ら水分が発生するが、前述のように隙間が形成される
と、水分が放出されるための経路となり得るので、マザ
ーボードに実装する際に問題となっていた、受動チップ
部品の接続不良を防止することができる。また、絶縁材
料を洗浄除去した場合も、受動チップ部品を基板に実装
するための導電性接続部材と、樹脂との間に隙間が形成
されるので、同様にして受動チップ部品のオープン不良
を防止することができる。
ら水分が発生するが、前述のように隙間が形成される
と、水分が放出されるための経路となり得るので、マザ
ーボードに実装する際に問題となっていた、受動チップ
部品の接続不良を防止することができる。また、絶縁材
料を洗浄除去した場合も、受動チップ部品を基板に実装
するための導電性接続部材と、樹脂との間に隙間が形成
されるので、同様にして受動チップ部品のオープン不良
を防止することができる。
【００２４】以下、具体例を示して、本実施例の電子回
路装置をより詳細に説明する。本実施例においては、ま
ず、前述の図２（ａ）に示されるように、受動チップ部
品（通称１００５部品、１ｍｍ×０．０５ｍｍ）を、部
品搭載パッド２ｂおよび２ｃにハンダバンプ５ｂを用い
て実装した。なお、部品間隔は０．３ｍｍとし、実装に
当たっては、２２０℃のリフロー炉を通過させた。ま
た、受動チップ部品とＬＳＩとの間隔は１ｍｍとにし
た。
路装置をより詳細に説明する。本実施例においては、ま
ず、前述の図２（ａ）に示されるように、受動チップ部
品（通称１００５部品、１ｍｍ×０．０５ｍｍ）を、部
品搭載パッド２ｂおよび２ｃにハンダバンプ５ｂを用い
て実装した。なお、部品間隔は０．３ｍｍとし、実装に
当たっては、２２０℃のリフロー炉を通過させた。ま
た、受動チップ部品とＬＳＩとの間隔は１ｍｍとにし
た。
【００２５】次いで、一辺が５ｍｍのＬＳＩを、２２０
℃のリフロー炉を通過させることによって、ハンダバン
プ５ａを介して配線基板１の部品搭載パッド２ａに実装
し、溶かしたパラフィンを、受動チップ部品を基板に実
装するためのバンプ等の周辺に筆により塗布した。続い
て、この配線基板のＬＳＩ周辺へ、ディスペンサーを用
いて封止樹脂を塗布し、１２０℃のオーブン中でこの樹
脂を硬化させて実施例（Ｉ−１）の電子回路装置を得
た。なお、この電子回路装置においては、１ｃｍ2 当た
りの実装密度は３８個であった。
℃のリフロー炉を通過させることによって、ハンダバン
プ５ａを介して配線基板１の部品搭載パッド２ａに実装
し、溶かしたパラフィンを、受動チップ部品を基板に実
装するためのバンプ等の周辺に筆により塗布した。続い
て、この配線基板のＬＳＩ周辺へ、ディスペンサーを用
いて封止樹脂を塗布し、１２０℃のオーブン中でこの樹
脂を硬化させて実施例（Ｉ−１）の電子回路装置を得
た。なお、この電子回路装置においては、１ｃｍ2 当た
りの実装密度は３８個であった。
【００２６】さらに、実装密度を３４（個／ｃｍ2 ）、
３０（個／ｃｍ2 ）および２８（個／ｃｍ2 ）と変化さ
せる以外は、同様にして、実施例（Ｉ−２）〜（Ｉ−
４）の配線基板を製造した。
３０（個／ｃｍ2 ）および２８（個／ｃｍ2 ）と変化さ
せる以外は、同様にして、実施例（Ｉ−２）〜（Ｉ−
４）の配線基板を製造した。
【００２７】各電子回路装置は、次のような加熱工程を
施し、受動チップ部品の電気的チェックを行なって、そ
の接続不良の有無を調べた。具体的には、マザーボード
への実装を想定して２２０℃のリフロー炉により再リフ
ローし、その後の受動チップ部品の接続を調べた。な
お、再リフローは、リペアを考慮して５回行ない、それ
ぞれについての接続不良の個数を、実装密度とともに下
記表１に示す。
施し、受動チップ部品の電気的チェックを行なって、そ
の接続不良の有無を調べた。具体的には、マザーボード
への実装を想定して２２０℃のリフロー炉により再リフ
ローし、その後の受動チップ部品の接続を調べた。な
お、再リフローは、リペアを考慮して５回行ない、それ
ぞれについての接続不良の個数を、実装密度とともに下
記表１に示す。
【００２８】また、パラフィンを塗布せずに樹脂を配置
して、比較例（Ｉ−１）および（Ｉ−２）の電子回路装
置を得た。なお、これらの比較例（Ｉ−１）および（Ｉ
−２）の実装密度は、それぞれ７．２（個／ｃｍ2 ）お
よび８．０（個／ｃｍ2 ）であった。これらの比較例に
ついても、前述と同様にして接続不良の数を調べ、下記
表１に示した。
して、比較例（Ｉ−１）および（Ｉ−２）の電子回路装
置を得た。なお、これらの比較例（Ｉ−１）および（Ｉ
−２）の実装密度は、それぞれ７．２（個／ｃｍ2 ）お
よび８．０（個／ｃｍ2 ）であった。これらの比較例に
ついても、前述と同様にして接続不良の数を調べ、下記
表１に示した。
【００２９】
【表１】
【００３０】表１に示すように、本発明の電子回路装置
は、５回の再リフローを行なった後も、接続不良は全く
発生せず、しかも、１ｃｍ2 当たり２８個以上という高
密度で実装することができる。
は、５回の再リフローを行なった後も、接続不良は全く
発生せず、しかも、１ｃｍ2 当たり２８個以上という高
密度で実装することができる。
【００３１】これに対して、比較例の電子回路装置は、
１回の再リフローで全て接続不良となり、信頼性が劣っ
ていることがわかる。さらに、実装密度は、８個／ｃｍ
2 以下と、本発明と比較して著しく小さい。なお、本発
明と同様の３０個／ｃｍ2 で実装した場合には、封止樹
脂が塗布された受動チップ部品は、１回の再リフローで
全てオープンになるという不良が発生した。
１回の再リフローで全て接続不良となり、信頼性が劣っ
ていることがわかる。さらに、実装密度は、８個／ｃｍ
2 以下と、本発明と比較して著しく小さい。なお、本発
明と同様の３０個／ｃｍ2 で実装した場合には、封止樹
脂が塗布された受動チップ部品は、１回の再リフローで
全てオープンになるという不良が発生した。
【００３２】したがって、受動チップ部品の接続部と樹
脂とが直接接触していない本発明の電子回路装置は、高
い信頼性を有することがわかる。以上、一例を示して本
発明の電子回路装置を説明したが、本発明はこれに限定
されるものではない。
脂とが直接接触していない本発明の電子回路装置は、高
い信頼性を有することがわかる。以上、一例を示して本
発明の電子回路装置を説明したが、本発明はこれに限定
されるものではない。
【００３３】図４に、本発明の電子回路装置の他の例の
断面図を示す。図４に示すように、本発明の電子回路装
置３０においては、ＬＳＩ２３は、ハンダバンプ２５ａ
によって配線基板２１の部品搭載用パッド２２ａ上に実
装され、基板２１との隙間およびＬＳＩ２３の周囲に
は、封止樹脂２６が配置されている。また、受動チップ
部品２７は、ハンダバンプ２５ｂまたはフィレット２９
により、配線基板２１の部品搭載用パッド２２ｃおよび
２２ｂに実装されている。
断面図を示す。図４に示すように、本発明の電子回路装
置３０においては、ＬＳＩ２３は、ハンダバンプ２５ａ
によって配線基板２１の部品搭載用パッド２２ａ上に実
装され、基板２１との隙間およびＬＳＩ２３の周囲に
は、封止樹脂２６が配置されている。また、受動チップ
部品２７は、ハンダバンプ２５ｂまたはフィレット２９
により、配線基板２１の部品搭載用パッド２２ｃおよび
２２ｂに実装されている。
【００３４】前記受動チップ部品２７のハンダバンプ２
５ｂおよびフィレット２９と、封止樹脂２６との間には
テーパーを有する隙間３１が形成されているので、これ
らは直接接触しない。
５ｂおよびフィレット２９と、封止樹脂２６との間には
テーパーを有する隙間３１が形成されているので、これ
らは直接接触しない。
【００３５】かかる電子回路装置は、以下のようにして
製造される。図５および図６に、本発明の電子回路装置
の製造工程の他の例を表わす断面図を示す。
製造される。図５および図６に、本発明の電子回路装置
の製造工程の他の例を表わす断面図を示す。
【００３６】まず、図５（ａ）に示すように、配線基板
２１の部品搭載用パッド２２ｃおよび２２ｂ上に、クリ
ームハンダ等を用いて受動チップ部品２７をハンダバン
プ２２ｂおよびフィレット２９でリフローハンダ付けに
より実装する。
２１の部品搭載用パッド２２ｃおよび２２ｂ上に、クリ
ームハンダ等を用いて受動チップ部品２７をハンダバン
プ２２ｂおよびフィレット２９でリフローハンダ付けに
より実装する。
【００３７】次いで、前記配線線基板１の部品搭載パッ
ド２２ａ上に、ＬＳＩ２３をハンダバンプ２５ａにより
リフロー実装して図５（ｂ）に示す構造を得、受動チッ
プ部品２７とＬＳＩ２３とを、図５（ｃ）に示すよう
に、例えば、テーパーの付いた型３２で隔離する。
ド２２ａ上に、ＬＳＩ２３をハンダバンプ２５ａにより
リフロー実装して図５（ｂ）に示す構造を得、受動チッ
プ部品２７とＬＳＩ２３とを、図５（ｃ）に示すよう
に、例えば、テーパーの付いた型３２で隔離する。
【００３８】なお、ここで用いられる型３２は、封止樹
脂の硬化温度に耐え、所望の形状に加工が可能な任意の
材料で構成することができ、例えば、ステンレスまたは
樹脂等が挙げられる。受動チップ部品とＬＳＩとを隔離
する部分の厚さは、例えば、０．１〜０．５ｍｍ程度と
することができ、型にテーパーを付けておくことで、容
易に取り外すことが可能となるので好ましい。また、型
を配置する前には、予めシリコーン等の離型剤を表面に
塗布しておくことがこの好ましい。
脂の硬化温度に耐え、所望の形状に加工が可能な任意の
材料で構成することができ、例えば、ステンレスまたは
樹脂等が挙げられる。受動チップ部品とＬＳＩとを隔離
する部分の厚さは、例えば、０．１〜０．５ｍｍ程度と
することができ、型にテーパーを付けておくことで、容
易に取り外すことが可能となるので好ましい。また、型
を配置する前には、予めシリコーン等の離型剤を表面に
塗布しておくことがこの好ましい。
【００３９】続いて、図６（ａ）に示すように、封止樹
脂２６をディスペンサー３３のニードル３４を用いてＬ
ＳＩ２３の周辺に配置する。封止樹脂としては、例え
ば、前述と同様のエポキシ樹脂系、シリコーン系樹脂等
を使用することができ、この際、必要に応じて配線基板
２１をホットプレートなどにより加熱してもよい。
脂２６をディスペンサー３３のニードル３４を用いてＬ
ＳＩ２３の周辺に配置する。封止樹脂としては、例え
ば、前述と同様のエポキシ樹脂系、シリコーン系樹脂等
を使用することができ、この際、必要に応じて配線基板
２１をホットプレートなどにより加熱してもよい。
【００４０】さらに、封止樹脂２６を塗布した配線基板
２１に、封止樹脂の硬化温度（例えば、１５０℃）以上
で１２０分間程度べーキング処理を施して樹脂を硬化さ
せる。このベーキング工程中、型はそのままの状態に維
持しておき、受動チップ部品２７の接続部であるハンダ
バンプ２５ｂおよびフィレット２９が、封止樹脂と直接
接触するのを防止する。
２１に、封止樹脂の硬化温度（例えば、１５０℃）以上
で１２０分間程度べーキング処理を施して樹脂を硬化さ
せる。このベーキング工程中、型はそのままの状態に維
持しておき、受動チップ部品２７の接続部であるハンダ
バンプ２５ｂおよびフィレット２９が、封止樹脂と直接
接触するのを防止する。
【００４１】封止樹脂が硬化した後、型を取り外すこと
により、ハンダバンプ２５ｂまたはフィレット２９と封
止樹脂２６との間には、基板表面から樹脂表面にわたっ
て空間３１が形成される。図６（ｂ）に示すようなマザ
ーボード３５への実装時に、配線基板２１を加熱した場
合には、通常は、基板から水分が発生して受動チップ部
品の接続不良の原因となるが、本発明では、前述のよう
にして形成された空間が水分の放出経路となる。したが
って、受動チップ部品の接続不良の発生を防止すること
ができる。
により、ハンダバンプ２５ｂまたはフィレット２９と封
止樹脂２６との間には、基板表面から樹脂表面にわたっ
て空間３１が形成される。図６（ｂ）に示すようなマザ
ーボード３５への実装時に、配線基板２１を加熱した場
合には、通常は、基板から水分が発生して受動チップ部
品の接続不良の原因となるが、本発明では、前述のよう
にして形成された空間が水分の放出経路となる。したが
って、受動チップ部品の接続不良の発生を防止すること
ができる。
【００４２】以下、具体例を示して、本実施例の電子回
路装置をより詳細に説明する。本実施例においては、ま
ず、前述の図５（ａ）に示されるように、受動チップ部
品（通称１００５部品、１ｍｍ×０．０５ｍｍ）を、部
品搭載パッド２２ｂおよび２２ｃにハンダバンプ２５ｂ
を用いて実装した。なお、部品間隔は０．３ｍｍとし、
実装に当たっては、２２０℃のリフロー炉を通過させ
た。また、受動チップ部品とＬＳＩとの間隔は、１ｍｍ
となるようにした。
路装置をより詳細に説明する。本実施例においては、ま
ず、前述の図５（ａ）に示されるように、受動チップ部
品（通称１００５部品、１ｍｍ×０．０５ｍｍ）を、部
品搭載パッド２２ｂおよび２２ｃにハンダバンプ２５ｂ
を用いて実装した。なお、部品間隔は０．３ｍｍとし、
実装に当たっては、２２０℃のリフロー炉を通過させ
た。また、受動チップ部品とＬＳＩとの間隔は、１ｍｍ
となるようにした。
【００４３】次いで、一辺が５ｍｍのＬＳＩを、２２０
℃のリフロー炉を通過させることによって、ハンダバン
プ２５ａを介して配線基板１の部品搭載パッド２２ａに
実装し、ステンレス製の型を取り付けてＬＳＩと受動チ
ップ部品とを隔離した。なお、型の表面には、離型剤と
してのシリコーンを予め塗布した。
℃のリフロー炉を通過させることによって、ハンダバン
プ２５ａを介して配線基板１の部品搭載パッド２２ａに
実装し、ステンレス製の型を取り付けてＬＳＩと受動チ
ップ部品とを隔離した。なお、型の表面には、離型剤と
してのシリコーンを予め塗布した。
【００４４】続いて、この配線基板のＬＳＩ周辺へ、デ
ィスペンサーを用いて封止樹脂を塗布し、１２０℃のオ
ーブン中でこの樹脂を硬化させて実施例（II−１）の電
子回路装置を得た。なお、この配線基板においては、１
ｃｍ2 当たりの実装密度は３８個であった。
ィスペンサーを用いて封止樹脂を塗布し、１２０℃のオ
ーブン中でこの樹脂を硬化させて実施例（II−１）の電
子回路装置を得た。なお、この配線基板においては、１
ｃｍ2 当たりの実装密度は３８個であった。
【００４５】さらに、実装密度を３４（個／ｃｍ2 ）、
３０（個／ｃｍ2 ）および２８（個／ｃｍ2 ）と変化さ
せる以外は、同様にして、実施例（II−２）〜（II−
４）の電子回路装置を製造した。
３０（個／ｃｍ2 ）および２８（個／ｃｍ2 ）と変化さ
せる以外は、同様にして、実施例（II−２）〜（II−
４）の電子回路装置を製造した。
【００４６】各電子回路装置は、次のような加熱工程を
施し、受動チップ部品の電気的チェックを行なって、そ
の接続不良の有無を調べた。具体的には、マザーボード
への実装を想定して２２０℃のリフロー炉により再リフ
ローし、その後の受動チップ部品の接続を調べた。な
お、再リフローは、リペアを考慮して５回行ない、それ
ぞれについての接続不良の個数を、実装密度とともに下
記表２に示す。
施し、受動チップ部品の電気的チェックを行なって、そ
の接続不良の有無を調べた。具体的には、マザーボード
への実装を想定して２２０℃のリフロー炉により再リフ
ローし、その後の受動チップ部品の接続を調べた。な
お、再リフローは、リペアを考慮して５回行ない、それ
ぞれについての接続不良の個数を、実装密度とともに下
記表２に示す。
【００４７】また、型を取り付けずに樹脂を配置して、
比較例（II−１）および（II−２）の電子回路装置を得
た。なお、これらの比較例（II−１）および（II−２）
の実装密度は、それぞれ７．２（個／ｃｍ2 ）および
８．０（個／ｃｍ2 ）であった。これらの比較例につい
ても、前述と同様にして接続不良の数を調べ、下記表２
に示した。
比較例（II−１）および（II−２）の電子回路装置を得
た。なお、これらの比較例（II−１）および（II−２）
の実装密度は、それぞれ７．２（個／ｃｍ2 ）および
８．０（個／ｃｍ2 ）であった。これらの比較例につい
ても、前述と同様にして接続不良の数を調べ、下記表２
に示した。
【００４８】
【表２】
【００４９】表２に示すように、本発明の電子回路装置
は、５回の再リフローを行なった後も、接続不良は全く
発生せず、しかも、１ｃｍ2 当たり２８個以上という高
密度で実装することができる。
は、５回の再リフローを行なった後も、接続不良は全く
発生せず、しかも、１ｃｍ2 当たり２８個以上という高
密度で実装することができる。
【００５０】これに対して、比較例の電子回路装置は、
１回の再リフローで全て接続不良となり、信頼性が劣っ
ていることがわかる。さらに、実装密度は、８個／ｃｍ
2 以下と、本発明と比較して著しく小さい。なお、本発
明と同様の３０個／ｃｍ2 で実装した場合には、封止樹
脂を塗布した受動チップ部品は再リフロー１回で全てオ
ープンになるという不良が発生した。したがって、受動
チップ部品の接続部と樹脂とが直接接触していない本発
明の電子回路装置は、著しく高い信頼性を有することが
わかる。
１回の再リフローで全て接続不良となり、信頼性が劣っ
ていることがわかる。さらに、実装密度は、８個／ｃｍ
2 以下と、本発明と比較して著しく小さい。なお、本発
明と同様の３０個／ｃｍ2 で実装した場合には、封止樹
脂を塗布した受動チップ部品は再リフロー１回で全てオ
ープンになるという不良が発生した。したがって、受動
チップ部品の接続部と樹脂とが直接接触していない本発
明の電子回路装置は、著しく高い信頼性を有することが
わかる。
【００５１】
【発明の効果】以上詳述したように、本発明によれば、
ＬＳＩと受動チップ部品とを基板上に高密度で実装さ
れ、かつ、再加熱時における受動チップ部品の接続不良
の発生を防止した電子回路装置が提供される。したがっ
て、信頼性を著しく向上させた電子回路装置が得られ、
かかる電子回路装置は、種々の機器に適用可能であり、
その工業的価値は絶大である。
ＬＳＩと受動チップ部品とを基板上に高密度で実装さ
れ、かつ、再加熱時における受動チップ部品の接続不良
の発生を防止した電子回路装置が提供される。したがっ
て、信頼性を著しく向上させた電子回路装置が得られ、
かかる電子回路装置は、種々の機器に適用可能であり、
その工業的価値は絶大である。
【図１】本発明の電子回路装置の一例を示す断面図。
【図２】本発明に電子回路装置の製造工程の一例を示す
断面図。
断面図。
【図３】本発明に電子回路装置の製造工程の一例を示す
断面図。
断面図。
【図４】本発明の電子回路装置の他の例を示す断面図。
【図５】本発明に電子回路装置の製造工程の他の例を示
す断面図。
す断面図。
【図６】本発明に電子回路装置の製造工程の他の例を示
す断面図。
す断面図。
【図７】従来の電子回路装置を示す断面図。
【図８】従来の電子回路装置を示す断面図。
１…配線基板，２…部品搭載パッド，３…ＬＳＩ，４…
ＬＳＩパッド ５…ハンダバンプ，６…封止樹脂，７…受動チップ部品 ８…受動チップ部品電極，９…ハンダフィレット，１０
…電子回路装置 １１…樹脂と導線性接続部材との間の隙間，１２…パラ
フィン １３…ディスペンサー，１４…ニードル，１５…マザー
ボード １６…マザーボードパッド，１７…ハンダバンプ，１８
…配線基板パッド ２１…配線基板，２２…部品搭載パッド，２３…ＬＳ
Ｉ，２４…ＬＳＩパッド ２５…ハンダバンプ，２６…封止樹脂，２７…受動チッ
プ部品 ２８…受動チップ部品電極，２９…ハンダフィレット，
３０…電子回路装置 ３１…樹脂と導線性接続部材との間の隙間，３２…型，
３３…ディスペンサー ３４…ニードル，３５…マザーボード，３６…マザーボ
ードパッド ３７…ハンダバンプ，３８…配線基板パッド ５０…電子回路装置，５１…配線基板，５２…部品搭載
パッド，５３…ＬＳＩ ５４…ＬＳＩパッド，５５…ハンダバンプ，５６…封止
樹脂 ５７…受動チップ部品，５８…受動チップ部品電極，５
９…ハンダフィレット ６０…電子回路装置，６１…配線基板，６２…部品搭載
パッド，６３…ＬＳＩ ６４…ＬＳＩパッド，６５…ハンダバンプ，６６…封止
樹脂 ６７…受動チップ部品，６８…受動チップ部品電極，６
９…ハンダフィレット ７０…空洞，７１…ハンダ，７２…マザーボード，７３
…マザーボードパッド ７４…配線基板パッド，７５…ハンダバンプ。
ＬＳＩパッド ５…ハンダバンプ，６…封止樹脂，７…受動チップ部品 ８…受動チップ部品電極，９…ハンダフィレット，１０
…電子回路装置 １１…樹脂と導線性接続部材との間の隙間，１２…パラ
フィン １３…ディスペンサー，１４…ニードル，１５…マザー
ボード １６…マザーボードパッド，１７…ハンダバンプ，１８
…配線基板パッド ２１…配線基板，２２…部品搭載パッド，２３…ＬＳ
Ｉ，２４…ＬＳＩパッド ２５…ハンダバンプ，２６…封止樹脂，２７…受動チッ
プ部品 ２８…受動チップ部品電極，２９…ハンダフィレット，
３０…電子回路装置 ３１…樹脂と導線性接続部材との間の隙間，３２…型，
３３…ディスペンサー ３４…ニードル，３５…マザーボード，３６…マザーボ
ードパッド ３７…ハンダバンプ，３８…配線基板パッド ５０…電子回路装置，５１…配線基板，５２…部品搭載
パッド，５３…ＬＳＩ ５４…ＬＳＩパッド，５５…ハンダバンプ，５６…封止
樹脂 ５７…受動チップ部品，５８…受動チップ部品電極，５
９…ハンダフィレット ６０…電子回路装置，６１…配線基板，６２…部品搭載
パッド，６３…ＬＳＩ ６４…ＬＳＩパッド，６５…ハンダバンプ，６６…封止
樹脂 ６７…受動チップ部品，６８…受動チップ部品電極，６
９…ハンダフィレット ７０…空洞，７１…ハンダ，７２…マザーボード，７３
…マザーボードパッド ７４…配線基板パッド，７５…ハンダバンプ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 栂嵜 隆 神奈川県横浜市磯子区新磯子町33番地 株 式会社東芝生産技術研究所内
Claims (2)
- 【請求項１】 配線基板、この基板上にバンプにより実
装された半導体素子、および５ｍｍ以下の部品間隔をも
ってこの半導体素子に隣接し、かつ前記基板上に導電性
接続部材により実装された受動素子部品を具備し、前記
基板と半導体素子との間および半導体素子の周囲に樹脂
が配置された電子回路装置であって、 前記半導体素子の周囲に配置された樹脂は、基板表面か
ら樹脂表面にわたって、前記半導体素子に隣接する受動
素子部品を基板に実装するための導電性接続部材から離
間して配置されていることを特徴とする電子回路装置。 - 【請求項２】 前記配線基板は、樹脂基板である請求項
１に記載の電子回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7163389A JPH0917913A (ja) | 1995-06-29 | 1995-06-29 | 電子回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7163389A JPH0917913A (ja) | 1995-06-29 | 1995-06-29 | 電子回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0917913A true JPH0917913A (ja) | 1997-01-17 |
Family
ID=15772965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7163389A Pending JPH0917913A (ja) | 1995-06-29 | 1995-06-29 | 電子回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0917913A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008108764A (ja) * | 2006-10-23 | 2008-05-08 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JP2010192727A (ja) * | 2009-02-19 | 2010-09-02 | Panasonic Corp | 電子部品実装体および樹脂塗布方法 |
| CN105977232A (zh) * | 2010-04-28 | 2016-09-28 | 索尼公司 | 在基板中安装器件的方法、安装有器件的基板结构和电子装置 |
-
1995
- 1995-06-29 JP JP7163389A patent/JPH0917913A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008108764A (ja) * | 2006-10-23 | 2008-05-08 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JP4743631B2 (ja) * | 2006-10-23 | 2011-08-10 | 三洋電機株式会社 | 半導体装置及びその製造方法 |
| JP2010192727A (ja) * | 2009-02-19 | 2010-09-02 | Panasonic Corp | 電子部品実装体および樹脂塗布方法 |
| CN105977232A (zh) * | 2010-04-28 | 2016-09-28 | 索尼公司 | 在基板中安装器件的方法、安装有器件的基板结构和电子装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5641113A (en) | Method for fabricating an electronic device having solder joints | |
| JP2662190B2 (ja) | 電子素子アセンブリおよび再加工方法 | |
| US5639696A (en) | Microelectronic integrated circuit mounted on circuit board with solder column grid array interconnection, and method of fabricating the solder column grid array | |
| US6229209B1 (en) | Chip carrier | |
| JPH09232464A (ja) | Ｂｇａ接続構造及びその形成方法 | |
| KR20020044577A (ko) | 개선된 플립-칩 결합 패키지 | |
| US20010025874A1 (en) | Method of forming solder bumps, method of mounting flip chips, and a mounting structure | |
| KR20010105271A (ko) | 플럭스 세정방법 및 반도체 장치의 제조방법 | |
| JP3674179B2 (ja) | ボールグリッドアレイ半導体装置及びその製造方法 | |
| JPH0917913A (ja) | 電子回路装置 | |
| JP3446508B2 (ja) | バンプ付きワークの実装方法および実装基板 | |
| JP2001077231A (ja) | 半導体装置、半導体ウエハ及び半導体装置の製造方法 | |
| JP3221230B2 (ja) | 電子部材のコーティング方法 | |
| JP3180041B2 (ja) | 接続端子及びその形成方法 | |
| JP2000133664A (ja) | 半導体装置 | |
| JP3218846B2 (ja) | プラズマクリーニング装置及び電子部品製造方法 | |
| JPH09213743A (ja) | 電子部品およびその製造方法 | |
| JPH09283555A (ja) | 半導体チップの実装構造および半導体パッケージの製造方法および半導体パッケージ | |
| KR100209267B1 (ko) | 비.지.에이 패키지의 열방출부 형성방법 | |
| JPH11186454A (ja) | Ｂｇａ型集積回路部品、その製造方法およびその実装方法 | |
| JP3277830B2 (ja) | 電子部品の組立て方法 | |
| JP2909223B2 (ja) | プリント配線板の導体パターンメッキ方法 | |
| JP2869591B2 (ja) | 回路部品接続用中間端子を備えた回路配線基板及びその製造法 | |
| JP3284890B2 (ja) | バンプ付きワークのボンディング方法 | |
| JPH04326747A (ja) | 部品実装方法 |