JP3221230B2 - 電子部材のコーティング方法 - Google Patents

電子部材のコーティング方法

Info

Publication number
JP3221230B2
JP3221230B2 JP11436094A JP11436094A JP3221230B2 JP 3221230 B2 JP3221230 B2 JP 3221230B2 JP 11436094 A JP11436094 A JP 11436094A JP 11436094 A JP11436094 A JP 11436094A JP 3221230 B2 JP3221230 B2 JP 3221230B2
Authority
JP
Japan
Prior art keywords
sealing material
sealing
electronic member
coating
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP11436094A
Other languages
English (en)
Other versions
JPH07302808A (ja
Inventor
満 村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP11436094A priority Critical patent/JP3221230B2/ja
Publication of JPH07302808A publication Critical patent/JPH07302808A/ja
Application granted granted Critical
Publication of JP3221230B2 publication Critical patent/JP3221230B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、所定のマウント基材上
に実装する電子部材の外面を保護用の封止材料にてコー
ティングする方法に関する。
【０００２】
【従来の技術】図７は、従来の電子部材のコーティング
方法を説明する概略断面図であり、電子部材として半導
体素子１を用いた場合を例として示している。すなわ
ち、この半導体素子１を所定の封止材料２にてコーティ
ングするには、先ず、チップ状の半導体素子１をマウン
ト基材３上に実装した後、半導体素子１に設けられた電
極パッド１１とマウント基材３上に設けられた配線パタ
ーン３１とをボンディングワイヤー４にて接続する。こ
の状態で半導体素子１の上方からディスペンサ７を用い
て保護用の樹脂から成る封止材料２を滴下し、その流動
性を利用して半導体素子１の外周を覆うようにする。そ
して、この封止材料２を硬化させることにより、湿気や
外光から半導体素子１を保護するためのコーティングを
行っている。
【０００３】
【発明が解決しようとする課題】しかしながら、このよ
うな電子部材のコーティング方法には次のような問題が
ある。すなわち、封止を必要とする電子部材と封止を必
要としない部品とが接近してマウント基材上に実装され
ている場合、ディスペンサにて封止材料を滴下する際に
その封止材料が封止を必要としない部品に付着しないよ
う十分な注意が必要となる。
【０００４】ディスペンサは、封止材料となる樹脂を充
填するためのシリンジと、シリンジの先端部に取り付け
られたニードルとから構成されており、シリンジ内の樹
脂を例えば押し棒で押圧したり空気圧によって加圧する
ことでニードル先端の細穴から樹脂を射出する用具であ
る。近年では、実装部品の高密度化が進んでおり、この
ようなディスペンサを用いて所定領域にのみ封止材料と
なる樹脂を塗布するのは非常に困難である。
【０００５】例えば、赤外線受光モジュールにおいて
は、赤外線光を受けるため封止の不要なＰＩＮフォトダ
イオードと、外光による誤動作を防止するため封止の必
要となる増幅用ＩＣとが１ｍｍ程度の間隔で実装されて
いる。このような増幅用ＩＣの外面にのみ誤動作防止用
の樹脂をディスペンサにて塗布するのは非常に困難であ
り、誤ってＰＩＮフォトダイオードにこの樹脂が付着し
てしまった場合には赤外線受光モジュールの受光特性に
多大な悪影響を与えることになる。
【０００６】この問題を解消するために、ディスペンサ
のニードル先端の細穴の径を更に細くし、微細で精密な
樹脂塗布を行うことが考えられるが、これでは樹脂の出
方の低下を招き、作業効率を悪化させることになる。ま
た、ディスペンサによる樹脂塗布では、シリンジの中の
樹脂量や作業時の温度等により塗布される量が変化して
しまい、均一な塗布量を実現するのは困難である。
【０００７】
【課題を解決するための手段】本発明は、このような課
題を解決するために成された電子部材のコーティング方
法である。すなわち、本発明は、所定の封止不要領域を
有する電子部材をマウント基材上に実装した状態でこの
電子部材を保護用の封止材料にてコーティングする方法
であり、第１の工程として電子部材の外面で少なくとも
封止不要領域を除く部分に封止材料を被着する処理を行
い、第２の工程として電子部材をマウント基材上に実装
して封止不要領域に対する所定の処理を行い、第３の工
程として封止材料を溶融することで電子部材の外面でマ
ウント基材との実装面および封止不要領域以外の全ての
部分を封止材料にて覆う処理を行っている。
【０００８】また、封止材料として感光性材料を用いた
場合には、第１の工程として電子部材の外面全体にこの
封止材料を一様に塗布した後、所定の光を該封止材料に
照射することで少なくとも封止不要領域に塗布された該
封止材料を除去する。また、封止材料として熱可塑性樹
脂を用いた場合には、第１の工程として電子部材の外面
全体にこの封止材料を一様に塗布した後、少なくとも封
止不要領域を部分加熱して塗布された封止材料を蒸発さ
せる方法でもある。さらに、第３の工程において、封止
材料を溶融する際、封止材料に対して超音波を与えるよ
うにした電子部材のコーティング方法でもある。
【０００９】
【作用】本発明では、第１の工程により電子部材の外面
で少なくとも封止不要領域を除く部分に封止材料を被着
しているため、第２の工程で電子部材をマウント基材上
に実装した後の封止不要領域に対する所定の処理を封止
材料の影響を受けることなく行えるようになる。また、
第３の工程において封止材料を溶融することで、電子部
材の外面のマウント基材との実装面および封止不要領域
以外の全ての部分に封止材料が回り込む状態となり、封
止が必要な部分を全て封止材料にて覆うことができる。
【００１０】また、封止材料として感光性材料を用いる
ことで、封止材料を電子部材の全面に一様に塗布した後
に光の照射によって封止不要領域に塗布された封止材料
を一括除去できるようになる。さらに、封止材料として
熱可塑性樹脂を用いる場合には、封止材料を電子部材の
全面に一様に塗布した後、封止不要領域に塗布された封
止材料を部分加熱することでその位置の封止材料が蒸発
して除去できるようになる。しかも、感光性材料や熱可
塑性樹脂から成る封止材料を電子部材の全面に一様に塗
布することから、封止不要領域以外の部分の封止材料が
均一な量となる。また、第３の工程において封止材料を
溶融する際、封止材料に超音波を与えることで封止材料
の粘性が低下して電子部材外面への回り込みが容易とな
る。
【００１１】
【実施例】以下に、本発明の電子部材のコーティング方
法の実施例を図に基づいて説明する。図１は、本発明の
電子部材のコーティング方法を第１工程から第３工程の
順に説明する概略断面図であり、電子部材の例として半
導体素子１を用いた場合を示している。先ず、図１
（ａ）に示す第１工程として、半導体素子１の外面で少
なくとも封止不要領域Ｓ以外の部分に封止材料２を被着
する処理を行う。
【００１２】封止不要領域Ｓとは、封止材料２が塗布さ
れると不都合のある場所であり、例えば後の工程で電気
的な配線を行うための電極パッド１１の一部であった
り、光学的な入出力が必要となる部分である。図１
（ａ）に示す例では、半導体素子１の上面に設けられた
電極パッド１１の一部が封止不要領域Ｓとなっており、
この封止不要領域Ｓよりもわずかに広く封止材料２を塗
布しない部分を設けている。これは、後述する第２工程
でのボンディングワイヤーの接続位置誤差を考慮してボ
ンディングワイヤーの接触領域である封止不要領域Ｓよ
りもわずかに大きく開口させ、ボンディングワイヤーの
確実な接続を得るためである。
【００１３】次に、図１（ｂ）に示す第２工程として、
半導体素子１をリードフレームやプリント配線板等のマ
ウント基材３上に実装した後に第１工程で封止材料２を
塗布しなかった電極パッド１１とマウント基材３上に設
けられた配線パターン３１とをボンディングワイヤー４
にて接続する処理を行う。第２工程でワイヤーボンディ
ングを行うにあたり、予め第１工程で電極パッド１１上
のボンディングワイヤー４の接続位置（封止不要領域
Ｓ）よりも大きめに封止材料２を塗布しない領域を設け
ているため、多少位置合わせ誤差が生じた場合であって
もボンディングワイヤー４と電極パッド１１との確実な
圧着を行うことができる。
【００１４】次いで、図１（ｃ）に示す第３工程とし
て、封止材料２の溶融処理を行う。つまり、半導体素子
１の外周に塗布された封止材料２を加熱等によって溶融
することで封止材料２が溶け出して、半導体素子１の外
周でマウント基材３との実装面および封止不要領域Ｓ以
外の全ての部分、特に半導体素子１の側面１ａまでも封
止材料２が回り込み、半導体素子１を覆う状態となる。
なお、封止不要領域Ｓにはボンディングワイヤー４が接
触しているため、このような封止材料２の回り込みによ
ってボンディングワイヤー４の接続部分周囲もコートさ
れ、接続補強の効果が生じることになる。
【００１５】次に、本発明の具体的な一例を図２〜図４
に基づいて説明する。以下の例では、複数の半導体素子
１が所定の回路形成工程によって設けられたウエハ１０
の状態からの説明を行う。先ず、図２（ａ）に示すスピ
ンコーティングとして、ウエハ１０の表面に封止材料２
を塗布した状態でウエハ１０を回転させ、表面に一様な
厚さで封止材料２を被着させる処理を行う。封止材料２
としては、例えば熱可塑性樹脂から成るものや感光性樹
脂から成るものを用る。このような封止材料２をスピン
コーティングによってウエハ１０の表面に０．１ｍｍ程
度の厚さに塗布する。
【００１６】次に、図２（ｂ）に示す硬化として、ウエ
ハ１０の表面にスピンコーティングで被着した封止材料
２を硬化させる処理を行う。この処理では、先のスピン
コーティングの際、加熱により粘度調整を行う封止材料
２を用いた場合にはこれを冷却することで硬化を行う。
また、所定の溶剤を混ぜることで粘度調整を行う封止材
料２を用いた場合には乾燥によりその溶剤を蒸発させる
ことで硬化を行う。
【００１７】次いで、図２（ｃ）に示す不要部分の除去
として、各半導体素子１の表面で封止不要領域Ｓ（図１
（ａ）参照）である例えば電極パッド１１の部分に塗布
された封止材料２の除去処理を行う。例えば、封止材料
２として熱可塑性樹脂を用いた場合には、レーザ光５を
除去位置（例えば各電極パッド１１上）に照射し、これ
によってその位置の封止材料２を加熱蒸発させることで
除去を行う。また、封止材料２として感光性樹脂を用い
た場合には、所定のマスク（図示せず）を介して封止材
料２上に光を照射した後、所定の溶剤を用いて現像する
ことによって除去位置（例えば各電極パッド１１上）の
封止材料２を除去する。
【００１８】レーザ光５を用いる場合には、その波長と
して封止材料２には吸収されやすく、電極パッド１１の
材質（一般的にはアルミニウム）に吸収されにくい例え
ばＹＡＧレーザを用いる。なお、この場合のレーザ光５
のスポットサイズは１μｍ以下にするのが望ましい。
【００１９】このようなレーザ光５を用いて封止材料２
の部分除去を行う場合には、熱可塑性樹脂であればどの
ような種類でも良いため半導体素子１の保護目的に応じ
た樹脂を選択できるようになる。また、感光性樹脂を用
いて部分除去を行う場合には一括した除去作業が行える
ことになり、作業時間の短縮化を図ることが可能とな
る。
【００２０】次に、図３（ａ）に示すダイシングとし
て、ウエハ１０を所定位置で切断して個々の半導体素子
１に分割する処理を行う。これにより、それぞれの半導
体素子１において、少なくとも封止不要領域Ｓ（図１
（ａ）参照）を除く部分に封止材料２が被着した状態と
なる。続いて、図３（ｂ）に示すダイボンディングとし
て、半導体素子１をマウント基材３上に実装する処理を
行い、その後、図３（ｃ）に示すワイヤーボンディング
として、半導体素子１上の電極パッド１１とマウント基
材３上の配線パターン３１とのボンディングワイヤー４
による接続処理を行う。
【００２１】半導体素子１のダイボンドでは、ダイボン
ド剤（図示せず）の硬化（キュア）の際に封止材料２が
溶融しないような材質のものを用いる。また、図４
（ａ）はボンディング部の部分拡大図である。すなわ
ち、先に説明した不要部分の除去処理（図２（ｃ）参
照）により、少なくとも封止不要領域Ｓの部分に塗布さ
れた封止材料２が除去されており、これによって例えば
電極パッド１１が露出した状態となっている。この露出
部分は、ボンディングワイヤー４の位置決め誤差を考慮
して封止不要領域Ｓよりもわずかに大きくなっており、
多少の誤差でもボンディングワイヤー４の先端が電極パ
ッド１１と確実に接触できるようになっている。
【００２２】次に、図４（ｂ）に示すように、封止材料
２を加熱等によって溶融することで半導体素子１の外面
を封止材料２で覆うようにする。つまり、封止材料２の
溶融によって半導体素子１の上面に塗布された封止材料
２が半導体素子１の側面１ａまで回り込むようになる。
また、電極パッド１１上においては、封止材料２が溶融
することでボンディングワイヤー４の接続部分を囲む状
態となり、封止不要領域Ｓ以外の部分を完全に覆うよう
になる。例えば、図２（ａ）に示すスピンコーティング
の際に封止材料２を０．１ｍｍ程度の厚さで塗布した場
合には、封止材料２の溶融で半導体素子１の側面１ａに
は厚さ０．０７ｍｍ程度の封止材料２が回り込む状態と
なる。また、封止材料２をスピンコーティングによって
一様に塗布しているため、溶融後の封止材料２の厚さが
ほぼ均一となる。
【００２３】これによって、半導体素子１の外面でマウ
ント基材３との実装面および封止不要領域Ｓ以外の部分
を完全に封止材料２にて覆うことができ、半導体素子１
を湿気や外光から保護することができるようになる。な
お、封止材料２の溶融を行う際、封止材料２に所定の超
音波を与えることでその粘度を低下させ、半導体素子１
の外面への回り込みを容易にしかも確実に行うことがで
きるようになる。
【００２４】次に、本発明の他の例を図５に基づいて説
明する。この実施例では、電極パッド１１に対応する部
分以外にも例えば光学的な入出力を行う光学素子領域１
２を封止不要領域Ｓとした半導体素子１を用いた例を示
している。
【００２５】先ず、図５（ａ）に示す第１工程として、
少なくともこの封止不要領域Ｓを除く部分に封止材料２
を被着する処理を行う。このような封止材料２の被着状
態を構成するには、図２（ｃ）に示すようなレーザ光５
を用いた部分的な加熱蒸発でも、フォトリソグラフィー
法を用いて一括除去を行ってもいずれでもよい。
【００２６】次に、図５（ｂ）に示す第２工程として、
半導体素子１をマウント基材３上に実装した状態で各封
止不要領域（図５（ａ）参照）に対する所定処理を行
う。例えば、電極パッド１１に対応する封止不要領域Ｓ
にはボンディングワイヤー４の接続処理を行い、また光
学素子領域１２に対応する封止不要領域Ｓにはレンズ８
等の取り付け作業を行う。
【００２７】その後、図５（ｃ）に示す第３工程として
封止材料２の溶融処理を行い、封止材料２が半導体素子
１の側面１ａまで回り込むようにする。すなわち、封止
材料２は例えば加熱溶融によって半導体素子１の外面を
広がっていき、封止不要領域Ｓであるボンディングワイ
ヤー４の接続位置とレンズ８およびマウント基材３との
実装面を除く全ての部分を覆う状態となる。このよう
に、電極パッド１１の部分以外にも光学素子領域１２等
の封止不要領域Ｓがあっても半導体素子１を保護するた
めのコーティングを行うことができる。
【００２８】図６は、本発明の適応例を説明する概略断
面図である。この例では、マウント基材３上に接近して
半導体素子１と受光素子６とが実装された例えば赤外線
受光モジュールにおいて本発明のコーティング方法を適
応した例を示している。赤外線受光モジュールでは、受
光素子６にて赤外線光を受け、半導体素子１にてその受
光信号を増幅する処理を行っている。受光素子６は、光
を受ける必要があるため封止材料２によるコーティング
が不要であるが、半導体素子１は赤外線等の外光によっ
て誤動作を起こす恐れがあるため外光遮断用の封止材料
２によるコーティングが必要となる。
【００２９】このような場合において本発明のコーティ
ング方法を用いれば、半導体素子１の外面でマウント基
材３との実装面およびボンディングワイヤー４の接続位
置を除く全ての部分を封止材料２にて覆うことができ、
しかも近接して実装された受光素子６には一切封止材料
２が付着しないことになる。つまり、封止が必要な電子
部材と封止が不要な部品とが接近している場合であって
も確実に封止の必要な電子部材のみを封止材料２にて覆
うことができ、封止の不要な部品に影響を与えないよう
にすることができるようになる。
【００３０】なお、本実施例においては半導体素子１か
ら成る電子部材を例としてコーティング方法の説明を行
ったが、本発明はこれに限定されない。例えば、集積回
路を備えていない抵抗器やコンデンサ等のチップ部品か
ら成る電子部材であっても同様な方法にてコーティング
を行うことが可能である。
【００３１】
【発明の効果】以上説明したように、本発明の電子部材
のコーティング方法によれば次のような効果がある。す
なわち、本発明では、予め電子部材の外面で少なくとも
封止不要領域以外の部分に封止材料を被着しておき、こ
の電子部材をマウント基材上に実装した状態で所定の処
理を行った後に封止材料を溶融しているため、必要な部
分にのみ確実なコーティングを行うことが可能となる。
【００３２】また、封止材料を電子部材の外面に一様に
塗布した後、所定の光を照射したり部分加熱することで
封止不要領域に塗布された封止材料を除去し、先と同様
に所定の処理を行って封止材料を溶融することで必要な
部分へのコーティング作業が容易となる。特に、マウン
ト基材上にコーティングの必要な電子部材とコーティン
グの不要な部品とが接近して実装されている場合には本
発明のコーティング方法が有効な手段となる。
【図面の簡単な説明】
【図１】本発明を（ａ）〜（ｃ）の工程順に説明する概
略断面図である。
【図２】具体例を説明する図（その１）で、（ａ）がス
ピンコーティング、（ｂ）が硬化、（ｃ）が不要部分の
除去を示している。
【図３】具体例を説明する図（その２）で、（ａ）がダ
イシング、（ｂ）がダイボンディング、（ｃ）がワイヤ
ーボンディングを示している。
【図４】部分拡大図であり、（ａ）がボンディング部、
（ｂ）が半導体素子端部を示している。
【図５】本発明の他の例を（ａ）〜（ｃ）の工程順に説
明する概略断面図である。
【図６】本発明の適応例を説明する概略断面図である。
【図７】従来例を説明する概略断面図である。
【符号の説明】
１ 半導体素子 １ａ 側面 ２ 封止材料 ３ マウント基材 ４ ボンディングワイヤー ５ レーザ光 １０ ウエハ １１ 電極パッド Ｓ 封止不要領域
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭53−116075（ＪＰ，Ａ) 特開 昭56−46539（ＪＰ，Ａ) 特開 昭57−133641（ＪＰ，Ａ) 特開 昭63−36248（ＪＰ，Ａ) 特開 昭63−136641（ＪＰ，Ａ) 特開 平６−29334（ＪＰ，Ａ) 特開 昭57−106134（ＪＰ，Ａ) 特開 昭58−165333（ＪＰ，Ａ) 特開 昭63−110645（ＪＰ，Ａ) 実開 昭58−155844（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/56 H01L 23/28 - 23/31

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 所定の封止不要領域を有する電子部材を
    マウント基材上に実装した状態で該電子部材を保護用の
    封止材料にてコーティングする方法であって、 前記電子部材の外面で少なくとも前記封止不要領域を除
    く部分に前記封止材料を被着する第１の工程と、 前記電子部材を前記マウント基材上に実装して前記封止
    不要領域に対する所定の処理を行う第２の工程と、 前記封止材料を溶融することにより前記電子部材の外面
    で前記マウント基材との実装面および前記封止不要領域
    以外の全ての部分を該封止材料にて覆う第３の工程とか
    ら成ることを特徴とする電子部材のコーティング方法。
  2. 【請求項２】 前記封止材料として感光性材料を用いた
    場合において、 前記第１の工程は、前記電子部材の外面に前記封止材料
    を一様に塗布した後、所定の光を該封止材料に照射する
    ことで少なくとも前記封止不要領域に塗布された該封止
    材料を除去することを特徴とする請求項１記載の電子部
    材のコーティング方法。
  3. 【請求項３】 前記封止材料として熱可塑性樹脂を用い
    た場合において、 前記第１の工程は、前記電子部材の外面に前記封止材料
    を一様に塗布した後、少なくとも前記封止不要領域を部
    分加熱して塗布された該封止材料を蒸発させることを特
    徴とする請求項１記載の電子部材のコーティング方法。
  4. 【請求項４】 前記第３の工程において前記封止材料を
    溶融する際、該封止材料に対して超音波を与えることを
    特徴とする請求項１から請求項３のうちいずれか一つに
    記載の電子部材のコーティング方法。
JP11436094A 1994-04-28 1994-04-28 電子部材のコーティング方法 Expired - Fee Related JP3221230B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11436094A JP3221230B2 (ja) 1994-04-28 1994-04-28 電子部材のコーティング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11436094A JP3221230B2 (ja) 1994-04-28 1994-04-28 電子部材のコーティング方法

Publications (2)

Publication Number Publication Date
JPH07302808A JPH07302808A (ja) 1995-11-14
JP3221230B2 true JP3221230B2 (ja) 2001-10-22

Family

ID=14635781

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11436094A Expired - Fee Related JP3221230B2 (ja) 1994-04-28 1994-04-28 電子部材のコーティング方法

Country Status (1)

Country Link
JP (1) JP3221230B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003229517A (ja) 2002-01-31 2003-08-15 Fujitsu Hitachi Plasma Display Ltd 半導体チップ実装基板及びフラットディスプレイ
JP2006196701A (ja) * 2005-01-13 2006-07-27 Oki Electric Ind Co Ltd 半導体装置の製造方法
AU2013208273B2 (en) 2012-01-10 2015-11-26 Hzo, Inc. Methods, apparatuses and systems for monitoring for exposure of electronic devices to moisture and reacting to exposure of electronic devices to moisture
US9146207B2 (en) 2012-01-10 2015-09-29 Hzo, Inc. Methods, apparatuses and systems for sensing exposure of electronic devices to moisture
US9894776B2 (en) 2013-01-08 2018-02-13 Hzo, Inc. System for refurbishing or remanufacturing an electronic device
US10449568B2 (en) 2013-01-08 2019-10-22 Hzo, Inc. Masking substrates for application of protective coatings
JP6034884B2 (ja) * 2013-01-08 2016-11-30 エイチズィーオー・インコーポレーテッド 基板からの保護被覆選択部分の除去

Also Published As

Publication number Publication date
JPH07302808A (ja) 1995-11-14

Similar Documents

Publication Publication Date Title
US6546620B1 (en) Flip chip integrated circuit and passive chip component package fabrication method
EP0860871B1 (en) Method of manufacturing a semiconductor device
JP3161142B2 (ja) 半導体装置
US7560819B2 (en) Semiconductor device and method of manufacture thereof, circuit board and electronic instrument
US6861345B2 (en) Method of disposing conductive bumps onto a semiconductor device
US20060205117A1 (en) Solder masks used in encapsulation, assemblies including the solar mask, and methods
JP3221230B2 (ja) 電子部材のコーティング方法
JPH0783038B2 (ja) 半田を除去するための方法及び装置
JP2003297982A (ja) 高周波電子デバイスとその製造方法
CN113594051B (zh) 半导体封装方法
US20020098621A1 (en) Method of mounting a passive component over an integrated circuit package substrate
JP2002305199A (ja) 配線方法及び構造
KR100464563B1 (ko) 반도체 패키지 및 그 제조방법
JP3423727B2 (ja) フリップチップ接合方法
JPH10112515A (ja) ボールグリッドアレイ半導体装置及びその製造方法
JP3216314B2 (ja) 半導体装置およびその製造方法、並びに半導体装置の製造装置
EP0730294A2 (en) Semiconductor device fabricating method of semiconductor device, and die-bonding method of semiconductor device
JPH05243287A (ja) 混成集積回路装置およびその製造方法
JPS59143333A (ja) 素子保護用樹脂の被覆方法
JP2005032820A (ja) 半導体装置の製造方法および半導体装置
JP3232954B2 (ja) 電子部品の製造方法
JP3218846B2 (ja) プラズマクリーニング装置及び電子部品製造方法
JPH0917913A (ja) 電子回路装置
JP2000133664A (ja) 半導体装置
JPH0442922Y2 (ja)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees