CN113594051B - 半导体封装方法 - Google Patents
半导体封装方法 Download PDFInfo
- Publication number
- CN113594051B CN113594051B CN202110781001.4A CN202110781001A CN113594051B CN 113594051 B CN113594051 B CN 113594051B CN 202110781001 A CN202110781001 A CN 202110781001A CN 113594051 B CN113594051 B CN 113594051B
- Authority
- CN
- China
- Prior art keywords
- protective film
- adhesive
- chip mounting
- mounting region
- packaging method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 57
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 38
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 230000001681 protective effect Effects 0.000 claims abstract description 103
- 239000000853 adhesive Substances 0.000 claims abstract description 53
- 230000001070 adhesive effect Effects 0.000 claims abstract description 53
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 229910000679 solder Inorganic materials 0.000 claims abstract description 15
- 238000000576 coating method Methods 0.000 claims abstract description 11
- 239000011248 coating agent Substances 0.000 claims abstract description 10
- 229920005989 resin Polymers 0.000 claims description 13
- 239000011347 resin Substances 0.000 claims description 13
- 239000002245 particle Substances 0.000 claims description 10
- 239000007788 liquid Substances 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 8
- 238000010438 heat treatment Methods 0.000 claims description 6
- 239000003292 glue Substances 0.000 claims description 4
- 238000010894 electron beam technology Methods 0.000 claims description 3
- 239000011521 glass Substances 0.000 claims description 3
- 239000003989 dielectric material Substances 0.000 claims description 2
- 229920006335 epoxy glue Polymers 0.000 claims description 2
- 238000004080 punching Methods 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 230000008569 process Effects 0.000 description 22
- 239000010410 layer Substances 0.000 description 10
- 238000012360 testing method Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- 230000017525 heat dissipation Effects 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012858 packaging process Methods 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 238000005507 spraying Methods 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229920006332 epoxy adhesive Polymers 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- 239000004850 liquid epoxy resins (LERs) Substances 0.000 description 1
- 239000000088 plastic resin Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 238000009281 ultraviolet germicidal irradiation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
一种半导体封装方法，包括：提供基板，包括暴露在阻焊层外的至少一个芯片安装区和芯片安装区周围的多个焊盘区；在基板上贴合保护膜，覆盖至少一个芯片安装区、多个焊盘区和阻焊层；去除部分保护膜，暴露至少一个芯片安装区；在至少一个芯片安装区上涂覆粘结剂，放置芯片，并固化粘结剂；去除剩余的保护膜，暴露多个焊盘区；在多个焊盘区执行引线键合。依照本发明的半导体封装方法，在涂覆粘结剂之前贴合保护膜覆盖焊盘区，有效地避免粘结剂溢出到基板上的键合焊盘区，提高产品制程和良率。
Description
技术领域
本发明涉及一种半导体封装方法，特别是一种能够防止粘结剂溢出影响焊盘连接可靠性的半导体封装方法。
背景技术
微电子技术的迅猛发展，集成电路复杂度的增加，一个电子系统的大部分功能都可能集成在一个单芯片内(即片上系统)，这就相应地要求微电子封装具有更高的性能、更多的引线、更密的内连线、更小的尺寸或更大的芯片腔、更大的热耗散功能、更好的电性能、更高的可靠性、更低的单个引线成本等。
一般而言，半导体工序可分为二个阶段，其中第一阶段为圆片(Wafer)工序，而第二阶段则为封装测试。随着半导体技术的日新月异，圆片工序技术亦不断改良，以满足半导体产业的需求。另一方面，由于圆片工序技术的不断改良，传统的封装测试技术亦逐渐受到市场淘汰，使得封装测试技术亦推陈出新，以应付半导体产业的变化。
进一步言，封装测试技术可归类为封装阶段以及测试阶段，其中封装阶段主要提供产品保护、散热及电路导通等功能，而测试阶段则是检测所产品的功能是否正常。由于封装阶段的优劣对于半导体工序的品质及后续的应用层面影响甚大，也因此应用于封装阶段的封装技术常常随着半导体市场的趋势而有所改变，造成市场上发展出许多不同的封装技术，例如倒装芯片封装(FlipChipPackage)、堆叠芯片封装(StackedDiePackage)、芯片尺寸封装(ChipScalePackage)等等。
在器件的生产封装过程中，芯片焊接是封装过程中的重点控制工序。此工艺的目的是将芯片通过液态环氧树脂涂点在封装基板上，使芯片与封装基板形成良好的欧姆接触和散热通路。
然而，在制造过程中通常环氧树脂的粘结剂液在点涂基板键合焊盘时易出现树脂液点涂过量或不均匀，造成树脂液溢出到基板阻焊开窗影响了后续引线键合作业品质及良率。
发明内容
因此，本发明的目的在于克服以上技术障碍而提供一种能有效地避免粘结剂溢出到基板上的键合焊盘区、提高产品制程和良率的半导体封装方法。
本发明提供了一种半导体封装方法，包括：
提供基板，包括暴露在阻焊层外的至少一个芯片安装区和芯片安装区周围的多个焊盘区；
在基板上形成保护膜，覆盖至少一个芯片安装区、多个焊盘区和阻焊层；
去除部分保护膜，暴露至少一个芯片安装区；
在至少一个芯片安装区上涂覆粘结剂，放置芯片，并固化粘结剂；
去除剩余的保护膜，暴露多个焊盘区；
在多个焊盘区执行引线键合。
其中，基板是有机载板、无机载板、载带封装基板或引线框架；保护膜是DAF膜、光敏树脂或热敏树脂；粘结剂是导电胶或非导电胶。其中，光敏树脂是UV膜或蓝膜，非导电胶是环氧树脂胶或玻璃胶。
其中，去除剩余的保护膜的步骤在放置芯片之后、固化粘结剂之前进行。
其中，保护膜的厚度为大于0且小于等于100微米。
其中，去除部分保护膜的步骤和/或去除剩余的保护膜的步骤采用机械冲压、激光剥离、UV光照、电子束照射或红外线照射。
其中，在至少一个芯片安装区的边界上局部地增大保护膜的厚度而形成挡堤。
其中，至少一个芯片安装区的周围具有一个或多个溢流保护槽。
其中，形成保护膜的步骤进一步包括，涂覆液态保护膜材料期间在溶液中加入改性颗粒并随后固化、或者在贴合购买的保护膜之前在基板顶面上或保护膜底面上涂布改性颗粒并加热使其扩散，从而至少在所述至少一个芯片安装区内以及周围的保护膜中掺杂负热膨胀介质材料的改性颗粒。
其中，粘结剂与所述至少一个芯片安装区的边界之间的距离大于或等于保护膜厚度的10％至100％。
其中，当采用加热去除保护膜时稍后的去除剩余保护膜的步骤所采用的温度低于此前去除部分保护膜的步骤所采用的温度，当采用辐照去除保护膜时稍后的去除剩余保护膜的步骤所采用的辐射能量低于此前去除部分保护膜的步骤所采用的辐射能量，当采用机械剥离去除保护膜时稍后的去除剩余保护膜的步骤所采用的力低于此前去除部分保护膜的步骤所采用的力。
依照本发明的半导体封装方法，在涂覆粘结剂之前贴合保护膜覆盖焊盘区，有效地避免粘结剂溢出到基板上的键合焊盘区，提高产品制程和良率。
本发明所述目的，以及在此未列出的其他目的，在本申请独立权利要求的范围内得以满足。本发明的实施例限定在独立权利要求中，具体特征限定在其从属权利要求中。
附图说明
以下参照附图来详细说明本发明的技术方案，其中：
图1A和图1B分别为显示了根据本发明实施例的半导体封装方法的工艺步骤的顶视图和剖视图；
图2A和图2B分别为显示了根据本发明实施例的半导体封装方法的工艺步骤的顶视图和剖视图；
图3A和图3B分别为显示了根据本发明实施例的半导体封装方法的工艺步骤的顶视图和剖视图；
图4A和图4B分别为显示了根据本发明实施例的半导体封装方法的工艺步骤的顶视图和剖视图；
图5A和图5B分别为显示了根据本发明实施例的半导体封装方法的工艺步骤的顶视图和剖视图；以及
图6显示了根据本发明实施例的半导体封装方法的流程图。
具体实施方式
以下参照附图并结合示意性的实施例来详细说明本发明技术方案的特征及其技术效果，公开了有效地避免粘结剂溢出到基板上的键合焊盘区的半导体封装方法。需要指出的是，类似的附图标记表示类似的结构，本申请中所用的术语“第一”、“第二”、“上”、“下”等等可用于修饰各种器件结构。这些修饰除非特别说明并非暗示所修饰器件结构的空间、次序或层级关系。
如图6所示，根据本发明优选实施例的半导体封装方法至少包括以下步骤：
步骤1，提供基板，包括暴露在阻焊层外的芯片安装区和焊盘区；
步骤2，在基板上贴合保护膜，覆盖芯片安装区、焊盘区和阻焊层；
步骤3，去除部分保护膜，暴露芯片安装区；
步骤4，在芯片安装区上涂覆粘结剂、放置芯片并固化粘结剂；
步骤5，去除剩余的保护膜，暴露焊盘区；
步骤6，在焊盘区执行引线键合。
以下结合图6并参照图1A至图5B详细描述根据本发明优选实施例的半导体封装方法。
如图1A、图1B所示，提供基板，基板包括暴露在阻焊层1外的芯片安装区2A和焊盘区2B。基板可以是用于承载集成电路芯片(IC)的有机载板、无机载板(例如陶瓷基板、DCB基板)、载带封装基板、引线框架等等，在所有附图中采用加粗黑色线条表示阻焊层1下方的基板中的内部互连结构。由导电材料例如Cu、Al及其合金制成的至少一个芯片安装区2A以及每个芯片安装区2A周围的多个焊盘区2B从绝缘的阻焊层1露出，芯片安装区2A虽然图示为单个矩形，但是实质上依照半导体芯片的安装工艺需求也可以是其他形式，例如包括对应于倒装芯片焊盘区的多个芯片安装子区，或者是引线框架工艺中采用的中心支撑垫。焊盘区2B设置在芯片安装区2A周围，但不限于图1A、图1B中所示的数量、分布和形状，例如也可以是圆形、椭圆或其他多边形，可以是12个、24个、48个等等，还可以分列在芯片安装区2A两侧或四边等等。
如图2A、图2B所示，在基板上形成保护膜3，覆盖芯片安装区2A、焊盘区2B和阻焊层1，此时2A和2B采用虚线框，代表在保护膜3下方。保护膜3优选能够施加能量或外力而选择性地贴合或去除的膜层，并且材料性质不同于稍后用于粘结固定芯片5的粘结剂4，以便能够选择性地去除。保护膜3例如是DAF膜、光敏树脂(光固性或光塑性树脂)、热敏树脂(热固性或热塑性树脂)等等，光敏树脂例如UV膜或蓝膜。保护膜3的形成方法可以是旋涂、喷涂、丝网印刷等湿法涂覆工艺，例如涂覆液态保护膜材料并随后固化，也可以是贴合购买的固态保护膜。保护膜3用于临时性并选择性地覆盖焊盘区2B，从而防止贴合安装芯片过程中粘结剂溢流到焊盘区2B而影响后续引线键合工艺的连接可靠性。保护膜3的厚度依照后续粘结剂4的用量或厚度而定，例如保护膜3的厚度超过粘结剂4厚度的1.2至5倍、优选2至4倍、最佳为2.5至3倍，诸如为大于0且小于等于100微米、并优选30-80微米、最佳50-60微米，从而确保粘结剂4固化过程中存在足够的台阶差而使得涂覆的粘结剂液体不会逆流越过台阶而到达焊盘区2B。优选地，保护膜3与基板尺寸相同、上下对称，从而确保可靠地覆盖位于基板周边区域上的焊盘区2B。
如图3A、图3B所示，去除部分保护膜3，暴露芯片安装区2A，此时剩余的保护膜3仍然覆盖焊盘区2B，因此焊盘区2B仍然采用虚线框表示。去除的方式可以是机械冲压，例如采用刀具冲压剪切，从而以低成本实现较为精确的去除工艺。此外，任选地，去除工艺也可以采用激光剥离，例如采用高频低能量脉冲沿着芯片安装区2A边界轰击从而降低边界处保护膜3与下方芯片安装区2A之间的粘合力，以便更顺利地剥离。进一步，还可以采用UV光照、电子束照射、红外线照射等等工艺，选择性地降低芯片安装区2A上方保护膜3的粘合力，从而将其剥离去除。
在上述去除工艺过程中，机械冲压或者热辐射、光照将不可避免地会引入一部分热应力或机械应力至芯片安装区2A边界周围的保护膜3，这些热应力或机械应力将导致边界周围的保护膜3与下方的阻焊层1之间存在细微的孔隙，而后续涂覆粘结剂4过程中液态树脂会顺着这些细微孔隙而流向焊盘区2B。当封装尺寸变得越来越小时，粘结剂更容易到达焊盘区2B从而影响引线键合工艺的品质。
为此，在一个优选实施例中，在芯片安装区2A外围边界上局部地增大保护膜3的厚度从而形成挡堤(图中未示出)，例如在区域2A边界径向朝外的距离d(例如100纳米至50微米)范围内，保护膜3的厚度增加0.1d至0.3d，优选地增加0.2d。如此可以利用挡堤在基板法线方向上施加足够的重力压，将保护膜3暴露的边界底部紧密地贴合阻焊层1或芯片安装区2A。
在另一个优选实施例中，保护膜3涂覆之前，在基板的芯片安装区2A周围采用机械切割或激光切割而形成一个或多个连续或者不连续的溢流保护槽(未示出)，从而使得粘结剂4即便到达芯片安装区2A边界也会被溢流保护槽阻挡在焊盘区2B之外。
在又一个优选实施例中，在保护膜3的涂覆过程中或者在提供、制造保护膜3之前，至少在芯片安装区2A内以及周围的保护膜3中掺杂改性颗粒，例如现场涂覆液态保护膜材料工艺期间在溶液中加入改性颗粒随后固化，或者在贴合商购的保护膜之前在基板顶面上或保护膜底面上涂布改性颗粒并加热使其扩散。改性颗粒例如负热膨胀介质材料，诸如Bi0.95La0.05NiO3、BiNiO3、ZrW2O8。优选地，该负热膨胀介质材料在100K的温度下线性体积膨胀系数的绝对值大于10-4/K。如此，即使在去除部分保护膜3的工艺过程中使得芯片安装区2A周围残留了热应力，这些热应力将使得保护膜3在芯片安装区域2A边界上收缩，从而收紧了可能存在的细微裂缝，有效地防止粘结剂外溢。
如图4A、图4B所示，在芯片安装区2A上涂覆粘结剂4并放置芯片5，随后固化。采用喷涂、旋涂、丝网印刷等等常温或低温工艺，在暴露于保护膜3的芯片安装区2A上方施加液态的粘结剂4，随后采用贴片(die attach)设备吸嘴从晶圆上取芯同时将多个芯片5通过粘结剂4而粘贴在基板的各个芯片安装区2A上。粘结剂4可以是导电胶或非导电胶，非导电胶例如环氧树脂胶、玻璃胶等等，用于保护芯片5(特别是其底面，也即倒装芯片的有源面或主表面)免受外部湿气或杂质的影响和/或使芯片与封装基板形成良好的欧姆接触和散热通路。在本发明一个实施例中，如图4A所示，粘结剂4在平视图中与芯片安装区2A边界的距离大于或等于保护膜3厚度的10％至100％、优选地大于保护膜3厚度的40％至80％，从而有效地利用保护膜3在区域2A边界上的台阶差所构成的空间控制粘结剂4施加的总量，完全避免构成粘结剂4的树脂发生溢流而影响焊盘2B。
如图5A、图5B所示，去除剩余的保护膜3，至少暴露焊盘区2B。去除工艺与图3A、图3B所示的去除工艺可以相同从而节省成本，也可以不同，例如采用更低温度、更低能量、更小力的去除工艺参数，也即当采用加热去除保护膜时稍后的去除剩余保护膜的步骤所采用的温度低于此前去除部分保护膜的步骤所采用的温度，当采用辐照去除保护膜时稍后的去除剩余保护膜的步骤所采用的辐射能量低于此前去除部分保护膜的步骤所采用的辐射能量，当采用机械剥离去除保护膜时稍后的去除剩余保护膜的步骤所采用的力低于此前去除部分保护膜的步骤所采用的力，避免去除过程中对于焊盘区2B表面造成损伤。此外，图5A、图5B所示的去除剩余保护膜3的工艺，可以在图4A、图4B所示工艺过程中固化粘结剂4之前或者之后进行，例如在放置了半导体芯片2之后并且在固化粘结剂4之前，此时由于此前保护层3顶面高于粘结剂4，所施加的粘结剂4的总量受到保护层3台阶差的控制而不会过多，以便有部分流动也不会进一步影响焊盘区2B。
最后，在暴露的焊盘区2B执行引线键合并进一步涂覆封装树脂包覆基板和半导体芯片，完成芯片的封装。此后，可以进一步切除多余的基板或引线框架，并进行封装测试，以便进一步提高良率。
依照本发明的半导体封装方法，在涂覆粘结剂之前贴合保护膜覆盖焊盘区，有效地避免粘结剂溢出到基板上的键合焊盘区，提高产品制程和良率。
尽管已参照一个或多个示例性实施例说明本发明，本领域技术人员可以知晓无需脱离本发明范围而对器件结构做出各种合适的改变和等价方式。此外，由所公开的教导可做出许多可能适于特定情形或材料的修改而不脱离本发明范围。因此，本发明的目的不在于限定在作为用于实现本发明的最佳实施方式而公开的特定实施例，而所公开的器件结构及其制造方法将包括落入本发明范围内的所有实施例。
Claims (9)
1.一种半导体封装方法，包括：
提供基板，包括暴露在阻焊层外的至少一个芯片安装区和芯片安装区周围的多个焊盘区；
在基板上形成保护膜，覆盖至少一个芯片安装区、多个焊盘区和阻焊层；
去除部分保护膜，暴露至少一个芯片安装区；
在所述暴露的芯片安装区上涂覆粘结剂，粘结剂与其涂覆的芯片安装区的边界之间的距离大于或等于保护膜厚度的10％至100％，放置芯片，并固化粘结剂；
去除剩余的保护膜，暴露多个焊盘区；
在多个焊盘区执行引线键合。
2.根据权利要求1所述的半导体封装方法，其中，基板是有机载板、无机载板、载带封装基板或引线框架；保护膜是DAF膜、光敏树脂或热敏树脂；粘结剂是导电胶或非导电胶。
3.根据权利要求2所述的半导体封装方法，其中，光敏树脂是UV膜或蓝膜；非导电胶是环氧树脂胶或玻璃胶。
4.根据权利要求1所述的半导体封装方法，其中，去除剩余的保护膜的步骤在放置芯片之后、固化粘结剂之前进行；去除部分保护膜的步骤和/或去除剩余的保护膜的步骤采用机械冲压、激光剥离、UV光照、电子束照射或红外线照射。
5.根据权利要求1所述的半导体封装方法，其中，保护膜的厚度为大于0且小于或等于100微米。
6.根据权利要求1所述的半导体封装方法，其中，在至少一个芯片安装区的边界上局部地增大保护膜的厚度而形成挡堤。
7.根据权利要求1所述的半导体封装方法，其中，至少一个芯片安装区的周围具有一个或多个溢流保护槽。
8.根据权利要求1所述的半导体封装方法，其中，形成保护膜的步骤进一步包括，涂覆液态保护膜材料期间在溶液中加入改性颗粒并随后固化、或者在贴合购买的保护膜之前在基板顶面上或保护膜底面上涂布改性颗粒并加热使其扩散，从而至少在所述至少一个芯片安装区内以及周围的保护膜中掺杂负热膨胀介质材料的改性颗粒。
9.根据权利要求1所述的半导体封装方法，其中，当采用加热去除保护膜时稍后的去除剩余保护膜的步骤所采用的温度低于此前去除部分保护膜的步骤所采用的温度，当采用辐照去除保护膜时稍后的去除剩余保护膜的步骤所采用的辐射能量低于此前去除部分保护膜的步骤所采用的辐射能量，当采用机械剥离去除保护膜时稍后的去除剩余保护膜的步骤所采用的力低于此前去除部分保护膜的步骤所采用的力。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110781001.4A CN113594051B (zh) | 2021-07-09 | 2021-07-09 | 半导体封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110781001.4A CN113594051B (zh) | 2021-07-09 | 2021-07-09 | 半导体封装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113594051A CN113594051A (zh) | 2021-11-02 |
| CN113594051B true CN113594051B (zh) | 2024-02-20 |
Family
ID=78246978
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110781001.4A Active CN113594051B (zh) | 2021-07-09 | 2021-07-09 | 半导体封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113594051B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115430663A (zh) * | 2022-08-17 | 2022-12-06 | 成都飞机工业（集团）有限责任公司 | 一种电子束金属表面清洗方法 |
| CN116246994A (zh) * | 2023-05-11 | 2023-06-09 | 广东鸿浩半导体设备有限公司 | 一种半导体片临时键合防溢胶的方法 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1501490A (zh) * | 2002-08-07 | 2004-06-02 | 三洋电机株式会社 | 电路装置及其制造方法 |
| CN101000878A (zh) * | 2007-01-05 | 2007-07-18 | 江苏长电科技股份有限公司 | 集成电路或分立器件引线框架上涂胶装片的方法 |
| JP2009100000A (ja) * | 2008-12-01 | 2009-05-07 | Hitachi Chem Co Ltd | 半導体装置用ダイボンディング材及びこれを用いた半導体装置 |
| KR20090122514A (ko) * | 2008-05-26 | 2009-12-01 | (주)아이셀론 | 플립 칩 패키지 및 그 제조방법 |
| CN103367264A (zh) * | 2012-03-27 | 2013-10-23 | 南亚科技股份有限公司 | 一种可避免胶材溢流的封装载板 |
| JP2017041603A (ja) * | 2015-08-21 | 2017-02-23 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| KR20200015974A (ko) * | 2018-08-06 | 2020-02-14 | 엘지이노텍 주식회사 | 인쇄회로기판 및 이를 포함하는 패키지 기판 |
| CN111640680A (zh) * | 2020-05-21 | 2020-09-08 | 杰群电子科技（东莞）有限公司 | 一种半导体封装工艺及半导体产品及电子产品 |
| CN112967940A (zh) * | 2021-02-02 | 2021-06-15 | 苏州汉天下电子有限公司 | 一种薄膜谐振器的晶圆级封装方法及结构 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4963148B2 (ja) * | 2001-09-18 | 2012-06-27 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US8310043B2 (en) * | 2008-03-25 | 2012-11-13 | Bridge Semiconductor Corporation | Semiconductor chip assembly with post/base heat spreader with ESD protection layer |
| JP2017050315A (ja) * | 2015-08-31 | 2017-03-09 | イビデン株式会社 | プリント配線板及びプリント配線板の製造方法 |
-
2021
- 2021-07-09 CN CN202110781001.4A patent/CN113594051B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1501490A (zh) * | 2002-08-07 | 2004-06-02 | 三洋电机株式会社 | 电路装置及其制造方法 |
| CN101000878A (zh) * | 2007-01-05 | 2007-07-18 | 江苏长电科技股份有限公司 | 集成电路或分立器件引线框架上涂胶装片的方法 |
| KR20090122514A (ko) * | 2008-05-26 | 2009-12-01 | (주)아이셀론 | 플립 칩 패키지 및 그 제조방법 |
| JP2009100000A (ja) * | 2008-12-01 | 2009-05-07 | Hitachi Chem Co Ltd | 半導体装置用ダイボンディング材及びこれを用いた半導体装置 |
| CN103367264A (zh) * | 2012-03-27 | 2013-10-23 | 南亚科技股份有限公司 | 一种可避免胶材溢流的封装载板 |
| JP2017041603A (ja) * | 2015-08-21 | 2017-02-23 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| KR20200015974A (ko) * | 2018-08-06 | 2020-02-14 | 엘지이노텍 주식회사 | 인쇄회로기판 및 이를 포함하는 패키지 기판 |
| CN111640680A (zh) * | 2020-05-21 | 2020-09-08 | 杰群电子科技（东莞）有限公司 | 一种半导体封装工艺及半导体产品及电子产品 |
| CN112967940A (zh) * | 2021-02-02 | 2021-06-15 | 苏州汉天下电子有限公司 | 一种薄膜谐振器的晶圆级封装方法及结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113594051A (zh) | 2021-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7934313B1 (en) | Package structure fabrication method | |
| EP1416529B1 (en) | Manufacturing method of semiconductor device | |
| US5286679A (en) | Method for attaching a semiconductor die to a leadframe using a patterned adhesive layer | |
| US7633159B2 (en) | Semiconductor device assemblies and packages with edge contacts and sacrificial substrates and other intermediate structures used or formed in fabricating the assemblies or packages | |
| JP3155741B2 (ja) | Ｃｓｐのｂｇａ構造を備えた半導体パッケージ | |
| US20050253261A1 (en) | Electronic device package structures | |
| US20080182398A1 (en) | Varied Solder Mask Opening Diameters Within a Ball Grid Array Substrate | |
| JP5588137B2 (ja) | 半導体装置の製造方法 | |
| CN113594051B (zh) | 半导体封装方法 | |
| JP4452235B2 (ja) | パッケージ構造とその製造方法 | |
| US20070155049A1 (en) | Method for Manufacturing Chip Package Structures | |
| JP4376884B2 (ja) | 半導体装置及び、半導体装置の製造方法 | |
| CN105374731A (zh) | 封装方法 | |
| US5757068A (en) | Carrier film with peripheral slits | |
| TWI421956B (zh) | 晶片尺寸封裝件及其製法 | |
| US20060022316A1 (en) | Semiconductor package with flip chip on leadless leadframe | |
| US20060068332A1 (en) | Method for fabricating carrier structure integrated with semiconductor element | |
| US6207478B1 (en) | Method for manufacturing semiconductor package of center pad type device | |
| JP2004128286A (ja) | チップ状電子部品及びその製造方法、その製造に用いる疑似ウェーハ及びその製造方法、並びに実装構造 | |
| JP3485513B2 (ja) | 半導体装置の製造方法 | |
| JP4508396B2 (ja) | チップ型半導体装置及びその製造方法 | |
| JP4206779B2 (ja) | 半導体装置の製造方法 | |
| CN115172182A (zh) | 一种扇出型封装结构及方法 | |
| CN113380724A (zh) | 一种扇出型封装方法及扇出型封装器件 | |
| KR20100027934A (ko) | 접착 보호층을 구비한 반도체 웨이퍼 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |