CN111640680A - 一种半导体封装工艺及半导体产品及电子产品 - Google Patents

一种半导体封装工艺及半导体产品及电子产品 Download PDF

Info

Publication number
CN111640680A
CN111640680A CN202010432880.5A CN202010432880A CN111640680A CN 111640680 A CN111640680 A CN 111640680A CN 202010432880 A CN202010432880 A CN 202010432880A CN 111640680 A CN111640680 A CN 111640680A
Authority
CN
China
Prior art keywords
substrate
chip
heat dissipation
packaging process
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202010432880.5A
Other languages
English (en)
Inventor
王琇如
唐和明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Great Team Backend Foundry Dongguan Co Ltd
Original Assignee
Great Team Backend Foundry Dongguan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Great Team Backend Foundry Dongguan Co Ltd filed Critical Great Team Backend Foundry Dongguan Co Ltd
Priority to CN202010432880.5A priority Critical patent/CN111640680A/zh
Publication of CN111640680A publication Critical patent/CN111640680A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

本发明公开一种半导体封装工艺及半导体产品及电子产品，该工艺包括以下步骤：S1、上芯，提供基板并在所述基板上设置芯片，电连接所述芯片与所述基板；S2、设置绝缘胶，将绝缘胶采用喷涂的方式设置在芯片的周部，并保证绝缘胶在所述基板上的设置高度高于芯片与基板之间的距离；S3、设置散热层，于上芯并设置绝缘胶的基板表面设置石墨烯散热层。本方案中通过采用具有高散热性能的石墨烯散热层对半导体进行封装，依靠石墨烯的优良散热性能可以提高半导体产品的散热效果，通过设置绝缘胶，并将绝缘胶的高度设置为高度高于芯片与基板之间的距离，从而有效的避免石墨烯散热层延伸至芯片与基板之间造成短路。

Description

一种半导体封装工艺及半导体产品及电子产品
技术领域
本发明涉及半导体产品技术领域，尤其涉及一种半导体封装工艺及采用该半导体封装工艺加工而成的半导体产品及具有该半导体产品的电子产品。
背景技术
半导体是一种导电能力介于导体与非导体之间的材料，半导体元件根据半导体材料的特性，属于固态元件，其体积可以缩小到很小的尺寸，因此耗电量少，集成度高，在电子技术领域获得了广泛的引用，而随着半导体元件运行功率的逐渐增加，散热性能成为半导体元件的重要指标之一，在这样的高热量工作环境下，保持半导体元件的工作可靠性是一个非常重要的问题。
发明内容
本发明实施例的目的在于：提供一种半导体封装工艺，其能够解决现有技术中存在的上述问题。
为达上述目的，本发明采用以下技术方案：
一方面，提供一种半导体封装工艺，包括以下步骤：
S1、上芯，提供基板并在所述基板上设置芯片，电连接所述芯片与所述基板；
S2、设置绝缘胶，将绝缘胶采用喷涂的方式设置在芯片的周部，并保证绝缘胶在所述基板上的设置高度高于芯片与基板之间的距离；
S3、设置散热层，于上芯并设置绝缘胶的基板表面设置石墨烯散热层。
作为所述的半导体封装工艺的一种优选的技术方案，所述基板为PCB，所述芯片采用倒装的方式设置在所述基板上，所述芯片与所述PCB上的电路之间通过锡球电连接。
作为所述的半导体封装工艺的一种优选的技术方案，所述绝缘胶延伸至所述芯片与所述PCB之间的空间中，并包覆所述锡球。
作为所述的半导体封装工艺的一种优选的技术方案，步骤S2具体包括：
S21、喷涂绝缘胶；
S22、第一次固化，采用烤箱对绝缘胶进行固化。
作为所述的半导体封装工艺的一种优选的技术方案，步骤S22中所述固化的时长为两小时，所述固化步骤在烤箱中进行。
作为所述的半导体封装工艺的一种优选的技术方案，在步骤S3设置散热层之前还包括步骤电浆清洗。
作为所述的半导体封装工艺的一种优选的技术方案，步骤S3中设置散热层采用热压的方式将石墨烯膜片热压在上芯并设置有绝缘胶的基板上。
作为所述的半导体封装工艺的一种优选的技术方案，步骤S3还包括步骤S31、第二次固化，对设置散热层后的产品进行高温固化四小时。
另一方面，提供一种半导体产品，其采用如上所述的半导体封装工艺进行封装。
再一方面，提供一种电子产品，其具有采用如上所述的半导体封装工艺加工而成的半导体产品。
本发明的有益效果为：本方案中通过采用具有高散热性能的石墨烯散热层对半导体进行封装，依靠石墨烯的优良散热性能可以提高半导体产品的散热效果，通过设置绝缘胶，并将绝缘胶的高度设置为高度高于芯片与基板之间的距离，从而有效的避免石墨烯散热层延伸至芯片与基板之间造成短路。
附图说明
下面根据附图和实施例对本发明作进一步详细说明。
图1为本发明实施例所述半导体封装工艺流程图。
图2为本发明实施例所述半导体产品设置绝缘胶后结构示意图。
图3为本发明实施例所述半导体产品设置散热层后结构示意图。
图中：
100、PCB；200、芯片；300、绝缘胶；400、石墨烯散热层；500、锡球。
具体实施方式
为使本发明解决的技术问题、采用的技术方案和达到的技术效果更加清楚，下面对本发明实施例的技术方案作进一步的详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，除非另有明确的规定和限定，术语“相连”“连接”、“固定”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
如图1-3所示，本实施例提供一种半导体封装工艺，包括以下步骤：
S1、上芯，提供基板并在所述基板上设置芯片200，电连接所述芯片200与所述基板；
S2、设置绝缘胶300，将绝缘胶300采用喷涂的方式设置在芯片200的周部，并保证绝缘胶300在所述基板上的设置高度高于芯片200与基板之间的距离；
S3、设置散热层，于上芯并设置绝缘胶300的基板表面设置石墨烯散热层400。
本方案中通过采用具有高散热性能的石墨烯散热层400对半导体进行封装，依靠石墨烯的优良散热性能可以提高半导体产品的散热效果，通过设置绝缘胶300，并将绝缘胶300的高度设置为高于芯片200与基板之间的距离，使得将芯片200与基板之间的缝隙完全封堵，从而有效的避免石墨烯散热层400延伸至芯片200与基板之间造成短路。
具体的，本实施例中所述基板为PCB100，所述芯片200采用倒装的方式设置在所述基板上，所述芯片200与所述PCB100上的电路之间通过锡球500电连接。
在芯片200倒装的结构下，芯片200与PCB100之间由于设置有锡球500使得两者之间形成一定的间隙，若石墨烯进入到间隙中则会造成产品短路，绝缘胶300能够起到隔绝芯片200与PCB100之间的空间的作用。
作为一种优选的技术方案，所述绝缘胶300延伸至所述芯片200与所述PCB100之间的空间中，并包覆所述锡球500。
通过将绝缘胶300的加注量设计为延伸至芯片200与PCB100之间，并使其包覆锡球500，在此情况下锡球500对绝缘胶300起到一定的阻碍作用，从而可以避免绝缘胶300继续向空间内部流动，而导致绝缘胶300在PCB100上的高度下降，使其不能完全封闭所述芯片200与所述PCB100之间的缝隙，造成石墨烯散热层400有可能进入到芯片200与PCB100之间的缝隙中而造成短路。
具体的，本实施例中步骤S2具体包括：
S21、喷涂绝缘胶300；
S22、第一次固化，采用烤箱对绝缘胶300进行固化。
步骤S22中所述固化的时长为两小时，所述固化步骤在烤箱中进行。固化的作用是使绝缘胶300定型，使其能够具有阻挡石墨烯散热层400的作用并且有效的固定芯片200放置芯片200移动。
在步骤S3设置散热层之前还包括步骤电浆清洗。
步骤S3中设置散热层采用热压的方式将石墨烯膜片热压在上芯并设置有绝缘胶300的PCB100上。
步骤S3还包括步骤S31、第二次固化，对设置散热层后的产品进行高温固化四小时。
同时，本实施例中还提供一种半导体产品，采用如上所述的半导体封装工艺进行封装。
同时，本实施例中还一种电子产品，其具有如上所述的半导体封装工艺加工而成的半导体产品。于本文的描述中，需要理解的是，术语“上”、“下”、“左”、“右”、等方位或位置关系,仅是为了便于描述和简化操作，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”，仅仅用于在描述上加以区分，并没有特殊的含义。
在本说明书的描述中，参考术语“一实施例”、“示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以适当组合，形成本领域技术人员可以理解的其他实施方式。
以上结合具体实施例描述了本发明的技术原理。这些描述只是为了解释本发明的原理，而不能以任何方式解释为对本发明保护范围的限制。基于此处的解释，本领域的技术人员不需要付出创造性的劳动即可联想到本发明的其它具体实施方式，这些方式都将落入本发明的保护范围之内。

Claims (10)

1.一种半导体封装工艺，其特征在于，包括以下步骤：
S1、上芯，提供基板并在所述基板上设置芯片(200)，电连接所述芯片(200)与所述基板；
S2、设置绝缘胶(300)，将绝缘胶(300)采用喷涂的方式设置在芯片(200)的周部，并保证绝缘胶(300)在所述基板上的设置高度高于芯片(200)与基板之间的距离；
S3、设置散热层，于上芯并设置绝缘胶(300)的基板表面设置石墨烯散热层(400)。
2.根据权利要求1所述的半导体封装工艺，其特征在于，所述基板为PCB(100)，所述芯片(200)采用倒装的方式设置在所述基板上，所述芯片(200)与所述PCB(100)上的电路之间通过锡球(500)电连接。
3.根据权利要求2所述的半导体封装工艺，其特征在于，所述绝缘胶(300)延伸至所述芯片(200)与所述PCB(100)之间的空间中，并包覆所述锡球(500)。
4.根据权利要求1所述的半导体封装工艺，其特征在于，步骤S2具体包括：
S21、喷涂绝缘胶(300)；
S22、第一次固化，采用烤箱对绝缘胶(300)进行固化。
5.根据权利要求4所述的半导体封装工艺，其特征在于，步骤S22中所述固化的时长为两小时，所述固化步骤在烤箱中进行。
6.根据权利要求5所述的半导体封装工艺，其特征在于，在步骤S3设置散热层之前还包括步骤电浆清洗。
7.根据权利要求6所述的半导体封装工艺，其特征在于，步骤S3中设置散热层采用热压的方式将石墨烯膜片热压在上芯并设置有绝缘胶(300)的基板上。
8.根据权利要求7所述的半导体封装工艺，其特征在于，步骤S3还包括步骤S31、第二次固化，对设置散热层后的产品进行高温固化四小时。
9.一种半导体产品，其特征在于，采用权利要求1-8中任一项所述的半导体封装工艺进行封装。
10.一种电子产品，其特征在于，具有采用权利要求1-8中任一项所述的半导体封装工艺加工而成的半导体产品。
CN202010432880.5A 2020-05-21 2020-05-21 一种半导体封装工艺及半导体产品及电子产品 Withdrawn CN111640680A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010432880.5A CN111640680A (zh) 2020-05-21 2020-05-21 一种半导体封装工艺及半导体产品及电子产品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010432880.5A CN111640680A (zh) 2020-05-21 2020-05-21 一种半导体封装工艺及半导体产品及电子产品

Publications (1)

Publication Number Publication Date
CN111640680A true CN111640680A (zh) 2020-09-08

Family

ID=72332788

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010432880.5A Withdrawn CN111640680A (zh) 2020-05-21 2020-05-21 一种半导体封装工艺及半导体产品及电子产品

Country Status (1)

Country Link
CN (1) CN111640680A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113594051A (zh) * 2021-07-09 2021-11-02 苏州汉天下电子有限公司 半导体封装方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113594051A (zh) * 2021-07-09 2021-11-02 苏州汉天下电子有限公司 半导体封装方法
CN113594051B (zh) * 2021-07-09 2024-02-20 苏州汉天下电子有限公司 半导体封装方法

Similar Documents

Publication Publication Date Title
US7301233B2 (en) Semiconductor chip package with thermoelectric cooler
US8916958B2 (en) Semiconductor package with multiple chips and substrate in metal cap
CN102244066B (zh) 一种功率半导体模块
CN112018049B (zh) 一种芯片封装结构及一种电子设备
CN116259549B (zh) 一种双面散热功率半导体的封装方法及封装结构
CN112289763A (zh) 一种功率半导体模块
CN111696936A (zh) 一种集成散热器的功率模块及其制作方法
CN111640680A (zh) 一种半导体封装工艺及半导体产品及电子产品
CN201466021U (zh) 一种封装引线框架式的半导体器件
CN103426869B (zh) 层叠封装件及其制造方法
CN106783753A (zh) 半导体器件
CN107749399B (zh) 一种功率芯片封装方法和结构
CN100552927C (zh) 具有加固件的覆晶封装结构及其封装方法
CN108281406B (zh) 一种功率器件封装结构及其制造方法
TW200937609A (en) Chips-between-substrates semiconductor package and method for manufacturing the same
CN212907719U (zh) 一种功率半导体模块
CN111640681A (zh) 一种高散热半导体封装工艺
CN101211906B (zh) 封装芯片结构
CN111640679A (zh) 石墨烯增强散热半导体封装工艺及半导体产品及电子产品
JP2023541621A (ja) パワーモジュール及びその製造方法、コンバータ、並びに電子機器
CN201860300U (zh) 基座、石英晶体谐振器
CN201812808U (zh) 带凸台的陶瓷封装基座
TWM272230U (en) Packaged chip capable of reducing electromagnetic interference
CN220652013U (zh) 半桥电路封装结构及表面贴装器件
CN212182316U (zh) 一种无载体的半导体叠层封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20200908