JP2000133664A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2000133664A JP2000133664A JP30049498A JP30049498A JP2000133664A JP 2000133664 A JP2000133664 A JP 2000133664A JP 30049498 A JP30049498 A JP 30049498A JP 30049498 A JP30049498 A JP 30049498A JP 2000133664 A JP2000133664 A JP 2000133664A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- wiring pattern
- substrate
- semiconductor element
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
- H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
- H01L2224/26175—Flow barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
Landscapes
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 樹脂による半導体素子のフェースダウン実装
の接続信頼性を向上させること。 【解決手段】 本発明の半導体装置は、基板１の表面か
ら裏面にかけて貫通する貫通孔ｈと、基板１の貫通孔ｈ
の周辺に形成される配線パターン２と、配線パターン２
と電気的および機械的に接続されるバンプＢを備え、そ
のバンプＢを介して基板１に実装される半導体素子３
と、半導体素子３のバンプＢと配線パターン２とを接続
するため、貫通孔ｈ内および貫通孔ｈと半導体素子３と
の間を除き配線パターン２上に塗布される樹脂４とを備
えている。
の接続信頼性を向上させること。 【解決手段】 本発明の半導体装置は、基板１の表面か
ら裏面にかけて貫通する貫通孔ｈと、基板１の貫通孔ｈ
の周辺に形成される配線パターン２と、配線パターン２
と電気的および機械的に接続されるバンプＢを備え、そ
のバンプＢを介して基板１に実装される半導体素子３
と、半導体素子３のバンプＢと配線パターン２とを接続
するため、貫通孔ｈ内および貫通孔ｈと半導体素子３と
の間を除き配線パターン２上に塗布される樹脂４とを備
えている。
Description
【０００１】
【発明の属する技術分野】本発明は、バンプ等の金属突
起を備えた半導体素子を基板上に実装して成る半導体装
置に関する。
起を備えた半導体素子を基板上に実装して成る半導体装
置に関する。
【０００２】
【従来の技術】近年の電子機器における軽薄短小化、多
機能化に伴い、半導体チップを高密度に実装する必要性
が高まってきている。このようなニーズに対応するた
め、半導体チップを直接配線基板上に実装するフェース
ダウン実装が注目されている。
機能化に伴い、半導体チップを高密度に実装する必要性
が高まってきている。このようなニーズに対応するた
め、半導体チップを直接配線基板上に実装するフェース
ダウン実装が注目されている。
【０００３】図６は、従来のフェースダウン実装による
半導体装置を説明する概略断面図である。すなわち、こ
の半導体装置は、基板１上に形成された配線パターン２
と、チップ状の半導体素子３の裏面に設けられた金や銅
より成るバンプ（金属突起）Ｂとを位置合わせした状態
で接触させ、樹脂４を介して圧接し、加熱または光照射
によって樹脂４を硬化させ、半導体素子３と基板１とを
固定して、機械的および電気的な接続を達成している
（特開昭６０−２６２４３０号公報参照）。
半導体装置を説明する概略断面図である。すなわち、こ
の半導体装置は、基板１上に形成された配線パターン２
と、チップ状の半導体素子３の裏面に設けられた金や銅
より成るバンプ（金属突起）Ｂとを位置合わせした状態
で接触させ、樹脂４を介して圧接し、加熱または光照射
によって樹脂４を硬化させ、半導体素子３と基板１とを
固定して、機械的および電気的な接続を達成している
（特開昭６０−２６２４３０号公報参照）。
【０００４】また、特開平５−１７５２７８号公報にお
いては、半導体素子を基板上にフェースダウン実装する
にあたり、半導体素子と基板との間の熱ストレスを緩和
する観点から、基板に貫通孔を設けた技術が開示されて
いる。
いては、半導体素子を基板上にフェースダウン実装する
にあたり、半導体素子と基板との間の熱ストレスを緩和
する観点から、基板に貫通孔を設けた技術が開示されて
いる。
【０００５】さらに、特開平６−２０４２７２号公報で
は、半導体素子をフェースダウン実装し、樹脂封止する
際、半導体素子と基板との隙間に気泡が残留しないよ
う、基板に空気抜きの貫通孔を設けた技術が開示されて
いる。
は、半導体素子をフェースダウン実装し、樹脂封止する
際、半導体素子と基板との隙間に気泡が残留しないよ
う、基板に空気抜きの貫通孔を設けた技術が開示されて
いる。
【０００６】
【発明が解決しようとする課題】しかしながら、いずれ
の半導体装置においても次のような問題がある。すなわ
ち、実際の電子機器製造工程では、半導体素子を基板上
にフェースダウン実装した後、抵抗やコンデンサーなど
他のチップ部品を基板上に搭載して、はんだリフロー法
によってはんだ接続を行っている。
の半導体装置においても次のような問題がある。すなわ
ち、実際の電子機器製造工程では、半導体素子を基板上
にフェースダウン実装した後、抵抗やコンデンサーなど
他のチップ部品を基板上に搭載して、はんだリフロー法
によってはんだ接続を行っている。
【０００７】このはんだリフローの際の加熱で、半導体
素子と基板との間の樹脂も加熱され、樹脂中に含まれて
いる水分が水蒸気となり急激に体積膨張する。この水蒸
気は、樹脂と半導体素子との界面、または樹脂と基板と
の界面を剥離させながら、あるいは樹脂中にクラックを
生じさせながら外部に放出される。
素子と基板との間の樹脂も加熱され、樹脂中に含まれて
いる水分が水蒸気となり急激に体積膨張する。この水蒸
気は、樹脂と半導体素子との界面、または樹脂と基板と
の界面を剥離させながら、あるいは樹脂中にクラックを
生じさせながら外部に放出される。
【０００８】この剥離あるいはクラックが、バンプの存
在する部分に達すると、バンプと配線パターンまたはバ
ンプと半導体素子とを剥離させ、電気的にオープンにな
るという問題が発生する。
在する部分に達すると、バンプと配線パターンまたはバ
ンプと半導体素子とを剥離させ、電気的にオープンにな
るという問題が発生する。
【０００９】
【課題を解決するための手段】本発明は、このような課
題を解決するために成された半導体装置である。すなわ
ち、本発明の半導体装置は、基板の表面から裏面にかけ
て貫通する貫通孔と、基板の貫通孔の周辺に形成される
配線パターンと、配線パターンと電気的および機械的に
接続される金属突起を備え、その金属突起を介して基板
に実装される半導体素子と、半導体素子の金属突起と配
線パターンとを接続するため、貫通孔内および貫通孔と
半導体素子との間を除き配線パターン上に塗布される樹
脂とを備えている。
題を解決するために成された半導体装置である。すなわ
ち、本発明の半導体装置は、基板の表面から裏面にかけ
て貫通する貫通孔と、基板の貫通孔の周辺に形成される
配線パターンと、配線パターンと電気的および機械的に
接続される金属突起を備え、その金属突起を介して基板
に実装される半導体素子と、半導体素子の金属突起と配
線パターンとを接続するため、貫通孔内および貫通孔と
半導体素子との間を除き配線パターン上に塗布される樹
脂とを備えている。
【００１０】このような本発明では、半導体素子が樹脂
によって基板上にフェースダウン実装された後、はんだ
リフローなどの加熱処理で樹脂に含まれる水分が水蒸気
となり、樹脂に急激な体積膨張が発生しても、基板に形
成された貫通孔の中および貫通孔と半導体素子との間に
は樹脂が存在しないことから、この貫通孔を通って水蒸
気が外部へ逃げ、体積膨張によるストレスを緩和できる
ようになる。
によって基板上にフェースダウン実装された後、はんだ
リフローなどの加熱処理で樹脂に含まれる水分が水蒸気
となり、樹脂に急激な体積膨張が発生しても、基板に形
成された貫通孔の中および貫通孔と半導体素子との間に
は樹脂が存在しないことから、この貫通孔を通って水蒸
気が外部へ逃げ、体積膨張によるストレスを緩和できる
ようになる。
【００１１】
【発明の実施の形態】以下、本発明の半導体装置におけ
る実施の形態を図に基づいて説明する。図１は、本実施
形態における半導体装置を説明する概略断面図である。
すなわち、本実施形態における半導体装置は、基板１の
表面から裏面にかけて貫通する貫通孔ｈと、基板１の貫
通孔ｈの周辺に形成される配線パターン２と、配線パタ
ーン２と電気的および機械的に接続されるバンプ（金属
突起）Ｂを備えた半導体素子３と、半導体素子３のバン
プＢと配線パターン２とを接続する樹脂４とを備えてお
り、この樹脂４が、貫通孔ｈ内および貫通孔ｈと半導体
素子３との間を除く配線パターン２上に塗布されている
点に特徴がある。
る実施の形態を図に基づいて説明する。図１は、本実施
形態における半導体装置を説明する概略断面図である。
すなわち、本実施形態における半導体装置は、基板１の
表面から裏面にかけて貫通する貫通孔ｈと、基板１の貫
通孔ｈの周辺に形成される配線パターン２と、配線パタ
ーン２と電気的および機械的に接続されるバンプ（金属
突起）Ｂを備えた半導体素子３と、半導体素子３のバン
プＢと配線パターン２とを接続する樹脂４とを備えてお
り、この樹脂４が、貫通孔ｈ内および貫通孔ｈと半導体
素子３との間を除く配線パターン２上に塗布されている
点に特徴がある。
【００１２】基板１は、ガラスエポキシ、ポリイミド、
セラミックス、ガラス等から成り、その表面にフォトリ
ソグラフィー法などによって配線パターン２が形成され
る。また、半導体素子３のバンプＢは金、銀または銅に
よって構成され、チップ状の半導体素子３の製造ととも
に形成される。
セラミックス、ガラス等から成り、その表面にフォトリ
ソグラフィー法などによって配線パターン２が形成され
る。また、半導体素子３のバンプＢは金、銀または銅に
よって構成され、チップ状の半導体素子３の製造ととも
に形成される。
【００１３】樹脂４は、絶縁性樹脂あるいは導電粒子を
含む異方性導電樹脂からなり、貫通孔ｈ内および基板１
表面における貫通孔ｈの開口部周辺を除く配線パターン
２上に例えばディスペンサによって塗布される。
含む異方性導電樹脂からなり、貫通孔ｈ内および基板１
表面における貫通孔ｈの開口部周辺を除く配線パターン
２上に例えばディスペンサによって塗布される。
【００１４】半導体素子３を基板１上にフェースダウン
実装した状態では、バンプＢと配線パターン２とが接続
され、樹脂４によって固定される。この際、基板１に設
けられた貫通孔ｈ内や貫通孔ｈと半導体素子３との間に
は樹脂４が存在しない。これにより、半導体素子３が基
板１上にフェースダウン実装された後にはんだリフロー
などの加熱処理で樹脂４が加熱され、樹脂４内の水分が
水蒸気となって樹脂４に急激な体積膨張が発生しても、
この貫通孔ｈを通って水蒸気が外部へ逃げていくことに
なる。
実装した状態では、バンプＢと配線パターン２とが接続
され、樹脂４によって固定される。この際、基板１に設
けられた貫通孔ｈ内や貫通孔ｈと半導体素子３との間に
は樹脂４が存在しない。これにより、半導体素子３が基
板１上にフェースダウン実装された後にはんだリフロー
などの加熱処理で樹脂４が加熱され、樹脂４内の水分が
水蒸気となって樹脂４に急激な体積膨張が発生しても、
この貫通孔ｈを通って水蒸気が外部へ逃げていくことに
なる。
【００１５】すなわち、樹脂４の体積膨張によるストレ
スが発生しても、そのストレスを貫通孔ｈの開口部周辺
に設けられた空間で吸収するとともに、半導体素子３と
基板１との間で水蒸気が発生しても、その水蒸気を上記
空間から貫通孔ｈを介して外部へ逃がすことができ、ス
トレスを内部に残留させずに済む。これにより、樹脂４
と半導体素子３との界面の剥離、樹脂４と基板１との界
面の剥離、あるいは樹脂４のクラック発生を防止できる
ようになる。
スが発生しても、そのストレスを貫通孔ｈの開口部周辺
に設けられた空間で吸収するとともに、半導体素子３と
基板１との間で水蒸気が発生しても、その水蒸気を上記
空間から貫通孔ｈを介して外部へ逃がすことができ、ス
トレスを内部に残留させずに済む。これにより、樹脂４
と半導体素子３との界面の剥離、樹脂４と基板１との界
面の剥離、あるいは樹脂４のクラック発生を防止できる
ようになる。
【００１６】次に、図２に基づき本実施形態の半導体装
置の製造方法を説明する。先ず、図２（ａ）に示すよう
に、基板１の配線パターン２上に樹脂４をディスペンサ
もしくは印刷によって塗布する。この際、基板１に設け
られた貫通孔ｈ内とその開口部周辺には樹脂４を塗布し
ないようにする。なお、図２（ｂ）は、樹脂４を塗布し
た状態を示す平面図である。
置の製造方法を説明する。先ず、図２（ａ）に示すよう
に、基板１の配線パターン２上に樹脂４をディスペンサ
もしくは印刷によって塗布する。この際、基板１に設け
られた貫通孔ｈ内とその開口部周辺には樹脂４を塗布し
ないようにする。なお、図２（ｂ）は、樹脂４を塗布し
た状態を示す平面図である。
【００１７】次いで、図２（ｃ）に示すように、半導体
素子３のバンプＢと基板１の配線パターン２との位置合
わせを行い（図中矢印参照）、図２（ｄ）に示すように
バンプＢと配線パターン２とが接触するよう半導体素子
３をフェースダウンで実装する。
素子３のバンプＢと基板１の配線パターン２との位置合
わせを行い（図中矢印参照）、図２（ｄ）に示すように
バンプＢと配線パターン２とが接触するよう半導体素子
３をフェースダウンで実装する。
【００１８】この実装により、樹脂４は半導体素子１に
よって押しつぶされ、基板１上で拡がることになる。た
だし、先に説明したように、樹脂４は、貫通孔ｈおよび
その開口部周辺には塗布されていないことから、押しつ
ぶされて拡がったとしても貫通孔ｈを塞ぐことはない。
よって押しつぶされ、基板１上で拡がることになる。た
だし、先に説明したように、樹脂４は、貫通孔ｈおよび
その開口部周辺には塗布されていないことから、押しつ
ぶされて拡がったとしても貫通孔ｈを塞ぐことはない。
【００１９】そして、半導体素子１を実装した後、樹脂
４が熱可塑性樹脂である場合には加熱を行い、光硬化性
樹脂であれば紫外線等の光を照射して樹脂４を硬化さ
せ、半導体素子１のバンプＢと基板１の配線パターン２
とを電気的、機械的に接続する。
４が熱可塑性樹脂である場合には加熱を行い、光硬化性
樹脂であれば紫外線等の光を照射して樹脂４を硬化さ
せ、半導体素子１のバンプＢと基板１の配線パターン２
とを電気的、機械的に接続する。
【００２０】これにより、貫通孔ｈ内およびその開口部
周辺を除く配線パターン２上に塗布した樹脂４で半導体
素子１をフェースダウン実装した半導体装置を製造する
ことが可能となる。
周辺を除く配線パターン２上に塗布した樹脂４で半導体
素子１をフェースダウン実装した半導体装置を製造する
ことが可能となる。
【００２１】次に、本実施形態の他の例を説明する。図
３は他の例を説明する概略平面図、図４は他の例を説明
する概略断面図である。すなわち、図３に示すように、
この例では、基板１に形成された貫通孔ｈの開口部周辺
に、下枠２’と上枠５’とが重なって構成されるダム枠
が設けられている点に特徴がある。
３は他の例を説明する概略平面図、図４は他の例を説明
する概略断面図である。すなわち、図３に示すように、
この例では、基板１に形成された貫通孔ｈの開口部周辺
に、下枠２’と上枠５’とが重なって構成されるダム枠
が設けられている点に特徴がある。
【００２２】この下枠２’は、配線パターン２と同一材
質から成り、上枠５’は配線パターン２の上に被服され
る絶縁膜であるソルダーレジスト５と同一材質から成
る。このようなダム枠によって、配線パターン２上に塗
布された樹脂４が半導体素子３の実装の際に拡がって
も、ダム枠で止まって貫通孔ｈ内に入り込むことがなく
なる。
質から成り、上枠５’は配線パターン２の上に被服され
る絶縁膜であるソルダーレジスト５と同一材質から成
る。このようなダム枠によって、配線パターン２上に塗
布された樹脂４が半導体素子３の実装の際に拡がって
も、ダム枠で止まって貫通孔ｈ内に入り込むことがなく
なる。
【００２３】つまり、図４に示すように、樹脂４を塗布
した状態で半導体素子３のバンプＢと配線パターン２と
を樹脂で接続するため半導体素子３を押圧すると樹脂４
が拡がるが、下枠２’および上枠５’から成るダム枠で
樹脂４の拡がりが止まり、貫通孔ｈ内および貫通孔ｈと
半導体素子３との間に確実に空間を形成することが可能
となる。
した状態で半導体素子３のバンプＢと配線パターン２と
を樹脂で接続するため半導体素子３を押圧すると樹脂４
が拡がるが、下枠２’および上枠５’から成るダム枠で
樹脂４の拡がりが止まり、貫通孔ｈ内および貫通孔ｈと
半導体素子３との間に確実に空間を形成することが可能
となる。
【００２４】このような半導体装置により、半導体素子
３が基板１上にフェースダウン実装された後にはんだリ
フローなどの加熱処理で樹脂４が加熱され、樹脂４内の
水分が水蒸気となって樹脂４に急激な体積膨張が発生し
ても、半導体素子３と基板１との空間からこの貫通孔ｈ
を介して水蒸気を外部へ逃がすことができる。
３が基板１上にフェースダウン実装された後にはんだリ
フローなどの加熱処理で樹脂４が加熱され、樹脂４内の
水分が水蒸気となって樹脂４に急激な体積膨張が発生し
ても、半導体素子３と基板１との空間からこの貫通孔ｈ
を介して水蒸気を外部へ逃がすことができる。
【００２５】このため、先に説明した実施形態と同様、
樹脂４の体積膨張によるストレスを内部に残留させずに
済み、樹脂４と半導体素子３との界面の剥離、樹脂４と
基板１との界面の剥離、あるいは樹脂４のクラック発生
を防止できるようになる。
樹脂４の体積膨張によるストレスを内部に残留させずに
済み、樹脂４と半導体素子３との界面の剥離、樹脂４と
基板１との界面の剥離、あるいは樹脂４のクラック発生
を防止できるようになる。
【００２６】次に、この例の半導体装置における製造方
法を図５に基づき説明する。先ず、図５（ａ）に示すよ
うに、基板１の表面に配線パターン２を形成するととも
に、これと同一工程で下枠２’を形成する。次いで、半
導体素子の搭載領域を除く配線パターン２上を被服する
ためソルダーレジスト５を形成するとともに、これと同
一工程で上枠５’を形成する。
法を図５に基づき説明する。先ず、図５（ａ）に示すよ
うに、基板１の表面に配線パターン２を形成するととも
に、これと同一工程で下枠２’を形成する。次いで、半
導体素子の搭載領域を除く配線パターン２上を被服する
ためソルダーレジスト５を形成するとともに、これと同
一工程で上枠５’を形成する。
【００２７】その後、基板１の配線パターン２上に樹脂
４をディスペンサもしくは印刷によって塗布する。この
際、基板１に設けられた貫通孔ｈ内とその開口部周辺に
は樹脂４を塗布しないようにする。なお、図５（ｂ）
は、樹脂４を塗布した状態を示す平面図である。
４をディスペンサもしくは印刷によって塗布する。この
際、基板１に設けられた貫通孔ｈ内とその開口部周辺に
は樹脂４を塗布しないようにする。なお、図５（ｂ）
は、樹脂４を塗布した状態を示す平面図である。
【００２８】次いで、図５（ｃ）に示すように、半導体
素子３のバンプＢと基板１の配線パターン２との位置合
わせを行い（図中矢印参照）、図５（ｄ）に示すように
バンプＢと配線パターン２とが接触するよう半導体素子
３をフェースダウンで実装する。
素子３のバンプＢと基板１の配線パターン２との位置合
わせを行い（図中矢印参照）、図５（ｄ）に示すように
バンプＢと配線パターン２とが接触するよう半導体素子
３をフェースダウンで実装する。
【００２９】この実装により、樹脂４は半導体素子１に
よって押しつぶされ、基板１上で拡がることになる。た
だし、先に説明したように、貫通孔ｈの周辺に下枠２’
および上枠５’から成るダム枠が形成されていることか
ら、拡がった樹脂４はダム枠で塞き止められ、貫通孔ｈ
内に入ることなく止まるようになる。
よって押しつぶされ、基板１上で拡がることになる。た
だし、先に説明したように、貫通孔ｈの周辺に下枠２’
および上枠５’から成るダム枠が形成されていることか
ら、拡がった樹脂４はダム枠で塞き止められ、貫通孔ｈ
内に入ることなく止まるようになる。
【００３０】そして、半導体素子１を実装した後、樹脂
４が熱可塑性樹脂である場合には加熱を行い、光硬化性
樹脂であれば紫外線等の光を照射して樹脂４を硬化さ
せ、半導体素子１のバンプＢと基板１の配線パターン２
とを電気的、機械的に接続する。
４が熱可塑性樹脂である場合には加熱を行い、光硬化性
樹脂であれば紫外線等の光を照射して樹脂４を硬化さ
せ、半導体素子１のバンプＢと基板１の配線パターン２
とを電気的、機械的に接続する。
【００３１】このようなダム枠を設けておくことで、樹
脂４の塗布量を厳密に制御しなくても、樹脂４を貫通孔
ｈ内およびその開口部周辺に回り込ませないようにする
ことが可能となる。また、ダム枠は、配線パターン２と
同一工程で下枠２’を形成し、ソルダーレジスト５と同
一工程で上枠５’を形成することで構成できることか
ら、工程数を増やすことなくダム枠を形成できる。
脂４の塗布量を厳密に制御しなくても、樹脂４を貫通孔
ｈ内およびその開口部周辺に回り込ませないようにする
ことが可能となる。また、ダム枠は、配線パターン２と
同一工程で下枠２’を形成し、ソルダーレジスト５と同
一工程で上枠５’を形成することで構成できることか
ら、工程数を増やすことなくダム枠を形成できる。
【００３２】なお、この例ではダム枠として貫通孔ｈの
開口部周辺に円環状に形成したが、このような形状に限
定されることはない。
開口部周辺に円環状に形成したが、このような形状に限
定されることはない。
【００３３】また、上記例では、ダム枠を下枠２’と上
枠５’とを重ねて構成したが、配線パターン２と同一工
程で下枠２’のみによりダム枠を構成しても、また、下
枠２’を設けず、ソルダーレジスト５と同一工程で上枠
５’のみによりダム枠を構成してもよい。
枠５’とを重ねて構成したが、配線パターン２と同一工
程で下枠２’のみによりダム枠を構成しても、また、下
枠２’を設けず、ソルダーレジスト５と同一工程で上枠
５’のみによりダム枠を構成してもよい。
【００３４】
【発明の効果】以上説明したように、本発明の半導体装
置によれば次のような効果がある。すなわち、基板上に
半導体素子が樹脂によってフェースダウン実装されてい
る場合でも、その後の熱処理等で樹脂に含まれる水分が
水蒸気となって樹脂に急激な体積膨張が発生しても、そ
の水蒸気を半導体素子と基板との空間から貫通孔を介し
て外部へ逃がすことが可能となる。これにより、樹脂の
体積膨張によるストレスを半導体素子と基板との間に蓄
積せずに済み、樹脂と半導体素子との界面、または樹脂
と基板との界面での剥離や樹脂のクラックを回避して、
電気的な接続信頼性を向上させることが可能となる。
置によれば次のような効果がある。すなわち、基板上に
半導体素子が樹脂によってフェースダウン実装されてい
る場合でも、その後の熱処理等で樹脂に含まれる水分が
水蒸気となって樹脂に急激な体積膨張が発生しても、そ
の水蒸気を半導体素子と基板との空間から貫通孔を介し
て外部へ逃がすことが可能となる。これにより、樹脂の
体積膨張によるストレスを半導体素子と基板との間に蓄
積せずに済み、樹脂と半導体素子との界面、または樹脂
と基板との界面での剥離や樹脂のクラックを回避して、
電気的な接続信頼性を向上させることが可能となる。
【図１】本実施形態における半導体装置を説明する概略
断面図である。
断面図である。
【図２】本実施形態の半導体装置の製造方法を順に説明
する図である。
する図である。
【図３】他の例を説明する概略平面図である。
【図４】他の例を説明する概略断面図である。
【図５】他の例における半導体装置の製造方法を順に説
明する図である。
明する図である。
【図６】従来例を説明する概略断面図である。
１…基板、２…配線パターン、２’…下枠、３…半導体
素子、４…樹脂、５…ソルダーレジスト、５’…上枠、
Ｂ…バンプ、ｈ…貫通孔
素子、４…樹脂、５…ソルダーレジスト、５’…上枠、
Ｂ…バンプ、ｈ…貫通孔
Claims (5)
- 【請求項１】 基板の表面から裏面にかけて貫通する貫
通孔と、 前記基板の貫通孔の周辺に形成される配線パターンと、 前記配線パターンと電気的および機械的に接続される金
属突起を備え、その金属突起を介して前記基板に実装さ
れる半導体素子と、 前記半導体素子の金属突起と前記配線パターンとを接続
するため、前記貫通孔内および前記貫通孔と前記半導体
素子との間を除き前記配線パターン上に塗布される樹脂
とを備えていることを特徴とする半導体装置。 - 【請求項２】 前記基板の表面における前記貫通孔の開
口部周辺に前記樹脂に対するダム枠が設けられているこ
とを特徴とする請求項１記載の半導体装置。 - 【請求項３】 前記ダム枠は、前記配線パターンと同一
材質から成ることを特徴とする請求項２記載の半導体装
置。 - 【請求項４】 前記ダム枠は、前記配線パターン上に被
服される絶縁膜と同一材質から成ることを特徴とする請
求項２記載の半導体装置。 - 【請求項５】 前記ダム枠は、前記配線パターンと同一
材質から成る下枠と、前記配線パターン上に被服される
絶縁膜と同一材質から成る上枠とが重なって構成される
ことを特徴とする請求項２記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30049498A JP2000133664A (ja) | 1998-10-22 | 1998-10-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30049498A JP2000133664A (ja) | 1998-10-22 | 1998-10-22 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000133664A true JP2000133664A (ja) | 2000-05-12 |
Family
ID=17885492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30049498A Withdrawn JP2000133664A (ja) | 1998-10-22 | 1998-10-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000133664A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003092382A (ja) * | 2001-09-18 | 2003-03-28 | Sony Corp | 半導体装置及びその製造方法 |
| JP2007157963A (ja) * | 2005-12-05 | 2007-06-21 | Sony Corp | 半導体装置の製造方法及び半導体装置 |
| US7420282B2 (en) | 2004-10-18 | 2008-09-02 | Sharp Kabushiki Kaisha | Connection structure for connecting semiconductor element and wiring board, and semiconductor device |
| WO2014207786A1 (ja) * | 2013-06-28 | 2014-12-31 | 株式会社 東芝 | 半導体パッケージの実装構造、内視鏡装置のカメラヘッド |
| JP2021111765A (ja) * | 2020-01-16 | 2021-08-02 | 三菱電機株式会社 | 半導体装置 |
-
1998
- 1998-10-22 JP JP30049498A patent/JP2000133664A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003092382A (ja) * | 2001-09-18 | 2003-03-28 | Sony Corp | 半導体装置及びその製造方法 |
| US7420282B2 (en) | 2004-10-18 | 2008-09-02 | Sharp Kabushiki Kaisha | Connection structure for connecting semiconductor element and wiring board, and semiconductor device |
| JP2007157963A (ja) * | 2005-12-05 | 2007-06-21 | Sony Corp | 半導体装置の製造方法及び半導体装置 |
| WO2014207786A1 (ja) * | 2013-06-28 | 2014-12-31 | 株式会社 東芝 | 半導体パッケージの実装構造、内視鏡装置のカメラヘッド |
| JPWO2014207786A1 (ja) * | 2013-06-28 | 2017-02-23 | 株式会社東芝 | 半導体パッケージの実装構造、内視鏡装置のカメラヘッド |
| JP2021111765A (ja) * | 2020-01-16 | 2021-08-02 | 三菱電機株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6828669B2 (en) | Interconnection substrate having metal columns covered by a resin film, and manufacturing method thereof | |
| KR100921919B1 (ko) | 반도체 칩에 형성되는 구리기둥-주석범프 및 그의 형성방법 | |
| JP3967263B2 (ja) | 半導体装置及び表示装置 | |
| JP2008235368A (ja) | 半導体装置及びその製造方法 | |
| JPH10233463A (ja) | 半導体装置およびその製造方法 | |
| JP3939847B2 (ja) | 半導体装置の製造方法 | |
| JP2000133664A (ja) | 半導体装置 | |
| JP3147113B2 (ja) | マザーボードプリント配線板およびその製造方法 | |
| JP2000174050A (ja) | 半導体チップ及び半導体チップの製造方法 | |
| JP3281591B2 (ja) | 半導体装置およびその製造方法 | |
| JP3485509B2 (ja) | フリップチップ型半導体装置及びその製造方法 | |
| JP3403689B2 (ja) | 半導体装置 | |
| JPH104151A (ja) | 半導体装置およびその製造方法 | |
| JP2002064162A (ja) | 半導体チップ | |
| JPH0897330A (ja) | チップキャリア及びその製造方法 | |
| JP2002064161A (ja) | 半導体チップ及びその製造方法 | |
| JP2001298102A (ja) | 機能素子の実装構造およびその製造方法 | |
| JP2000164774A (ja) | 半導体装置及びその製造方法 | |
| JPH07212013A (ja) | ボール・グリッド・アレイ及びボール・グリッド・アレイ用のプリント回路基板の製造方法 | |
| JP2005057280A (ja) | 高信頼性チップスケールパッケージ | |
| JP2002064163A (ja) | 半導体チップ | |
| JPH08316360A (ja) | Ｉｃ実装構造 | |
| JPS63244631A (ja) | 混成集積回路装置の製造方法 | |
| JPH118335A (ja) | 回路基板及びその製造方法とこれを用いた半導体パッケージの製造方法 | |
| JPH1079403A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20050630 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051124 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060919 |
|
| A761 | Written withdrawal of application |
Effective date: 20061117 Free format text: JAPANESE INTERMEDIATE CODE: A761 |