JP3147113B2 - マザーボードプリント配線板およびその製造方法 - Google Patents
マザーボードプリント配線板およびその製造方法Info
- Publication number
- JP3147113B2 JP3147113B2 JP08573999A JP8573999A JP3147113B2 JP 3147113 B2 JP3147113 B2 JP 3147113B2 JP 08573999 A JP08573999 A JP 08573999A JP 8573999 A JP8573999 A JP 8573999A JP 3147113 B2 JP3147113 B2 JP 3147113B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring board
- insulating material
- wiring pattern
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、マザーボードプリ
ント配線板およびその製造方法に関し、特に、はんだ接
合部の応力を緩和したマザーボードプリント配線板およ
びその製造方法に関する。
ント配線板およびその製造方法に関し、特に、はんだ接
合部の応力を緩和したマザーボードプリント配線板およ
びその製造方法に関する。
【０００２】
【従来の技術】近年、半導体パッケージとしてＢＧＡ
（Ｂａｌｌ ｇｒｉｄ ａｒｒａｙ）型の半導体パッケ
ージが普及してきている。
（Ｂａｌｌ ｇｒｉｄ ａｒｒａｙ）型の半導体パッケ
ージが普及してきている。
【０００３】図１０は、上述したＢＧＡ型半導体パッケ
ージの従来例を示す断面図である。この図に示すよう
に、パッケージ本体の一表面上に形成された多数の接続
パッド３を有し、これらの接続パッド３上にはんだバン
プ４が取り付けられており、これらのはんだボールは半
導体パッケージの接続端子として機能する。ＢＧＡ半導
体パッケージ５は、接続端子としてのはんだバンプ４が
パッケージ本体の一表面上に設けられている為に接続端
子間の距離を広くとることができ、他の半導体パッケー
ジと比較して多ピン化が容易となる。またリフローによ
る一括実装が可能であるという利点も有している。
ージの従来例を示す断面図である。この図に示すよう
に、パッケージ本体の一表面上に形成された多数の接続
パッド３を有し、これらの接続パッド３上にはんだバン
プ４が取り付けられており、これらのはんだボールは半
導体パッケージの接続端子として機能する。ＢＧＡ半導
体パッケージ５は、接続端子としてのはんだバンプ４が
パッケージ本体の一表面上に設けられている為に接続端
子間の距離を広くとることができ、他の半導体パッケー
ジと比較して多ピン化が容易となる。またリフローによ
る一括実装が可能であるという利点も有している。
【０００４】また、他の従来例として特開平７−１０６
４６４号公報記載のマルチチップモジュールおよびその
製造方法があるが、この発明は、ＢＧＡ半導体パッケー
ジ、またはマザーボードプリント配線板の反りを吸収す
るために厚塗りしたはんだにおいてはんだ接合時の余剰
はんだの流れ込みによる隣接パッドへのショートを防止
するものであり、はんだ接合部の応力緩和を目的とする
ものではない。
４６４号公報記載のマルチチップモジュールおよびその
製造方法があるが、この発明は、ＢＧＡ半導体パッケー
ジ、またはマザーボードプリント配線板の反りを吸収す
るために厚塗りしたはんだにおいてはんだ接合時の余剰
はんだの流れ込みによる隣接パッドへのショートを防止
するものであり、はんだ接合部の応力緩和を目的とする
ものではない。
【０００５】
【発明が解決しようとする課題】上述した図１０に示し
たＢＧＡ半導体パッケージ５は、その構成上、パッケー
ジ本体と実装するマザーボードプリント配線板１３との
熱膨張率の差により、実装後の温度サイクル等のストレ
ス試験によりはんだバンプ４での接合部分にクラックが
発生し、信頼性が低下するという問題点を有している。
つまり、ＢＧＡ半導体パッケージ５にセラミック型のも
のを使用した場合、半導体パッケージの熱膨張率は７〜
９ｐｐｍ／℃であり、実装するマザーボードプリント配
線板１３の熱膨張率２０ｐｐｍ／℃と比較してその熱膨
張率差が１１〜１３ｐｐｍ／℃程度生じ、接合部におけ
る歪みが発生するためにはんだ接合部にクラックが発生
するものである。
たＢＧＡ半導体パッケージ５は、その構成上、パッケー
ジ本体と実装するマザーボードプリント配線板１３との
熱膨張率の差により、実装後の温度サイクル等のストレ
ス試験によりはんだバンプ４での接合部分にクラックが
発生し、信頼性が低下するという問題点を有している。
つまり、ＢＧＡ半導体パッケージ５にセラミック型のも
のを使用した場合、半導体パッケージの熱膨張率は７〜
９ｐｐｍ／℃であり、実装するマザーボードプリント配
線板１３の熱膨張率２０ｐｐｍ／℃と比較してその熱膨
張率差が１１〜１３ｐｐｍ／℃程度生じ、接合部におけ
る歪みが発生するためにはんだ接合部にクラックが発生
するものである。
【０００６】そこで、本発明の目的は、上記、問題を解
決すべく、ＢＧＡ半導体パッケージとマザーボードプリ
ント配線板との熱膨張率差による応力を緩和しＢＧＡ半
導体パッケージの実装後のはんだ接合部の損傷を低減し
信頼性の高いプリント配線板を提供することにある。
決すべく、ＢＧＡ半導体パッケージとマザーボードプリ
ント配線板との熱膨張率差による応力を緩和しＢＧＡ半
導体パッケージの実装後のはんだ接合部の損傷を低減し
信頼性の高いプリント配線板を提供することにある。
【０００７】また、本発明の他の目的は、上記マザーボ
ードプリント配線板を製造する方法を提供することにあ
る。
ードプリント配線板を製造する方法を提供することにあ
る。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明のマザーボードプリント配線板は、絶縁基板
上にビルドアップ法により形成された絶縁層と、絶縁層
上に一個または複数のチップを表面に搭載するＢＧＡ半
導体パッケージを実装するマザーボードのＢＧＡパッド
部とを備え、ＢＧＡパッド部が、突起形状に形成された
樹脂を有するマザーボードプリント配線板において、樹
脂は、周囲の絶縁層と比較して弾性率が低い樹脂を使用
し、実装後のはんだ接合部の応力を緩和したことを特徴
とする。
に、本発明のマザーボードプリント配線板は、絶縁基板
上にビルドアップ法により形成された絶縁層と、絶縁層
上に一個または複数のチップを表面に搭載するＢＧＡ半
導体パッケージを実装するマザーボードのＢＧＡパッド
部とを備え、ＢＧＡパッド部が、突起形状に形成された
樹脂を有するマザーボードプリント配線板において、樹
脂は、周囲の絶縁層と比較して弾性率が低い樹脂を使用
し、実装後のはんだ接合部の応力を緩和したことを特徴
とする。
【０００９】
【００１０】さらに、樹脂は、ポリイミドシロキサンで
あるのが好ましい。
あるのが好ましい。
【００１１】
【００１２】また、突起形状は、周囲の絶縁層よりも２
０ミクロン〜４０ミクロン程度高いのが好ましい。
０ミクロン〜４０ミクロン程度高いのが好ましい。
【００１３】さらに、絶縁樹脂に凹部を形成し、凹部に
ＢＧＡパッド部を形成し、厚さを薄くするのが好まし
い。
ＢＧＡパッド部を形成し、厚さを薄くするのが好まし
い。
【００１４】また、本発明のマザーボードプリント配線
板の製造方法は、基板の両面に銅箔を張り合わせた銅張
積層板をフォトリソグラフィー法によってパターニング
し、第１層目の配線パターンを形成するステップと、第
１層目の配線パターンに黒化処理を実施し、配線パター
ン表面に酸化銅を形成するステップと、酸化銅を形成さ
れた配線パターンを含む基板上に感光性絶縁材料を塗布
するステップと、感光性絶縁材料を現像，露光してビア
ホールを形成するステップと、感光性絶縁材料の表面に
形成される導体層の密着度を向上させるため、感光性絶
縁材料の表面をアルカリ過マンガン酸塩水溶液等で粗面
化するステップと、めっき浴に浸漬し、ビルドアップめ
っき層を形成するステップと、第１層目の配線パターン
と同様に、第２層目の配線パターンを形成し、これを繰
り返すことにより多層の配線層を形成するステップと、
最外層の絶縁層を形成した後にＢＧＡパッドに弾性率の
低い低弾性絶縁材料を塗布し、ＢＧＡパッド部を突起形
状に形成するステップと、感光性絶縁材料および突起形
状の低弾性絶縁材料ともに表面に形成する導体層の密着
度を向上させるために、アルカリ過マンガン酸塩水溶液
等で粗面化するステップと、第１層目の配線パターンと
同様に、最外層の配線パターンを形成するステップとを
含むことを特徴とする。
板の製造方法は、基板の両面に銅箔を張り合わせた銅張
積層板をフォトリソグラフィー法によってパターニング
し、第１層目の配線パターンを形成するステップと、第
１層目の配線パターンに黒化処理を実施し、配線パター
ン表面に酸化銅を形成するステップと、酸化銅を形成さ
れた配線パターンを含む基板上に感光性絶縁材料を塗布
するステップと、感光性絶縁材料を現像，露光してビア
ホールを形成するステップと、感光性絶縁材料の表面に
形成される導体層の密着度を向上させるため、感光性絶
縁材料の表面をアルカリ過マンガン酸塩水溶液等で粗面
化するステップと、めっき浴に浸漬し、ビルドアップめ
っき層を形成するステップと、第１層目の配線パターン
と同様に、第２層目の配線パターンを形成し、これを繰
り返すことにより多層の配線層を形成するステップと、
最外層の絶縁層を形成した後にＢＧＡパッドに弾性率の
低い低弾性絶縁材料を塗布し、ＢＧＡパッド部を突起形
状に形成するステップと、感光性絶縁材料および突起形
状の低弾性絶縁材料ともに表面に形成する導体層の密着
度を向上させるために、アルカリ過マンガン酸塩水溶液
等で粗面化するステップと、第１層目の配線パターンと
同様に、最外層の配線パターンを形成するステップとを
含むことを特徴とする。
【００１５】
【発明の実施の形態】次に、図面を参照して、本発明の
実施の形態について詳細に説明する。
実施の形態について詳細に説明する。
【００１６】図１は、本発明のマザーボードプリント配
線板にＢＧＡ半導体パッケージを接続した実施の形態の
全体構成を示す断面図である。本実施の形態のマザーボ
ードプリント配線板１３は、ベースとなるエポキシ樹脂
系の絶縁性基板１２上に配線層１０が形成されている。
各配線層１０には所定の配線パターンが形成されており
各配線層１０間はビアホール１１にて接続しており層間
の絶縁層は絶縁樹脂９で形成されている。最外層の配線
層にはＢＧＡ半導体パッケージのパッド部３に対向した
位置にＢＧＡパッド６が形成されており、そのＢＧＡパ
ッド６部は下層に使用した絶縁樹脂９と比較して弾性率
の低い低弾性絶縁樹脂７を使用し、且つその形状はパッ
ド周囲の絶縁層よりも２０ミクロン〜４０ミクロン程度
高い突起形状をなしている。ＢＧＡ半導体パッケージ５
は半導体チップ１とセラミック基板２とから構成され、
パッケージの外部接続端子としてパッド部３にはんだバ
ンプ４を有し、マザーボードプリント配線板１３とはは
んだバンプ４を介して接合されている。
線板にＢＧＡ半導体パッケージを接続した実施の形態の
全体構成を示す断面図である。本実施の形態のマザーボ
ードプリント配線板１３は、ベースとなるエポキシ樹脂
系の絶縁性基板１２上に配線層１０が形成されている。
各配線層１０には所定の配線パターンが形成されており
各配線層１０間はビアホール１１にて接続しており層間
の絶縁層は絶縁樹脂９で形成されている。最外層の配線
層にはＢＧＡ半導体パッケージのパッド部３に対向した
位置にＢＧＡパッド６が形成されており、そのＢＧＡパ
ッド６部は下層に使用した絶縁樹脂９と比較して弾性率
の低い低弾性絶縁樹脂７を使用し、且つその形状はパッ
ド周囲の絶縁層よりも２０ミクロン〜４０ミクロン程度
高い突起形状をなしている。ＢＧＡ半導体パッケージ５
は半導体チップ１とセラミック基板２とから構成され、
パッケージの外部接続端子としてパッド部３にはんだバ
ンプ４を有し、マザーボードプリント配線板１３とはは
んだバンプ４を介して接合されている。
【００１７】
【実施例】次に、図面を参照して、本発明の実施例の動
作について説明する。
作について説明する。
【００１８】図２〜図８は、本発明のマザーボードプリ
ント配線板の製造方法を示す実施例を示す断面図であ
る。本発明のマザーボードプリント配線板１３は、絶縁
性基板１２上に公知のビルドアップ法により形成され
る。このビルドアップ法によるマザーボードプリント配
線板１３の製造方法について、以下に説明する例えば、
図２に示すように、ガラスクロスにエポキシ樹脂等から
なるワニスを含浸させた基板３１の両面に銅箔を張り合
わせた銅張積層板を用いて公知のフォトリソグラフィー
法によってパターニングし、第１層目の配線パターン３
２を形成する。尚、基板をまたぐスルホールを形成する
場合にはドリルもしくはパンチング等により穴あけ加工
を行った後にスルホールめっきを実施した銅張積層板を
用いてパターニングを実施する。
ント配線板の製造方法を示す実施例を示す断面図であ
る。本発明のマザーボードプリント配線板１３は、絶縁
性基板１２上に公知のビルドアップ法により形成され
る。このビルドアップ法によるマザーボードプリント配
線板１３の製造方法について、以下に説明する例えば、
図２に示すように、ガラスクロスにエポキシ樹脂等から
なるワニスを含浸させた基板３１の両面に銅箔を張り合
わせた銅張積層板を用いて公知のフォトリソグラフィー
法によってパターニングし、第１層目の配線パターン３
２を形成する。尚、基板をまたぐスルホールを形成する
場合にはドリルもしくはパンチング等により穴あけ加工
を行った後にスルホールめっきを実施した銅張積層板を
用いてパターニングを実施する。
【００１９】次に、形成した配線パターン３２に黒化処
理を実施し、配線パターン表面に酸化銅を形成する。こ
れは次に塗布する樹脂と配線パターン３２との密着性を
向上させるために、配線パターン３２の表面を粗面化す
る目的で実施される。
理を実施し、配線パターン表面に酸化銅を形成する。こ
れは次に塗布する樹脂と配線パターン３２との密着性を
向上させるために、配線パターン３２の表面を粗面化す
る目的で実施される。
【００２０】次に、図３に示すように、酸化銅を形成し
た配線パターン３２を含む基板３１上に感光性絶縁材料
３３、例えばチバガイギ社製プロビマー５６をスクリー
ン法又はカーテンコート法により塗布する。これは、例
えば、カーテンコーターにより、感光性絶縁材料３３を
約６０μｍ厚に塗布し、９０℃、１時間の指触乾燥を実
施した後、層間を接続するためのフォトビア形成用のマ
スクフィルムを用いて密着露光する。
た配線パターン３２を含む基板３１上に感光性絶縁材料
３３、例えばチバガイギ社製プロビマー５６をスクリー
ン法又はカーテンコート法により塗布する。これは、例
えば、カーテンコーターにより、感光性絶縁材料３３を
約６０μｍ厚に塗布し、９０℃、１時間の指触乾燥を実
施した後、層間を接続するためのフォトビア形成用のマ
スクフィルムを用いて密着露光する。
【００２１】その後、図４に示すように、１％炭酸ナト
リウム溶液等の現像液により光重合していない部分を現
像した後、感光性絶縁材料３３の硬度を高めるために熱
キュア(例えば温度１３０℃で９０分のベーキング等)ま
たは紫外線キュア(例えば露光量６００ｍｊ/ｃｍ2 の紫
外線照射等)のポストキュアを行うことにより、ビアホ
ール３４を形成した。今回は感光性絶縁材料を使用した
が、ビアの形成方法としてレーザー等を使用する場合は
特に感光性を有する樹脂を使用する必要はない。
リウム溶液等の現像液により光重合していない部分を現
像した後、感光性絶縁材料３３の硬度を高めるために熱
キュア(例えば温度１３０℃で９０分のベーキング等)ま
たは紫外線キュア(例えば露光量６００ｍｊ/ｃｍ2 の紫
外線照射等)のポストキュアを行うことにより、ビアホ
ール３４を形成した。今回は感光性絶縁材料を使用した
が、ビアの形成方法としてレーザー等を使用する場合は
特に感光性を有する樹脂を使用する必要はない。
【００２２】次に、感光性絶縁材料３３の表面に形成す
る導体層の密着度を向上させる目的で感光性絶縁材料３
３の表面をアルカリ過マンガン酸塩水溶液等で粗面化
し、感光性絶縁材料３３の表面に深さ０．１〜１μｍの
微細な凸凹を形成する。
る導体層の密着度を向上させる目的で感光性絶縁材料３
３の表面をアルカリ過マンガン酸塩水溶液等で粗面化
し、感光性絶縁材料３３の表面に深さ０．１〜１μｍの
微細な凸凹を形成する。
【００２３】その後、図５に示すように、めっき浴に浸
漬し、無電解銅めっき等のめっき処理を実施することに
より約２０μｍ程度のビルドアップめっき層３５を形成
する。
漬し、無電解銅めっき等のめっき処理を実施することに
より約２０μｍ程度のビルドアップめっき層３５を形成
する。
【００２４】その後、図６に示すように、公知の回路形
成方法により第２層目の配線パターン３２を形成する。
こうして配線層を形成することができるが、以上の工程
を繰り返すことにより多層の配線層を形成することがで
きる。
成方法により第２層目の配線パターン３２を形成する。
こうして配線層を形成することができるが、以上の工程
を繰り返すことにより多層の配線層を形成することがで
きる。
【００２５】このようにして多層配線板を形成した後、
図７に示すように、最外層の形成時において最外層の絶
縁層を形成した後にＢＧＡパッドの形成される部分のみ
感光性絶縁材料３３よりも弾性率の低い低弾性絶縁材料
３６、例えばポリイミドシロキサンをスクリーン法で２
０〜４０ミクロンの厚みで塗布し、ＢＧＡパッド部分を
突起形状とする。
図７に示すように、最外層の形成時において最外層の絶
縁層を形成した後にＢＧＡパッドの形成される部分のみ
感光性絶縁材料３３よりも弾性率の低い低弾性絶縁材料
３６、例えばポリイミドシロキサンをスクリーン法で２
０〜４０ミクロンの厚みで塗布し、ＢＧＡパッド部分を
突起形状とする。
【００２６】その後、ベースとなる感光性絶縁材料３３
及び突起状の低弾性絶縁材料３６ともに表面に形成する
導体層の密着度を向上させる目的でアルカリ過マンガン
酸塩水溶液等で粗面化する。
及び突起状の低弾性絶縁材料３６ともに表面に形成する
導体層の密着度を向上させる目的でアルカリ過マンガン
酸塩水溶液等で粗面化する。
【００２７】しかる後に、図８に示すように、前記と同
様な方法でめっき〜回路形成を行うことにより最外層の
配線パターン３２を形成し、ＢＧＡパッド部３７が突起
形状となっているマザーボードプリント配線板を得るこ
とができる。
様な方法でめっき〜回路形成を行うことにより最外層の
配線パターン３２を形成し、ＢＧＡパッド部３７が突起
形状となっているマザーボードプリント配線板を得るこ
とができる。
【００２８】次に、ＢＧＡ半導体パッケージ５のパッド
部３にはんだ印刷手法を用いてはんだペーストを印刷
し、その後リフロー装置を使用してはんだペーストを溶
融して、φ０．１８ｍｍ程度の球状のはんだを形成す
る。その後対向するマザーボードプリント配線板１３の
ＢＧＡパッド６とＢＧＡ半導体パッケージ５のパッド部
３を球状のはんだで接続できるように位置あわせを行っ
た後重ね合わせてリフロー装置を通し球状のはんだを再
度溶融し、はんだバンプ４を形成する。これにより、Ｂ
ＧＡ半導体パッケージ５とマザーボードプリント配線板
１３とが電気的に接続される。このＢＧＡ接続構造にお
いてはんだバンプ４が接続しているマザーボードプリン
ト配線板１３のＢＧＡパッド６の直下には応力に対して
柔軟な突起状の低弾性絶縁樹脂７が存在するためにＢＧ
Ａ半導体パッケージ５とマザーボードプリント配線板１
３との間に生じる熱膨張差による熱ストレスを吸収する
ことができ、はんだバンプ１４にかかる応力を緩和する
ことができる。
部３にはんだ印刷手法を用いてはんだペーストを印刷
し、その後リフロー装置を使用してはんだペーストを溶
融して、φ０．１８ｍｍ程度の球状のはんだを形成す
る。その後対向するマザーボードプリント配線板１３の
ＢＧＡパッド６とＢＧＡ半導体パッケージ５のパッド部
３を球状のはんだで接続できるように位置あわせを行っ
た後重ね合わせてリフロー装置を通し球状のはんだを再
度溶融し、はんだバンプ４を形成する。これにより、Ｂ
ＧＡ半導体パッケージ５とマザーボードプリント配線板
１３とが電気的に接続される。このＢＧＡ接続構造にお
いてはんだバンプ４が接続しているマザーボードプリン
ト配線板１３のＢＧＡパッド６の直下には応力に対して
柔軟な突起状の低弾性絶縁樹脂７が存在するためにＢＧ
Ａ半導体パッケージ５とマザーボードプリント配線板１
３との間に生じる熱膨張差による熱ストレスを吸収する
ことができ、はんだバンプ１４にかかる応力を緩和する
ことができる。
【００２９】次に、図面を参照して、本発明の他の実施
例について説明する。
例について説明する。
【００３０】図９は、本発明のマザーボードプリント配
線板の他の実施例の構成を示す断面図であって、図９に
示すように、ＢＧＡパッド６が形成される部分におい
て、ＢＧＡパッド径＋５０ミクロンの径で深さ１０ミク
ロンの凹部１４を炭酸ガスレーザー、又は反応性ガスを
用いたプラズマ等により形成する。凹部の形成方法とし
てはその他サンドブラスト等の方法を用いても可能であ
る。その後、その凹部１４に低弾性樹脂７をスクリーン
法で塗布し、上述した実施例と同様な方法で樹脂の粗面
化並びに導体形成を行う。本実施例により絶縁樹脂９の
凹部に突起状の低弾性樹脂７を含むＢＧＡパッド６をも
つ構造のマザーボードプリント配線板を得ることができ
る。本構造においても上述した実施例と同様の応力緩和
の効果が得られると共に、凹部を形成することでマザー
ボードプリント配線板の厚さに制限がある場合に厚さを
薄くできる効果もある。
線板の他の実施例の構成を示す断面図であって、図９に
示すように、ＢＧＡパッド６が形成される部分におい
て、ＢＧＡパッド径＋５０ミクロンの径で深さ１０ミク
ロンの凹部１４を炭酸ガスレーザー、又は反応性ガスを
用いたプラズマ等により形成する。凹部の形成方法とし
てはその他サンドブラスト等の方法を用いても可能であ
る。その後、その凹部１４に低弾性樹脂７をスクリーン
法で塗布し、上述した実施例と同様な方法で樹脂の粗面
化並びに導体形成を行う。本実施例により絶縁樹脂９の
凹部に突起状の低弾性樹脂７を含むＢＧＡパッド６をも
つ構造のマザーボードプリント配線板を得ることができ
る。本構造においても上述した実施例と同様の応力緩和
の効果が得られると共に、凹部を形成することでマザー
ボードプリント配線板の厚さに制限がある場合に厚さを
薄くできる効果もある。
【００３１】
【発明の効果】以上説明したように、本発明により、マ
ザーボードプリント配線板にＢＧＡ半導体パッケージを
実装した構造において、マザーボードプリント配線板と
ＢＧＡ半導体パッケージ間で生じる熱膨張率差による応
力が低弾性絶縁樹脂を用いた突起形状のＢＧＡパッド部
分によって吸収され、これにより従来はんだバンプにか
かっていた応力が低減されるためはんだバンプの接続寿
命を大幅に延ばすという効果を奏する。
ザーボードプリント配線板にＢＧＡ半導体パッケージを
実装した構造において、マザーボードプリント配線板と
ＢＧＡ半導体パッケージ間で生じる熱膨張率差による応
力が低弾性絶縁樹脂を用いた突起形状のＢＧＡパッド部
分によって吸収され、これにより従来はんだバンプにか
かっていた応力が低減されるためはんだバンプの接続寿
命を大幅に延ばすという効果を奏する。
【図１】本発明のマザーボードプリント配線板にＢＧＡ
半導体パッケージを接続した実施例の全体構成を示す断
面図である。
半導体パッケージを接続した実施例の全体構成を示す断
面図である。
【図２】本発明のマザーボードプリント配線板の製造方
法を示す断面図である。
法を示す断面図である。
【図３】本発明のマザーボードプリント配線板の製造方
法を示す断面図である。
法を示す断面図である。
【図４】本発明のマザーボードプリント配線板の製造方
法を示す断面図である。
法を示す断面図である。
【図５】本発明のマザーボードプリント配線板の製造方
法を示す断面図である。
法を示す断面図である。
【図６】本発明のマザーボードプリント配線板の製造方
法を示す断面図である。
法を示す断面図である。
【図７】本発明のマザーボードプリント配線板の製造方
法を示す断面図である。
法を示す断面図である。
【図８】本発明のマザーボードプリント配線板の製造方
法を示す断面図である。
法を示す断面図である。
【図９】本発明のマザーボードプリント配線板の他の実
施例を示す断面図である。
施例を示す断面図である。
【図１０】ＢＧＡ型半導体パッケージの従来例を示す断
面図である。
面図である。
１ 半導体チップ ２ セラミック基板 ３ パッド部 ４ はんだバンプ ５ ＢＧＡ半導体パッケージ ６ ＢＧＡパッド ７ 低弾性絶縁樹脂 ８ ソルダーレジスト ９ 絶縁樹脂 １０ 配線層 １１ ビアホール １２ 絶縁性基板 １３ マザーボードプリント配線板 １４ 凹部 ３１ 基板 ３２ 配線パターン ３３ 感光性絶縁樹脂 ３４ ビアホール ３５ ビルドアップめっき層 ３６ 低弾性絶縁基板 ３７ ＢＧＡパッド部
Claims (5)
- 【請求項１】絶縁基板上にビルドアップ法により形成さ
れた絶縁層と、前記絶縁層上に一個または複数のチップ
を表面に搭載するＢＧＡ半導体パッケージを実装するマ
ザーボードのＢＧＡパッド部とを備え、前記ＢＧＡパッ
ド部が、突起形状に形成された樹脂を有するマザーボー
ドプリント配線板において、前記樹脂は、周囲の絶縁層と比較して弾性率が低い樹脂
を使用し、 実装後のはんだ接合部の応力を緩和したこと
を特徴とするマザーボードプリント配線板。 - 【請求項２】前記樹脂は、ポリイミドシロキサンである
ことを特徴とする、請求項１に記載のマザーボードプリ
ント配線板。 - 【請求項３】前記突起形状は、周囲の絶縁層よりも２０
ミクロン〜４０ミクロン程度高いことを特徴とする、請
求項１または２に記載のマザーボードプリント配線板。 - 【請求項４】前記絶縁層に凹部を有し、前記凹部に前記
ＢＧＡパッド部を形成し、厚さを薄くしたことを特徴と
する、請求項１または２に記載のマザーボードプリント
配線板。 - 【請求項５】基板の両面に銅箔を張り合わせた銅張積層
板をフォトリソグラフィー法によってパターニングし、
第１層目の配線パターンを形成するステップと、 前記第１層目の配線パターンに黒化処理を実施し、配線
パターン表面に酸化銅を形成するステップと、 前記酸化銅を形成された配線パターンを含む基板上に感
光性絶縁材料を塗布するステップと、 前記感光性絶縁材料を現像，露光してビアホールを形成
するステップと、 前記感光性絶縁材料の表面に形成される導体層の密着度
を向上させるため、前記感光性絶縁材料の表面をアルカ
リ過マンガン酸塩水溶液等で粗面化するステップと、 めっき浴に浸積し、ビルドアップめっき層を形成するス
テップと、 前記第１層目の配線パターンと同様に、第２層目の配線
パターンを形成し、これを繰り返すことにより多層の配
線層を形成するステップと、 最外層の絶縁層を形成した後にＢＧＡパッドに弾性率の
低い低弾性絶縁材料を塗布し、ＢＧＡパッド部を突起形
状に形成するステップと、 前記感光性絶縁材料および突起形状の低弾性絶縁材料と
もに表面に形成する導体層の密着度を向上させるため
に、アルカリ過マンガン酸塩水溶液等で粗面化するステ
ップと、 前記第１層目の配線パターンと同様に、最外層の配線パ
ターンを形成するステップと、 を含むことを特徴とするマザーボードプリント配線板を
製造する方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08573999A JP3147113B2 (ja) | 1999-03-29 | 1999-03-29 | マザーボードプリント配線板およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08573999A JP3147113B2 (ja) | 1999-03-29 | 1999-03-29 | マザーボードプリント配線板およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000277923A JP2000277923A (ja) | 2000-10-06 |
| JP3147113B2 true JP3147113B2 (ja) | 2001-03-19 |
Family
ID=13867224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08573999A Expired - Fee Related JP3147113B2 (ja) | 1999-03-29 | 1999-03-29 | マザーボードプリント配線板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3147113B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102570636B1 (ko) * | 2021-05-13 | 2023-08-25 | 서울대학교병원 | 표면마찰과 통증 감소를 위한 유치 카테터 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4593808B2 (ja) * | 2001-02-22 | 2010-12-08 | 京セラ株式会社 | 多層配線基板 |
| JP4340578B2 (ja) | 2004-04-09 | 2009-10-07 | 富士通株式会社 | 部品実装基板及び部品実装構造 |
| JP4736762B2 (ja) | 2005-12-05 | 2011-07-27 | 日本電気株式会社 | Ｂｇａ型半導体装置及びその製造方法 |
| WO2008114434A1 (ja) * | 2007-03-20 | 2008-09-25 | Fujitsu Limited | 実装基板及びその製造方法と半導体装置及びその製造方法 |
| WO2009104668A1 (ja) * | 2008-02-21 | 2009-08-27 | 日本電気株式会社 | 配線基板及び半導体装置 |
| JP5375186B2 (ja) * | 2009-02-26 | 2013-12-25 | 日本電気株式会社 | 配線基板、配線基板の製造方法及び半導体装置実装構造 |
| JP5919691B2 (ja) * | 2011-09-07 | 2016-05-18 | 日立化成株式会社 | 半導体装置 |
| WO2018080125A1 (ko) * | 2016-10-24 | 2018-05-03 | 주식회사 엘지화학 | 절연층 제조방법 및 다층인쇄회로기판 제조방법 |
| KR102038106B1 (ko) * | 2016-10-24 | 2019-10-29 | 주식회사 엘지화학 | 절연층 제조방법 및 다층인쇄회로기판 제조방법 |
-
1999
- 1999-03-29 JP JP08573999A patent/JP3147113B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102570636B1 (ko) * | 2021-05-13 | 2023-08-25 | 서울대학교병원 | 표면마찰과 통증 감소를 위한 유치 카테터 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000277923A (ja) | 2000-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5150518B2 (ja) | 半導体装置および多層配線基板ならびにそれらの製造方法 | |
| JPH11233678A (ja) | Ｉｃパッケージの製造方法 | |
| KR100232414B1 (ko) | 다층회로기판 및 그 제조방법 | |
| US6555416B2 (en) | Chip size package semiconductor device and method of forming the same | |
| JP4057589B2 (ja) | 電子部品搭載基板の製造方法 | |
| JP3429734B2 (ja) | 配線基板、多層配線基板、回路部品実装体及び、配線基板の製造方法 | |
| JP2002093853A (ja) | プリント配線板およびフリップチップ実装方法 | |
| JPH09162320A (ja) | 半導体パッケージおよび半導体装置 | |
| WO2010052942A1 (ja) | 電子部品内蔵配線板及びその製造方法 | |
| JP2001332644A (ja) | 半導体装置及びインターポーザー、並びにこれらの製造方法 | |
| JP3147113B2 (ja) | マザーボードプリント配線板およびその製造方法 | |
| JP3939847B2 (ja) | 半導体装置の製造方法 | |
| JP2000261141A (ja) | 多層配線基板及びその製造方法並びに半導体装置 | |
| JP3110389B2 (ja) | 印刷配線板とその製造方法 | |
| JP3925752B2 (ja) | バンプ付き配線基板及び半導体パッケ−ジの製造法 | |
| JP2002064162A (ja) | 半導体チップ | |
| JP4589519B2 (ja) | 半導体回路部品の製造方法 | |
| JP4172238B2 (ja) | 電子部品の実装構造 | |
| KR20030085449A (ko) | 개량된 플립 칩 패키지 | |
| JP4593444B2 (ja) | 電子部品実装構造体の製造方法 | |
| JP3646056B2 (ja) | フリップチップ実装方法 | |
| JPH10321750A (ja) | 半導体装置および半導体チップを搭載する配線基板の製造方法 | |
| JP2002164475A (ja) | 半導体装置 | |
| JP2000200855A (ja) | Ｐｇａ型配線基板及びその製造方法並びに半導体装置 | |
| JP4660946B2 (ja) | 電子部品内蔵型回路基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080112 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090112 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100112 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100112 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110112 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110112 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120112 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120112 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130112 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |