JPH0353549A - チツプキヤリア型半導体装置 - Google Patents
チツプキヤリア型半導体装置Info
- Publication number
- JPH0353549A JPH0353549A JP18755289A JP18755289A JPH0353549A JP H0353549 A JPH0353549 A JP H0353549A JP 18755289 A JP18755289 A JP 18755289A JP 18755289 A JP18755289 A JP 18755289A JP H0353549 A JPH0353549 A JP H0353549A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- chip carrier
- alpha
- type semiconductor
- bonded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 230000005260 alpha ray Effects 0.000 claims abstract description 38
- 230000002285 radioactive effect Effects 0.000 claims abstract description 14
- 239000000463 material Substances 0.000 claims abstract description 7
- 239000000853 adhesive Substances 0.000 claims description 10
- 230000001070 adhesive effect Effects 0.000 claims description 10
- ZSLUVFAKFWKJRC-IGMARMGPSA-N 232Th Chemical compound [232Th] ZSLUVFAKFWKJRC-IGMARMGPSA-N 0.000 abstract description 4
- 229910052776 Thorium Inorganic materials 0.000 abstract description 4
- 229910052770 Uranium Inorganic materials 0.000 abstract description 4
- 239000012535 impurity Substances 0.000 abstract description 4
- JFALSRSLKYAFGM-UHFFFAOYSA-N uranium(0) Chemical compound [U] JFALSRSLKYAFGM-UHFFFAOYSA-N 0.000 abstract description 4
- QUCZBHXJAUTYHE-UHFFFAOYSA-N gold Chemical compound [Au].[Au] QUCZBHXJAUTYHE-UHFFFAOYSA-N 0.000 abstract description 2
- 229920001721 polyimide Polymers 0.000 abstract description 2
- 239000009719 polyimide resin Substances 0.000 abstract description 2
- 230000000903 blocking effect Effects 0.000 abstract 3
- 238000000034 method Methods 0.000 abstract 2
- 238000005452 bending Methods 0.000 abstract 1
- 229920005989 resin Polymers 0.000 description 8
- 239000011347 resin Substances 0.000 description 8
- 229920002050 silicone resin Polymers 0.000 description 5
- 229920003223 poly(pyromellitimide-1,4-diphenyl ether) Polymers 0.000 description 2
- 238000004382 potting Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229920006122 polyamide resin Polymers 0.000 description 1
- 229920005668 polycarbonate resin Polymers 0.000 description 1
- 239000004431 polycarbonate resin Substances 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、配線基板上に表面実装されるチップキャリア
型半導体装置に関し、特にα線ソフトエラーを防ぐため
の構造に関するものである。
型半導体装置に関し、特にα線ソフトエラーを防ぐため
の構造に関するものである。
従来のこの種のチップキャリア型半導体装置においては
、ＩＣのメモリセル内に記憶された情報がチップキャリ
アパッケージから放射されるα線によって破壊されるの
を防ぐために、ＩＣの回路形威面をα線遮蔽用の樹脂で
コーティングしていた．このα線遮蔽用の樹脂は高粘度
のシリコン樹脂が採用され、ＩＣをチップキャリアパッ
ケージに実装する前にＩＣの回路形或面上にポッティン
グによって塗布されていた。前記チップキャリアパッケ
ージは、プリント配線板（図示せず）の配線パターンに
接続されるバンプを有する基板と、この基板上に接合さ
れて内部にｒｃ封止用中空部を形成する断面略コ字状の
キャップとによって構威されており、ＩＣはリードを介
して基板上にフェイスダウンで実装されている。そして
、この種のチップキャリア型半導体装置を組立てるには
、先ず、リードがボンディングされたｔＣにα線遮蔽用
樹脂をボソティングする。このα線遮蔽用樹脂を硬化さ
せた後、前記リードを所定形状に折曲げ加工してチップ
キャリアパッケージの基板に接合させる。しかる後、基
板上にキャップを接合させてチップキャリア型半導体装
置が組立てが終了されることになる。
、ＩＣのメモリセル内に記憶された情報がチップキャリ
アパッケージから放射されるα線によって破壊されるの
を防ぐために、ＩＣの回路形威面をα線遮蔽用の樹脂で
コーティングしていた．このα線遮蔽用の樹脂は高粘度
のシリコン樹脂が採用され、ＩＣをチップキャリアパッ
ケージに実装する前にＩＣの回路形或面上にポッティン
グによって塗布されていた。前記チップキャリアパッケ
ージは、プリント配線板（図示せず）の配線パターンに
接続されるバンプを有する基板と、この基板上に接合さ
れて内部にｒｃ封止用中空部を形成する断面略コ字状の
キャップとによって構威されており、ＩＣはリードを介
して基板上にフェイスダウンで実装されている。そして
、この種のチップキャリア型半導体装置を組立てるには
、先ず、リードがボンディングされたｔＣにα線遮蔽用
樹脂をボソティングする。このα線遮蔽用樹脂を硬化さ
せた後、前記リードを所定形状に折曲げ加工してチップ
キャリアパッケージの基板に接合させる。しかる後、基
板上にキャップを接合させてチップキャリア型半導体装
置が組立てが終了されることになる。
しかるに、上述したように構威された従来のチップキャ
リア型半導体装置においては、αｖＡ１蔽用樹脂をＩＣ
の回路形成面上にボッティングする構造であるため、Ｉ
Ｃ上にα線遮蔽用樹脂たるシリコン樹脂が山状に盛り上
がることがある。この盛り上がったシリコン樹脂によっ
てリードの折曲げ加工が困難になるという問題があった
．また、ボソティングしたシリコン樹脂を硬化させる際
にＩＣに熱が加わり、ＩＣの信頼性が低下されるという
問題もあった。
リア型半導体装置においては、αｖＡ１蔽用樹脂をＩＣ
の回路形成面上にボッティングする構造であるため、Ｉ
Ｃ上にα線遮蔽用樹脂たるシリコン樹脂が山状に盛り上
がることがある。この盛り上がったシリコン樹脂によっ
てリードの折曲げ加工が困難になるという問題があった
．また、ボソティングしたシリコン樹脂を硬化させる際
にＩＣに熱が加わり、ＩＣの信頼性が低下されるという
問題もあった。
本発明に係るチップキャリア型半導体装置は、バンケー
ジの基板部における半導体素子と対向する部位に放射性
元素含有量の少ないフィルム材からなるα線遮蔽板を接
着したものである。また、本発明の別の発明に係るチッ
プキャリア型半導体装置は、半導体素子の回路形成面上
に放射性元素含有量の少ないフィルム材からなるα線遮
蔽板を放射性元素含有量の少ない接着剤によって接着し
たものである。
ジの基板部における半導体素子と対向する部位に放射性
元素含有量の少ないフィルム材からなるα線遮蔽板を接
着したものである。また、本発明の別の発明に係るチッ
プキャリア型半導体装置は、半導体素子の回路形成面上
に放射性元素含有量の少ないフィルム材からなるα線遮
蔽板を放射性元素含有量の少ない接着剤によって接着し
たものである。
α線がパッケージからＩＣ内に入射されるのをα線遮蔽
板によって阻止することができる。
板によって阻止することができる。
以下、本発明の一実施例を第１図によって詳細に説明す
る。
る。
第１図は本発明に係るチップキャリア型半導体装置を示
す断面図である．同図において１はチップキャリアパッ
ケージで、このチップキャリアパッケージ１は後述する
ＩＣが実装される基板１ａと、断面略コ字状に形成され
たキャップｌｂとから構成されている。前記基板１ａは
その裏面に入出力用バンプ２が複数設けられ、かつその
上面には前記各バンプ２に内部配線３を介して接続され
たパッド４が複数形成されている．５は！Ｃ１６はこの
■Ｃ５を基板１ａに実装するためのリードで、このリー
ド６は一端がＩＣ５の表面電極（図示せず）にボンディ
ングされ、他端が前記基板１ａのパッド４に接合されて
いる．前記ＩＣ５を基板１ａに実装するには、先ず、リ
ード６をＩＣ５にボンディングし、このリード６を第１
図に示すように折曲げ加工する。次いで、このリード６
の先端を基板１ａのバッド４に金金熱圧着法によって接
合させて行われる。すなわち、ＩＣ５はその回路形成面
を基板ｌａ側へ向けかつ基板１ａから離間された状態で
基板ｌａ上に実装されることになる。７は基板１ａから
放射されるα線がＩＣ５に入射されるのを防ぐためのα
＆！遮蔽板で、このα線遮蔽板７は基板１ａにおけるＩ
Ｃ５と対向する部位に接着剤８によって接着されている
。また、このα線遮蔽板７は例えば、不純物としてのウ
ランやトリウム等の放射性元素の少ないボリイξド樹脂
のフィルム．東レ・デュポン特製のカプトン２００Ｈで
α線量が０．００１カウン｝／ａＪ−ｈｒｓ以下で選別
されたもの等が使用される．基板１ａが発生するα線量
を遮断するのに必要なα線遮蔽板７の厚みは、ポリイミ
ド樹脂のフィルムで５０μｍ以上必要であり、しかも、
その面積はＩＣ５の回路形威面よりも広く設定する必要
がある．なお９はＩＣ５とキャップ１ｂとを接着する接
着剤である。
す断面図である．同図において１はチップキャリアパッ
ケージで、このチップキャリアパッケージ１は後述する
ＩＣが実装される基板１ａと、断面略コ字状に形成され
たキャップｌｂとから構成されている。前記基板１ａは
その裏面に入出力用バンプ２が複数設けられ、かつその
上面には前記各バンプ２に内部配線３を介して接続され
たパッド４が複数形成されている．５は！Ｃ１６はこの
■Ｃ５を基板１ａに実装するためのリードで、このリー
ド６は一端がＩＣ５の表面電極（図示せず）にボンディ
ングされ、他端が前記基板１ａのパッド４に接合されて
いる．前記ＩＣ５を基板１ａに実装するには、先ず、リ
ード６をＩＣ５にボンディングし、このリード６を第１
図に示すように折曲げ加工する。次いで、このリード６
の先端を基板１ａのバッド４に金金熱圧着法によって接
合させて行われる。すなわち、ＩＣ５はその回路形成面
を基板ｌａ側へ向けかつ基板１ａから離間された状態で
基板ｌａ上に実装されることになる。７は基板１ａから
放射されるα線がＩＣ５に入射されるのを防ぐためのα
＆！遮蔽板で、このα線遮蔽板７は基板１ａにおけるＩ
Ｃ５と対向する部位に接着剤８によって接着されている
。また、このα線遮蔽板７は例えば、不純物としてのウ
ランやトリウム等の放射性元素の少ないボリイξド樹脂
のフィルム．東レ・デュポン特製のカプトン２００Ｈで
α線量が０．００１カウン｝／ａＪ−ｈｒｓ以下で選別
されたもの等が使用される．基板１ａが発生するα線量
を遮断するのに必要なα線遮蔽板７の厚みは、ポリイミ
ド樹脂のフィルムで５０μｍ以上必要であり、しかも、
その面積はＩＣ５の回路形威面よりも広く設定する必要
がある．なお９はＩＣ５とキャップ１ｂとを接着する接
着剤である。
このように構威された本発明に係るチップキャリア型半
導体装置を組立てるには、先ず、上述したようにＩＣ５
を基板ｉａ上にフェイスダウンで実装する。次いで、Ｉ
Ｃ５の裏面とキャップＩＩ）の内側底部とを接着剤９に
よって接着すると共に、基Ｆｉｌａとキャップ１ｂの開
口端部とを接合させて組立てが終了される．このキャッ
プｔｂを基板ｌａ上に装着することによってＩＣ５がチ
ップキャリアパソケージ１内に封止されることになる。
導体装置を組立てるには、先ず、上述したようにＩＣ５
を基板ｉａ上にフェイスダウンで実装する。次いで、Ｉ
Ｃ５の裏面とキャップＩＩ）の内側底部とを接着剤９に
よって接着すると共に、基Ｆｉｌａとキャップ１ｂの開
口端部とを接合させて組立てが終了される．このキャッ
プｔｂを基板ｌａ上に装着することによってＩＣ５がチ
ップキャリアパソケージ１内に封止されることになる。
したがって、上述したように構威されたチップキャリア
型半導体装置においては、基板１ａにおけるＩＣ５の回
路形成面と対向する部分にα線遮蔽仮７が配置されてい
るため、基板１ａが発するα線はこのα線遮蔽板７によ
って遮断されるから、■Ｃ５がソフトエラーを生じるの
を確実に防止することができる．また、α線遮蔽板７の
接着を加熱して行なう場合にも、α線遮蔽板７は基板１
ａに接着されるため接着時の熱がＩＣ５に伝わるような
ことはない。さらにまた、ＩＣ５の回路形威面倒には従
来のポッティング樹脂のようなものは何も存在しないた
め、リード６は容易に折曲げ加工することができる． 次に、本発明の別の発明に係るチップキャリア型半導体
装置を第２図によって詳細に説明する。
型半導体装置においては、基板１ａにおけるＩＣ５の回
路形成面と対向する部分にα線遮蔽仮７が配置されてい
るため、基板１ａが発するα線はこのα線遮蔽板７によ
って遮断されるから、■Ｃ５がソフトエラーを生じるの
を確実に防止することができる．また、α線遮蔽板７の
接着を加熱して行なう場合にも、α線遮蔽板７は基板１
ａに接着されるため接着時の熱がＩＣ５に伝わるような
ことはない。さらにまた、ＩＣ５の回路形威面倒には従
来のポッティング樹脂のようなものは何も存在しないた
め、リード６は容易に折曲げ加工することができる． 次に、本発明の別の発明に係るチップキャリア型半導体
装置を第２図によって詳細に説明する。
第２図は本発明の別の発明に係るチップキャリア型半導
体装置を示す断面図で、同図において前記第１図で説明
したものと同一もしくは同等部材については同一符号を
付し、ここにおいて詳細な説明は省略する。第２図にお
いて、１ｌは基板１ａから放射されるα線がＩＣ５に入
射されるのを防ぐためのα線遮蔽板で、このα線遮蔽板
１１はＩＣ５の回路形威面に接着剤ｌ２を介して接着さ
れている。
体装置を示す断面図で、同図において前記第１図で説明
したものと同一もしくは同等部材については同一符号を
付し、ここにおいて詳細な説明は省略する。第２図にお
いて、１ｌは基板１ａから放射されるα線がＩＣ５に入
射されるのを防ぐためのα線遮蔽板で、このα線遮蔽板
１１はＩＣ５の回路形威面に接着剤ｌ２を介して接着さ
れている。
このα線遮蔽板１１は例えば、不純物としてのウランや
トリウム等の放射性元素の少ないボリイ珈ド樹脂のフィ
ルム．東レ・デュポン■製のカプトン２００Ｈでα線量
が０．００１カウント／ｃ＋ｄ−ｈｒｓ以下で選別され
たもの等が使用される。また、前記接着剤ｌ２は、不純
物としてのウランやトリウム等の放射性元素が少なくα
線量が０．００１カウント／ｃｔＡ・ｈｒｓ以下のシリ
コン樹脂で、例えば、トーレシリコーン■製のＪＣＲ６
１１０等が使用される。
トリウム等の放射性元素の少ないボリイ珈ド樹脂のフィ
ルム．東レ・デュポン■製のカプトン２００Ｈでα線量
が０．００１カウント／ｃ＋ｄ−ｈｒｓ以下で選別され
たもの等が使用される。また、前記接着剤ｌ２は、不純
物としてのウランやトリウム等の放射性元素が少なくα
線量が０．００１カウント／ｃｔＡ・ｈｒｓ以下のシリ
コン樹脂で、例えば、トーレシリコーン■製のＪＣＲ６
１１０等が使用される。
このようにα線遮蔽板１ｌを接着剤ｌ２によって■Ｃ５
に接着すると、基板１ａから放射されるα線はα線遮蔽
板１ｌおよび接着剤ｌ２によって遮断されることになる
から、ＩＣ５がソフトエラーを生じるのを確実に防止す
ることができる。また、ＩＣ５にα線遮蔽板ｌ１を接着
する構造であっても、α線遮蔽板１１の表面は平坦であ
りＩＣ５全体の厚みが略均一になるため、リード６は容
易に折曲げ加工することができる。
に接着すると、基板１ａから放射されるα線はα線遮蔽
板１ｌおよび接着剤ｌ２によって遮断されることになる
から、ＩＣ５がソフトエラーを生じるのを確実に防止す
ることができる。また、ＩＣ５にα線遮蔽板ｌ１を接着
する構造であっても、α線遮蔽板１１の表面は平坦であ
りＩＣ５全体の厚みが略均一になるため、リード６は容
易に折曲げ加工することができる。
以上説明したように本発明に係るチップキャリア型半導
体装置は、パッケージの基板部における半導体素子と対
向する部位に放射性元素含有量の少ないフィルム材から
なるα線遮蔽板を接着し、また、本発明の別の発明に係
るチップキャリア型半導体装置は、半導体素子の回路形
成面上に放射性元素含有量の少ないフィルム材からなる
α線遮蔽板を放射性元素含有量の少ない接着剤によって
接着したため、α線がパッケージからＩＣ内に入射され
るのをα線遮蔽板によって阻止することができる．この
ため、α線遮蔽用のボッティング樹脂を使用せずとも、
α線によってソフトエラーが生じるのを防止することが
できる。したがって、リードの折曲げ加工を確実に行な
うことができ、しかも、ＩＣに熱が加えられるようなこ
とも防ぐことができるから、信頼性の高いチップキャリ
ア型半導体装置を得ることができる。
体装置は、パッケージの基板部における半導体素子と対
向する部位に放射性元素含有量の少ないフィルム材から
なるα線遮蔽板を接着し、また、本発明の別の発明に係
るチップキャリア型半導体装置は、半導体素子の回路形
成面上に放射性元素含有量の少ないフィルム材からなる
α線遮蔽板を放射性元素含有量の少ない接着剤によって
接着したため、α線がパッケージからＩＣ内に入射され
るのをα線遮蔽板によって阻止することができる．この
ため、α線遮蔽用のボッティング樹脂を使用せずとも、
α線によってソフトエラーが生じるのを防止することが
できる。したがって、リードの折曲げ加工を確実に行な
うことができ、しかも、ＩＣに熱が加えられるようなこ
とも防ぐことができるから、信頼性の高いチップキャリ
ア型半導体装置を得ることができる。
第１図は本発明に係るチップキャリア型半導体装置を示
す断面図、第２図は本発明の別の発明に係るチップキャ
リア型半導体装置を示す断面図である。 ｌ．．．．チソプキャリアパッケージ、１ａ・・・・基
板、１ｂ・・・・キャンプ、５・・・・ＩＣ，６・．・
．リード、７，１ｌ・・・・α線遮ｉｖｉ、ｌ２・・・
・接着剤。
す断面図、第２図は本発明の別の発明に係るチップキャ
リア型半導体装置を示す断面図である。 ｌ．．．．チソプキャリアパッケージ、１ａ・・・・基
板、１ｂ・・・・キャンプ、５・・・・ＩＣ，６・．・
．リード、７，１ｌ・・・・α線遮ｉｖｉ、ｌ２・・・
・接着剤。
Claims (2)
- （１）基板部とキャップとからなるチップキャリアパッ
ケージ内に、半導体素子がその回路形成面を前記基板部
側へ向けかつリードを介して基板部から離間された状態
で実装されたチップキャリア型半導体装置において、前
記パツケージの基板部における半導体素子と対向する部
位に放射性元素含有量の少ないフィルム材からなるα線
遮蔽板を接着したことを特徴とするチップキャリア型半
導体装置。 - （２）基板部とキャップとからなるチップキャリアパッ
ケージ内に、半導体素子がその回路形成面を前記基板部
側へ向けかつリードを介して基板部から離間された状態
で実装されたチップキャリア型半導体装置において、前
記半導体素子の回路形成面上に放射性元素含有量の少な
いフィルム材からなるα線遮蔽板を放射性元素含有量の
少ない接着剤によって接着したことを特徴とするチップ
キャリア型半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18755289A JPH0353549A (ja) | 1989-07-21 | 1989-07-21 | チツプキヤリア型半導体装置 |
| FR9009314A FR2650121B1 (fr) | 1989-07-21 | 1990-07-20 | Support de puce electronique |
| CA 2021682 CA2021682C (en) | 1989-07-21 | 1990-07-20 | Chip-carrier with alpha ray shield |
| US07/962,074 US5264726A (en) | 1989-07-21 | 1992-10-16 | Chip-carrier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18755289A JPH0353549A (ja) | 1989-07-21 | 1989-07-21 | チツプキヤリア型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0353549A true JPH0353549A (ja) | 1991-03-07 |
Family
ID=16208078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18755289A Pending JPH0353549A (ja) | 1989-07-21 | 1989-07-21 | チツプキヤリア型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0353549A (ja) |
-
1989
- 1989-07-21 JP JP18755289A patent/JPH0353549A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3219043B2 (ja) | 半導体装置のパッケージ方法および半導体装置 | |
| JP2001284523A (ja) | 半導体パッケージ | |
| US5218229A (en) | Inset die lead frame configuration lead frame for a semiconductor device having means for improved busing and die-lead frame attachment | |
| JPS58207657A (ja) | 半導体装置及びその製造方法 | |
| JP4571320B2 (ja) | 半導体チップパッケージ | |
| JPH02155256A (ja) | 半導体装置 | |
| US20070080435A1 (en) | Semiconductor packaging process and carrier for semiconductor package | |
| JPH026192A (ja) | パーソナルデータカード及びこの製造方法 | |
| US7659620B2 (en) | Integrated circuit package employing a flexible substrate | |
| JPS6148265B2 (ja) | ||
| JPH0951067A (ja) | リードフレーム | |
| JPH10335577A (ja) | 半導体装置及びその製造方法 | |
| US5264726A (en) | Chip-carrier | |
| JPH0353549A (ja) | チツプキヤリア型半導体装置 | |
| TWI294673B (en) | Semiconductor package with heatsink | |
| JP2001298102A (ja) | 機能素子の実装構造およびその製造方法 | |
| JP2836166B2 (ja) | チツプキヤリア | |
| CA2021682C (en) | Chip-carrier with alpha ray shield | |
| JP2836165B2 (ja) | チツプキヤリア | |
| TW594893B (en) | Wafer level packaging method with a stress absorbing film | |
| JP2003060114A (ja) | 半導体装置及び固体撮像装置 | |
| TWI273686B (en) | Chip-on-glass package of image sensor | |
| JPH0685111A (ja) | テープキャリア型半導体装置及びその組立方法 | |
| JP4071121B2 (ja) | 半導体装置 | |
| JPH03280559A (ja) | チップキャリア |