JPS59161054A - 回路の選択領域の包封方法 - Google Patents

回路の選択領域の包封方法

Info

Publication number
JPS59161054A
JPS59161054A JP58242282A JP24228283A JPS59161054A JP S59161054 A JPS59161054 A JP S59161054A JP 58242282 A JP58242282 A JP 58242282A JP 24228283 A JP24228283 A JP 24228283A JP S59161054 A JPS59161054 A JP S59161054A
Authority
JP
Japan
Prior art keywords
circuit
encapsulant
encapsulating
weight
parts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58242282A
Other languages
English (en)
Inventor
チン−ピン・ウオン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
Western Electric Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Electric Co Inc filed Critical Western Electric Co Inc
Publication of JPS59161054A publication Critical patent/JPS59161054A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293Organic, e.g. plastic
    • H01L23/296Organo-silicon compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Compositions Of Macromolecular Compounds (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は、電子回路の包封(encapsulatio
n ’。
に関し、特に適切な樹脂製剤を用いた、選択的包封に関
する。
発明の背景 これまで種々の電子部品包封剤が知られかつ使用されて
きたが、近年、ハイフリット集積回路等の電子回路の他
の部分に包封剤が付着しない様にしつつ、ある部品を選
択的に包封することが有用になってきた。例えば、集積
回路のホンティングパット等の選択された不活性領域に
包封剤が付着しない様にして、能動素子領域を包封保獲
したシ、又は以下に説明する様に、ハイフリット回路に
選択的に包封剤を塗布して、その後の処理を簡便化する
ことにより、生産歩留シを増すと共に、生産コストの削
減を計ることが望まれている。
ハイフリット集積回路の隣接部品、及び回路の完成に要
する処理工程が近接しているため、特に選択包封が望ま
しい場合は、包封、剤のレオロジー(粘弾性)が決め手
となる。包:1  封剤は、包封されるべき選択領域に
付着し、しかも裸の状態にしておくべき領域まで流動す
る様な流体特性を示さない程度の流体でなければならな
い。従って、この目的に有用な包封剤を得るには、微妙
な/\ランスを達成する必要がある。
発明の概要 本発明によると、本質的には漸動又は流動しないが、容
易に配剤できる包封剤で回路の一部を選択的に包封する
方法が提供され、ている。同様に、特に包封用途に適し
た包封剤と共に、前記の様な選択的包封処理を施すこと
により、包封型ハイフリット回路を製造する方法が提供
されている。
′選択包封方法は、2000乃至3200タイン/ c
r/Nの降伏点応力、及び700,000乃至1.2×
10’  mPa  (センチポイス)の粘度を有する
包封剤を、包封されるべき領域全体に塗布する工程から
成る。
複数個のハイフリット回路を配設した基板から始める、
包封型ハイフリット回路の製造に適用される、選択的包
封方法は、(1)各回路上に個々の装置を設ける工程、
(2)1)IJ記の様な降伏点応力及び粘度を有する包
封剤を、基板上の各回路の周辺部に塗布することにより
、各回路を外部接続する結合バットを除く、各回路の周
りに壁部又はタムを形成する工程、及び(3)第1包封
剤と同様又は只なる組成を准する第2包封剤を塗布する
ことにより、第2包封剤を壁内に保持する高さまで、λ
・X内の回路及び装置を包封する工程から成る。次(で
包封剤を硬化又は乾燥させて谷包封回路イIさらに処理
てきる様にする。
各装置の選択包封、又は上記の様な壁部の形成に要する
要件を満たすに、は、包封剤の降伏点及び粘度を上記の
値にしなけれはならないことが判った。
所望特性を有する新奇の包封製剤i’:j、  100
重量部樹脂あたり、15乃至45重量部の充てん剤と5
乃至50重量部のトリアルコキシメチルシラン架橋剤を
有する、ジメトキシ停止化ポリジメチルシロキサンを基
剤とするシリコン樹脂製剤である。
電子回路上の特定装置又は回路の周辺領域等の、回路の
ある部分を選択的に包封したい場合は、被覆すべきでな
い領域に、包封剤を分散、漸動又は重積させない様にす
ることが肝要である。同時に、包封剤を容易に配剤でき
る様な軟度に保つ必要がある。市販の包封剤を用いると
、通常ライキンク(wicking )及びランオーバ
(run−over )  として知られる2現象が観
察された。ライキンクは、尾部又は芯が1、包封したい
選択領域の境目を起えて[バージ キス(Hersey
 K15s ) (商標名月チェコレートの先端様に延
ひ出す現象である。
第1図はこの現象の一例であるが、これはタウコーニン
ク社(Dow Corning Corporatio
n )のDC3145として知られているシリコン樹脂
を回路に塗布したものである。この顕微鏡写真に見られ
る延展芯又は先端は、露出状態に保つべき領域にかぶさ
ることがある。ランオーバは包封剤が所望以外の領域、
及び多くの場合回路基板の縁部上に流動又は漸動して、
その後の自動処理を妨げる現象である。この様な方法で
は回路をさらに処理する前に、不要なライキンク及びラ
ンオー/\部分を手で除去しなけれはならないため、処
理コストが増大し、歩留りが低減する。
本発明では、包封中のライキンク及びランオーバ、を実
質的になくする重要なパラメータは、包封剤の降伏点応
力及び粘度であることを発見した。一般1(タイン/ 
Caて表わされる降伏点応力は、応力−歪曲線に観察さ
れる最大応力である。
適切な降伏点応力及び粘度は、夫々2000乃至320
0タイン/ Ca及び7″oo、ooo乃至1.2X 
106mPa (センチポイス)であるが、上記タウコ
ーニンク社の市販包封剤では、09/く一セント歪で9
00タイン/cdの降伏点応力、及び約400,000
mPa (センチポイズ)の粘度しか有して、いない。
好適実施例では、基剤となる包封剤として、RTV型シ
リコン樹脂を用いているが、熱硬化シリコン樹脂、及び
所望の電気的特性を有するその他の基樹脂で、上記範囲
の所望降伏点応力及び粘度を有する適切製剤の基剤を形
成てきることを理解されたい。同様に、上記樹脂に含−
まれる充てん仲]に、主にシソ力でめるが、通常工業用
樹脂光てんくりとして使用されているその他の光てん剤
でも良い。
好適包封製剤は、次の構造式を有すると共に、約100
,000の分子量と等価の約12,500mPa’ (
センナストローク)の粘度を有する・100重量部のジ
メトキシ停止化ポリジメチルシロキサン、 100、重量部の樹脂当量(phr )につき、9乃至
75重量部の架橋剤、及び37乃至58重量部の充てん
剤から成る。包封剤はさらに、少量の触媒(通常01乃
至i0.o phr ) 、及び熱安定剤(通常0.1
乃至0.2 phr )を含有している。
上記の最終製剤ハ、2000乃至3200タイン/ c
rlの降伏点応力及び70(1,000乃至1.2×1
06mPa (センナボイス)の粘度を有していなけれ
ばならない。
好適架橋剤は、トリメトキシメチルシラン、トリエトキ
シメチルシラン及びトリプロプロキシメチルシラン等の
低分子量トリアルコキシアルキルシラン類である。
架橋剤に、通常硬化処理時又は処理後気化させて除去す
べき過剰量で使用されるため、過剰のトリメトキシメチ
ルシランは、これより高分子量及び高沸点を有する相似
体より除去し易い。従って該物質は特に、乾燥した人気
中での1史用に好適である。しかし通常の周四栄件下で
は、トリメトキシ相似体を用いる場合より硬化速度が遅
く、シかも過剰分を除去しにくいとはいえ、トリエトキ
シメチルシランの方が好捷しい。周囲の水分はトリメト
キシ相似体と協働して硬化速度を過度に速めるからであ
る。硬化速度が速すぎると、商業的処理条件下での包封
剤の使用に感作用することに留意さ力、たい。
この樹脂系との使用に好適な充てん〈11は、くん類シ
リカ及び二酸化チタン等の不活性光てん剤であるが、一
般的にくん類シリカが最も好ましい。くん類シリカは、
一般にアンモニア化シランの分解によって調製され、捷
だアミン類はポリシロキサン樹脂を劣化させるため、こ
の樹脂系で充てん剤として用いる前に、〈ん類シリカの
アンモニアを除去する必要がある。
一般に、充てん剤の増量に応じて架橋剤を増量すると、
所望の降伏点及び粘度が達成される。
好適包封剤の特定組成例は、100重量部のジメトキシ
停止化ポリジメチルシラン、63重量部のトリメトキシ
メチルシラン、46重量部の不活性脱アンモニア化くん
類シリカ、39重量部の二酸化チタン、及び01車量部
のカーホンフラッフを含む50重量部の充てん剤、約0
.5重量部のチタン酸n−フチル触媒、及び約02重量
部のキレート熱安定剤から成っている。この組成物は第
4図に示す様に、08%の歪みで約2900タイン/c
rAの降伏点応力を有している。また粘度は約900.
000mPa (センナボイス)である。
上記の包封剤を塗布することにより、実質的にライキン
ク又はランオーバなしに、回路の選択領域を包封できる
。第3図は、この物質をセラミック基板を有するハイブ
リット回路に塗布した状態を示す、顕微鏡写真である。
本図から判る様に、実質的なライキンク又はランオーバ
なしに、包封剤を選択領域に置くことで、良好な制御及
び鮮鋭度を達成できる。
包封剤は、任意の周知方法て、回路に塗布される。例え
ば、手で塗布するか、又は包封剤を装置の所望領域に押
出す、注射器型アプリケータその他の装置を用いて、自
動的に塗布できる。包封剤は、ハイフリット集積回路の
製造に特に有用である。第3図(A乃至D)から判る様
+c X新布方法によると基板10(例えはセラミック
基板)の表面(で、複数個の回路パターン12を形成し
てから、集積回路チップ14等の電子装置を、通常の必
着法、即ち、熱圧縮ホンテインク、起音仮ホンテインク
等のホンテインク法((よ°つて、各回路12の所定位
置に装着する。次に上記の様な包封剤を、実質的に各回
路パターンの周辺部に塗布することによって、ヒームリ
ート線の接続又はその他の外部接続用の、各回路12上
のホンテインクパット18を除く、/クターンの周シに
、壁又はタム16を形成する。次に、先の包封剤と同一
、類似又は相違する包封剤20で、ダム内の回路及び装
置を流しコ−ティングする。一般に、包封剤2oの粘度
は、ダム形成包封剤よシはるかに低い。この棟の包封剤
は、第1包封剤に溶媒を添加してその粘度を下げること
により、簡単に形成てきる。好適には、コーチインク剤
がタム16から重量しない様に、流し二一ティンクの高
さをタム16より低くする必要があるが、コーチインク
剤は表面張力てタム内に保持されるので、ランオーバす
ることなく、タムの高さより若干厚めに塗布できる。通
常タム16は、0.0127乃至0.0254センチ(
5乃至1゜ミル)幅であり、所望に応じて0.1778
 センチ(70)ミル程度の高さにできる。包封剤に流
しコーチインクして硬化させてから、基板10を切断し
て、夫々の回路又は複数個の小型回路を備える部材を形
成する。次tC例えばりフローはんだ付によって包封さ
れていない露出ホンディンクパットにヒームリート線を
接続する。この方法を用いることにまり、装置を初期保
護すると共に、ライキンク及びランオーバをなくせるた
め、生産歩留りが増加する。また従来法に見られる様な
ライキンク及びランオーバの発生に伴い、余分な包封剤
を除去して回路を修復する必要性がなくなるため、人件
費を削減できる。
上記の通り、好適実施例に関し、本発明を説明したが、
これは単に例証的なものであり、本発明原理を具体化す
ると共にその適用範囲Vこ入る1、柚々の修正及び変形
を加えることかできる。
【図面の簡単な説明】
第1図は、選択的包封時に発生するウイツキンク現象を
示す、市販のシリコン包封剤の顕微鏡写真である。 第2図は、本発明に従って、所望の特性を有する様に修
正された、市販包封剤の顕微鏡写真である。 第3(A乃至D)は、ハイフリット回路製造の処理工程
を説明する一連の写真である。 及び 第4図は、適切包封剤製剤の降伏点を下す応カー歪曲線
りラフである。 〔主要部分の符号の説明〕 10 基板    12・・回路パターン14 集積回
路チップ 16 壁又はタム 18−ホンテインクバット 20 包封剤 出 願 人  :  ウェスターン エレクトリックカ
ムパニー、インコーポレーテット FIG、I FIG、 2 手続補正書C方式) 昭和59年4 月 5日 特許庁長官若杉和夫殿 )事件の表示昭和58年 特 許願第242282  
号;3 補正をする者 事訃との関係 特許出廓人 ・1代理人/ 明細書第16頁第12〜19行目の 「第1図は・・・・・・・・・写真である。」を下記の
如く1訂正する。 「 第1図は1選択的包封時C二発正才るワイツキング
として特徴づけられる現象を表わす、市販のシリコン包
封剤の粒子構造を示す顕微鏡写真である。 第2図は1本発明(二従って、所望の特性を有する様に
修正された市販包封剤の粒子構造を示す顕微鏡写真であ
る。 第3図(A乃至D)は、ハイブリッド回路製造の処理工
程における粒子構造を示1−一連の顕微鏡写真である。 」

Claims (1)

  1. 【特許請求の範囲】 1 包封剤を回路の選択領域に塗布する工程から成る回
    路の選択領域の包封方法であって、 前記包封〈11が、2000乃至3200タイン/ C
    aの降伏点応力、及び700,000乃至1.2×10
    6 センチボイスの粘度を有することを%徴とする、回
    路の選択領域の包封方法。 2、特許請求の範囲第1項に記載の方法であって、 前記包封剤が、充てん剤及び架橋剤を含有するシリコン
    樹脂糸組成物であることを特徴とする、回路の選択領域
    の包封方法。 3、 特許請求の範囲第2項に記載の方法であって、 前記包封剤が、RTV型シリコン樹脂系組成物であるこ
    とを特徴とする、回路の選択領域の包封方法。 4、特許請求の範囲第2項に記載の方法であって、 前記シリコンが、100重量部の樹脂当量につき、15
    乃至45重量部の充てん剤、及び5乃至50重量部のト
    リアルロキシメチルシラン架橋剤を含有する、ジメトキ
    シ停止化ポリジメチルシロキサンであることを特徴とす
    る、回路の選択領域の包封方法。 5、特許請求の範囲第4項に記載の方法であって、 前記ジメトキシ停止化ポリジメチルシロキサンが、硬化
    前に約100,000の分子量を有しており、前記光て
    ん剤が、良好に不活性化及び脱アンモニア化されたくん
    族シリカであり、また前記架橋剤が、トリメトキシメチ
    ルシラン、及びトリエトキシメチルシランから成る群か
    ら選択されることを特徴とする、回路の選択領域の包封
    方法。 6、特許請求の範囲第5項に記載の方法であって、 前記包封剤組成物が、チタン酸ブチル触媒、及び熱安定
    剤を含有することを特徴とする、回路の選択領域の包封
    方法。 7 特許請求の範囲第5項に記載の方法であ゛つて、 前記架橋剤がトリメトキシメチルシランであることを特
    徴とする、回路の選択領域の包封方法。 8 特許請求の範囲第1項乃至第7項の何れかにJ己載
    の方法であって、 前記選択領域の周辺部に、前記包封剤を塗布することに
    よシ、前記領域の周りに壁又はタムを形成する工程、及
    び前記第1包劃ill 、Jl’り粘度が低く、これと
    同一、類似又は異なる第2包封剤を、前記壁内に保持で
    きるレヘル1で前記ダム又は壁内領域に塗布する工程か
    ら成ることを%徴とする、回路の選択領域の包封方法。 9 特許請求の範囲第8項に記載の方法であって、 前記選択領域が、夫々予定領域に装着された個別回路装
    置を含む複数個の回路/ぐターンを有する基板から形成
    されるl\イフリット回路の回路パターンであり、前記
    包封剤組成物を各回路パターンの周辺部に塗布すること
    により、各回路の外部接続部を形成するホンティングパ
    ットを除く各回路lくターンの周辺部に、壁又はタムを
    形成すると共に、前記第2包封剤を壁内に塗布すること
    により、各回路パターン及び装置を被覆包封することを
    特徴とする、回路の選択領域の包封方法。 10vf許請求の範囲第9項に記載の方法であって、 前記基板を個々の回路に分割することにより、さらに処
    理する工程、及び コネクタリート線を、各回路の露出ホンティングパット
    に結着する工程から成ることを特徴とする、回路の選択
    領域の包封方法。
JP58242282A 1982-12-27 1983-12-23 回路の選択領域の包封方法 Pending JPS59161054A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US453004 1982-12-27
US06/453,004 US4508758A (en) 1982-12-27 1982-12-27 Encapsulated electronic circuit

Publications (1)

Publication Number Publication Date
JPS59161054A true JPS59161054A (ja) 1984-09-11

Family

ID=23798849

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58242282A Pending JPS59161054A (ja) 1982-12-27 1983-12-23 回路の選択領域の包封方法

Country Status (4)

Country Link
US (1) US4508758A (ja)
EP (1) EP0114474A1 (ja)
JP (1) JPS59161054A (ja)
ES (1) ES8407625A1 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4830922A (en) * 1986-02-28 1989-05-16 Sparrowhawk Bryan L Removable controlled thickness conformal coating
US4843036A (en) * 1987-06-29 1989-06-27 Eastman Kodak Company Method for encapsulating electronic devices
US4843280A (en) * 1988-01-15 1989-06-27 Siemens Corporate Research & Support, Inc. A modular surface mount component for an electrical device or led's
US4890383A (en) * 1988-01-15 1990-01-02 Simens Corporate Research & Support, Inc. Method for producing displays and modular components
US4913930A (en) * 1988-06-28 1990-04-03 Wacker Silicones Corporation Method for coating semiconductor components on a dielectric film
EP0364163A3 (en) * 1988-10-14 1991-11-21 AT&T Corp. Electro-optic device including opaque protective regions
US5019409A (en) * 1989-01-27 1991-05-28 Microelectronics And Computer Technology Corporation Method for coating the top of an electrical device
US4908935A (en) * 1989-03-22 1990-03-20 American Telephone And Telegraph Company, At&T Bell Laboratories Method for fabricating electronic devices
US5215801A (en) * 1990-08-22 1993-06-01 At&T Bell Laboratories Silicone resin electronic device encapsulant
US5240746A (en) * 1991-02-25 1993-08-31 Delco Electronics Corporation System for performing related operations on workpieces
US5271953A (en) * 1991-02-25 1993-12-21 Delco Electronics Corporation System for performing work on workpieces
US5368899A (en) * 1992-02-28 1994-11-29 Delco Electronics Corp. Automatic vertical dip coater with simultaneous ultraviolet cure
DE4329251C2 (de) * 1993-08-31 1996-08-14 Philips Patentverwaltung Anordnung zum Schutz von gegen Überspannungen empfindlichen Bauelementen auf gedruckten Schaltungsplatten
US5545440A (en) * 1994-12-05 1996-08-13 At&T Global Information Solutions Company (Aka Ncr Corporation) Method and apparatus for polymer coating of substrates
US6465743B1 (en) * 1994-12-05 2002-10-15 Motorola, Inc. Multi-strand substrate for ball-grid array assemblies and method
US5776798A (en) * 1996-09-04 1998-07-07 Motorola, Inc. Semiconductor package and method thereof
US6962829B2 (en) * 1996-10-31 2005-11-08 Amkor Technology, Inc. Method of making near chip size integrated circuit package
US6150193A (en) * 1996-10-31 2000-11-21 Amkor Technology, Inc. RF shielded device
US5981314A (en) * 1996-10-31 1999-11-09 Amkor Technology, Inc. Near chip size integrated circuit package
EP0844655A3 (en) * 1996-11-22 1999-12-15 Texas Instruments Incorporated An integrated circuit chip packaging method
KR20080111480A (ko) * 2006-03-16 2008-12-23 제이에스알 가부시끼가이샤 산화물 미립자 함유 폴리실록산 조성물 및 그의 제조 방법

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3151099A (en) * 1960-05-30 1964-09-29 Rhone Poulenc Sa Water curable organopolysiloxanes containing silicic esters and zirconic or titanic esters
GB1304362A (ja) * 1969-04-25 1973-01-24
US3729445A (en) * 1969-08-01 1973-04-24 Dow Corning Fluorosilicone polymers
BE759621A (fr) * 1969-12-01 1971-06-01 Dow Corning Copolymeres sequences d'organosiloxanes non corrosifs, vulcanisables a la temperature ambiante
US3647917A (en) * 1970-04-06 1972-03-07 Dow Corning Room temperature vulcanizable silicone rubber with unprimed adhesion
US3642692A (en) * 1970-04-09 1972-02-15 Dow Corning Room temperature vulcanizable silicone rubber with improved cleanability
US3714709A (en) * 1970-07-06 1973-02-06 Rca Corp Method of manufacturing thick-film hybrid integrated circuits
US3706695A (en) * 1970-10-12 1972-12-19 Dow Corning Method of preparing a silicone emulsion and regenerating same and electrically conductive product
US3706840A (en) * 1971-05-10 1972-12-19 Intersil Inc Semiconductor device packaging
US3719635A (en) * 1971-06-18 1973-03-06 Dow Corning Metal hydrocarbonoxides in room temperature vulcanizable silicone elastomers
US3702835A (en) * 1971-06-18 1972-11-14 Dow Corning Room temperature vulcanizable silicone elastomer containing molybdenum blue
US3840492A (en) * 1972-02-10 1974-10-08 Gen Electric Flame retardant organopolysiloxane composition
US3847848A (en) * 1972-12-04 1974-11-12 Gen Electric Two-part room temperature vulcanizable silicone rubber compositions
US3968055A (en) * 1974-10-25 1976-07-06 Combustion Engineering, Inc. Method of preparing conductive room temperature vulcanizing material
US3996189A (en) * 1975-04-29 1976-12-07 American Optical Corporation Optically clear filled silicone elastomers
JPS6043869B2 (ja) * 1977-12-28 1985-09-30 東芝シリコ−ン株式会社 常温硬化性ポリオルガノシロキサン組成物
US4257932A (en) * 1978-06-27 1981-03-24 General Electric Company Curable compositions and process
US4230754A (en) * 1978-11-07 1980-10-28 Sprague Electric Company Bonding electronic component to molded package
JPS55148446A (en) * 1979-05-10 1980-11-19 Nec Corp Component for electric circuit
JPS5636145A (en) * 1979-08-31 1981-04-09 Hitachi Ltd Thin semiconductor integrated circuit device and its manufacture
JPS56122145A (en) * 1980-02-29 1981-09-25 Shin Etsu Chem Co Ltd Resin composition for sealing semiconductor device
US4318939A (en) * 1980-08-21 1982-03-09 Western Electric Co., Incorporated Stabilized catalyzed organopolysiloxanes
US4395526A (en) * 1981-06-26 1983-07-26 General Electric Company One package, stable, moisture curable, polyalkoxy-terminated organopolysiloxane compositions and method for making

Also Published As

Publication number Publication date
ES528336A0 (es) 1984-10-01
ES8407625A1 (es) 1984-10-01
US4508758A (en) 1985-04-02
EP0114474A1 (en) 1984-08-01

Similar Documents

Publication Publication Date Title
JPS59161054A (ja) 回路の選択領域の包封方法
JP2001519838A (ja) エポキシシロキサン及びポリエポキシ樹脂のダイス接着剤又はカプセル材
JP6575220B2 (ja) 半導体装置
JPH02175760A (ja) 包封電子デバイス製品および包封方法
TW200522292A (en) Chip package sturcture
JP2834841B2 (ja) 高耐熱性樹脂封止型半導体装置
JPS6175549A (ja) 半導体素子を含む電子回路及びその製造方法
JP2873009B2 (ja) 半導体装置およびその製造方法
JP2827115B2 (ja) 樹脂封止型半導体装置
CN112435975B (zh) 散热dfn半导体器件封装结构
KR960007653A (ko) 표면보호막 및 그것을 갖는 수지봉지형 반도체 장치와 그 제조방법
JP3259968B2 (ja) 半導体装置の製法
CN104559883A (zh) 环氧固晶胶及其制备方法、多芯片嵌入式的柔性电路板
JP2922672B2 (ja) 半導体装置の製法
JP2012057052A (ja) エポキシ樹脂組成物
JP2019062016A (ja) 半導体装置の製造方法
JPS63225656A (ja) 電子部品封止用ポリフエニレンサルフアイド樹脂組成物
JPS6184041A (ja) 半導体装置
JPH05267371A (ja) 樹脂封止型半導体装置
JP2002284967A (ja) 半導体封止枠形成用樹脂組成物及び半導体封止枠の形成方法
JPS63246856A (ja) 半導体装置及びその製造方法
JP3259958B2 (ja) 半導体装置の実装方法
JPH09162001A (ja) 電子部品
KR100855787B1 (ko) 스택 패키지 스페이서용 다이 다이싱 필름
JPH1126480A (ja) 銀ペーストダイボンド材および半導体装置