JPH1126480A - 銀ペーストダイボンド材および半導体装置 - Google Patents
銀ペーストダイボンド材および半導体装置Info
- Publication number
- JPH1126480A JPH1126480A JP9181172A JP18117297A JPH1126480A JP H1126480 A JPH1126480 A JP H1126480A JP 9181172 A JP9181172 A JP 9181172A JP 18117297 A JP18117297 A JP 18117297A JP H1126480 A JPH1126480 A JP H1126480A
- Authority
- JP
- Japan
- Prior art keywords
- die
- silver paste
- bonding material
- diebond
- general formula
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Compositions Of Macromolecular Compounds (AREA)
- Paints Or Removers (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】
【課題】 内部にボイドが起こりにくく耐湿性の高い、
すなわち封止樹脂にクラックやはくりが起こりにくい銀
ペーストダイボンド材と、電子機器への実装に際して、
手間のかかる前処理を要せず、且つはんだ表面実装の加
熱に耐え、耐湿信頼性に富んだ半導体装置とを提供す
る。 【解決手段】 ２，２’−ジグリシドキシジフェニルメ
タンを５０〜１００モル％含むエポキシ樹脂およびフェ
ノール化合物を含み、粘度調整用の有機溶剤および単官
能エポキシ化合物を含まない銀ペーストダイボンド材、
および半導体素子１を、ダイボンド材硬化体６でダイパ
ッド２上に固定してなる半導体装置において、ダイボン
ド材硬化体６が前記銀ペーストダイボンド材の硬化体で
ある。
すなわち封止樹脂にクラックやはくりが起こりにくい銀
ペーストダイボンド材と、電子機器への実装に際して、
手間のかかる前処理を要せず、且つはんだ表面実装の加
熱に耐え、耐湿信頼性に富んだ半導体装置とを提供す
る。 【解決手段】 ２，２’−ジグリシドキシジフェニルメ
タンを５０〜１００モル％含むエポキシ樹脂およびフェ
ノール化合物を含み、粘度調整用の有機溶剤および単官
能エポキシ化合物を含まない銀ペーストダイボンド材、
および半導体素子１を、ダイボンド材硬化体６でダイパ
ッド２上に固定してなる半導体装置において、ダイボン
ド材硬化体６が前記銀ペーストダイボンド材の硬化体で
ある。
Description
【０００１】
【発明の属する技術分野】本発明は、銀ペーストダイボ
ンド材および半導体装置に関するものであり、さらに詳
しくは、内部にボイドが起こりにくく耐湿性の高い、す
なわち封止樹脂にクラックやはくりが起こりにくい銀ペ
ーストダイボンド材、および電子機器への実装に際し
て、手間のかかる前処理を要せず、かつはんだ表面実装
の加熱に耐え、はんだ表面実装後の耐湿信頼性に富んだ
半導体装置に関するものである。
ンド材および半導体装置に関するものであり、さらに詳
しくは、内部にボイドが起こりにくく耐湿性の高い、す
なわち封止樹脂にクラックやはくりが起こりにくい銀ペ
ーストダイボンド材、および電子機器への実装に際し
て、手間のかかる前処理を要せず、かつはんだ表面実装
の加熱に耐え、はんだ表面実装後の耐湿信頼性に富んだ
半導体装置に関するものである。
【０００２】
【従来の技術】トランジスタ、ＩＣ、ＬＳＩ等の半導体
素子は、外部環境からの保護や素子のハンドリングなど
の点より、樹脂等で封止されてパッケージングされ、半
導体装置とされている。このようなパッケージングに用
いられるパッケージとして、その代表的なものとして
は、デュアルインラインパッケージ（ＤＩＰ）がある。
このＤＩＰはピン挿入型のものであり、実装基板に対し
てそのピンが挿入されることによって取り付けるように
なっている。したがって、このＤＩＰでパッケージング
された半導体装置は、実装基板への取り付けが非常に容
易なものとなっている。
素子は、外部環境からの保護や素子のハンドリングなど
の点より、樹脂等で封止されてパッケージングされ、半
導体装置とされている。このようなパッケージングに用
いられるパッケージとして、その代表的なものとして
は、デュアルインラインパッケージ（ＤＩＰ）がある。
このＤＩＰはピン挿入型のものであり、実装基板に対し
てそのピンが挿入されることによって取り付けるように
なっている。したがって、このＤＩＰでパッケージング
された半導体装置は、実装基板への取り付けが非常に容
易なものとなっている。
【０００３】ところが近年では、ＬＳＩチップ等を搭載
した半導体装置の高集積化、高速化が進み、加えて、電
子装置の小型化、高機能化への要求から、実装の高密度
化も進んでいる。このような観点から近年では、前記Ｄ
ＩＰのようなピン挿入型のパッケージに代え、表面実装
用パッケージが主流になってきている。この種のパッケ
ージを用いた半導体装置は、平面的にピンが取り出せる
ようになっていることから薄い、軽い、小さいという特
徴を備えており、したがって実装基板に対する占有面積
が小さくてすむという利点を備えている他、基板に対す
る両面実装も可能であるという長所をも有している。
した半導体装置の高集積化、高速化が進み、加えて、電
子装置の小型化、高機能化への要求から、実装の高密度
化も進んでいる。このような観点から近年では、前記Ｄ
ＩＰのようなピン挿入型のパッケージに代え、表面実装
用パッケージが主流になってきている。この種のパッケ
ージを用いた半導体装置は、平面的にピンが取り出せる
ようになっていることから薄い、軽い、小さいという特
徴を備えており、したがって実装基板に対する占有面積
が小さくてすむという利点を備えている他、基板に対す
る両面実装も可能であるという長所をも有している。
【０００４】図面を参照しながら具体的に説明する。図
１は、表面実装用パッケージを用いた半導体装置の概略
構成図である。図１において、半導体素子１は、ダイパ
ッド２上に固定され、その周囲は封止樹脂５により封止
されている。半導体素子１とダイパッド２との固定は、
ダイボンド材硬化体６により行われる。ダイボンド材と
しては、例えば有機成分を含む銀ペーストダイボンド材
などが通常使用されている。
１は、表面実装用パッケージを用いた半導体装置の概略
構成図である。図１において、半導体素子１は、ダイパ
ッド２上に固定され、その周囲は封止樹脂５により封止
されている。半導体素子１とダイパッド２との固定は、
ダイボンド材硬化体６により行われる。ダイボンド材と
しては、例えば有機成分を含む銀ペーストダイボンド材
などが通常使用されている。
【０００５】
【発明が解決しようとする課題】しかしながら、表面実
装用パッケージを用いた半導体装置では、水分が封止樹
脂５を通ってパッケージ内に浸入し、半導体素子１の表
面や、ダイボンド材硬化体６や、ダイパッド２の裏面に
滞留することがある。とくにダイボンド材硬化体６の内
部にボイドが存在すると、パッケージ内に浸入した水分
は、このボイド内に浸透して滞留し、赤外線リフロー等
を用いるはんだ表面実装における加熱時、この滞留水分
が気化し、その蒸気圧により図２に示すように半導体素
子１とダイパッド２をそれぞれ上下に押しやり、パッケ
ージの封止樹脂５に横方向のクラックやはくりを生じさ
せてしまうという欠点がある。なお、図２中符号３はイ
ンナーリード、４はアウターリードである。
装用パッケージを用いた半導体装置では、水分が封止樹
脂５を通ってパッケージ内に浸入し、半導体素子１の表
面や、ダイボンド材硬化体６や、ダイパッド２の裏面に
滞留することがある。とくにダイボンド材硬化体６の内
部にボイドが存在すると、パッケージ内に浸入した水分
は、このボイド内に浸透して滞留し、赤外線リフロー等
を用いるはんだ表面実装における加熱時、この滞留水分
が気化し、その蒸気圧により図２に示すように半導体素
子１とダイパッド２をそれぞれ上下に押しやり、パッケ
ージの封止樹脂５に横方向のクラックやはくりを生じさ
せてしまうという欠点がある。なお、図２中符号３はイ
ンナーリード、４はアウターリードである。
【０００６】このような問題に対する解決策として、半
導体素子１をパッケージで封止した後、得られる半導体
装置全体を防湿梱包し、表面実装の直前に開封して使用
する方法や、表面実装の直前に前記半導体装置を１００
℃で２４時間乾燥させ、その後はんだ実装を行うといっ
た方法が提案され、既に実施されている。しかしなが
ら、このような前処理方法を採用した場合には、製造工
程が長くなり、手間もかかるといった新たな不都合があ
る。本発明はこのような事情に鑑みてなされたもので、
その目的とするところは、内部にボイドが起こりにくく
耐湿性の高い、すなわち封止樹脂にクラックやはくりが
起こりにくい銀ペーストダイボンド材を提供することに
ある。また、本発明の目的は、電子機器への実装に際し
て、上記のような手間のかかる前処理を要せず、かつは
んだ表面実装の加熱に耐え、はんだ表面実装後の耐湿信
頼性に富んだ半導体装置を提供することにある。
導体素子１をパッケージで封止した後、得られる半導体
装置全体を防湿梱包し、表面実装の直前に開封して使用
する方法や、表面実装の直前に前記半導体装置を１００
℃で２４時間乾燥させ、その後はんだ実装を行うといっ
た方法が提案され、既に実施されている。しかしなが
ら、このような前処理方法を採用した場合には、製造工
程が長くなり、手間もかかるといった新たな不都合があ
る。本発明はこのような事情に鑑みてなされたもので、
その目的とするところは、内部にボイドが起こりにくく
耐湿性の高い、すなわち封止樹脂にクラックやはくりが
起こりにくい銀ペーストダイボンド材を提供することに
ある。また、本発明の目的は、電子機器への実装に際し
て、上記のような手間のかかる前処理を要せず、かつは
んだ表面実装の加熱に耐え、はんだ表面実装後の耐湿信
頼性に富んだ半導体装置を提供することにある。
【０００７】
【課題を解決するための手段】本発明者は鋭意研究を重
ねた結果、上述の課題を解決するに至った。すなわち本
発明は、下記一般式（１）で表される２，２’−ジグリ
シドキシジフェニルメタンを全エポキシ成分の５０〜１
００モル％含むエポキシ樹脂、および下記一般式（２）
で表されるフェノール化合物を有機成分として含んでな
ることを特徴とする銀ペーストダイボンド材を提供する
ものである。
ねた結果、上述の課題を解決するに至った。すなわち本
発明は、下記一般式（１）で表される２，２’−ジグリ
シドキシジフェニルメタンを全エポキシ成分の５０〜１
００モル％含むエポキシ樹脂、および下記一般式（２）
で表されるフェノール化合物を有機成分として含んでな
ることを特徴とする銀ペーストダイボンド材を提供する
ものである。
【０００８】
【化７】
【０００９】
【化８】
【００１０】（式中、ｎは繰り返し数を示す）
【００１１】また本発明は、粘度調整用の有機溶剤およ
び下記一般式（３）で表される単官能エポキシ化合物を
実質上含まないことを特徴とする前記の銀ペーストダイ
ボンド材を提供するものである。
び下記一般式（３）で表される単官能エポキシ化合物を
実質上含まないことを特徴とする前記の銀ペーストダイ
ボンド材を提供するものである。
【００１２】
【化９】
【００１３】（式中、Ｒ1 はＨ、ＣＨ3 、Ｃ2 Ｈ5 、Ｃ
3 Ｈ7 またはＣ4 Ｈ9 を示す）
3 Ｈ7 またはＣ4 Ｈ9 を示す）
【００１４】さらに本発明は、半導体素子と、前記半導
体素子を固定するためのダイパッドと、前記半導体素子
および前記ダイパッド間に設けられるダイボンド材硬化
体とを備えてなる半導体装置において、前記ダイボンド
材硬化体が、上記一般式（１）で表される２，２’−ジ
グリシドキシジフェニルメタンを全エポキシ成分の５０
〜１００モル％含むエポキシ樹脂、および上記一般式
（２）で表されるフェノール化合物を有機成分として含
んでなる銀ペーストダイボンド材の硬化体であることを
特徴とする半導体装置を提供するものである。
体素子を固定するためのダイパッドと、前記半導体素子
および前記ダイパッド間に設けられるダイボンド材硬化
体とを備えてなる半導体装置において、前記ダイボンド
材硬化体が、上記一般式（１）で表される２，２’−ジ
グリシドキシジフェニルメタンを全エポキシ成分の５０
〜１００モル％含むエポキシ樹脂、および上記一般式
（２）で表されるフェノール化合物を有機成分として含
んでなる銀ペーストダイボンド材の硬化体であることを
特徴とする半導体装置を提供するものである。
【００１５】このような構成からなる銀ペーストダイボ
ンド材は、例えば図１に示した半導体装置において、半
導体素子１をダイパッド２上に固定するためのダイボン
ド材として好適に用いることができ、また、これ以外に
も各種の電子部品を電子装置に組み込む際の接着材とし
て広く用いることができる。
ンド材は、例えば図１に示した半導体装置において、半
導体素子１をダイパッド２上に固定するためのダイボン
ド材として好適に用いることができ、また、これ以外に
も各種の電子部品を電子装置に組み込む際の接着材とし
て広く用いることができる。
【００１６】
【発明の実施の形態】本発明の銀ペーストダイボンド材
は、前記一般式（１）で表される２，２’−ジグリシド
キシジフェニルメタンを全エポキシ成分の５０〜１００
モル％含むエポキシ樹脂を含むものである。２，２’−
ジグリシドキシジフェニルメタンの使用量が５０モル％
未満では、本発明の所望する効果の発現が乏しくなる。
また、前記一般式（２）で示されるフェノール化合物と
しては、とくに制限されないが、工業的に市販されてい
るレゾール樹脂またはフェノールノボラック樹脂を好適
に用いることができる。なお、銀ペーストダイボンド材
の硬化体の優れた特性を維持するために、本発明のおい
ては重合度ｎは１〜５０が好ましい。またフェノール化
合物の使用量は、エポキシ樹脂のエポキシ基総量Ｃ（モ
ル数）に対して、該フェノール化合物の水酸基総量Ｄ
（モル数）を下記条件内で調整することが望ましい。
は、前記一般式（１）で表される２，２’−ジグリシド
キシジフェニルメタンを全エポキシ成分の５０〜１００
モル％含むエポキシ樹脂を含むものである。２，２’−
ジグリシドキシジフェニルメタンの使用量が５０モル％
未満では、本発明の所望する効果の発現が乏しくなる。
また、前記一般式（２）で示されるフェノール化合物と
しては、とくに制限されないが、工業的に市販されてい
るレゾール樹脂またはフェノールノボラック樹脂を好適
に用いることができる。なお、銀ペーストダイボンド材
の硬化体の優れた特性を維持するために、本発明のおい
ては重合度ｎは１〜５０が好ましい。またフェノール化
合物の使用量は、エポキシ樹脂のエポキシ基総量Ｃ（モ
ル数）に対して、該フェノール化合物の水酸基総量Ｄ
（モル数）を下記条件内で調整することが望ましい。
【００１７】０．３×Ｃ ≦ Ｄ ≦ Ｃ
【００１８】さらに本発明においては、粘度調整用の有
機溶剤および上記一般式（３）で表される単官能エポキ
シ化合物を含まないことが望ましい。通常ダイボンドペ
ーストは、その作業性を改善するため粘度を低く設定す
る必要があり、従来は、粘度調整のため、有機溶剤また
は一般式（３）で示されるような単官能エポキシ化合物
を使用するのが一般的であった。ところが、有機溶剤ま
たは単官能エポキシ化合物は、ダイボンドペーストの熱
硬化工程で揮発しやすく、硬化体内にボイドを発生し、
前述のパッケージのクラック発生原因となる水分の貯蔵
庫を作ってしまうことを本発明者は見いだした。さらに
単官能エポキシ化合物を使用した場合はとくに、架橋密
度の低下を招きダイボンド材としての耐熱性を低下させ
て好ましくないことも分かった。
機溶剤および上記一般式（３）で表される単官能エポキ
シ化合物を含まないことが望ましい。通常ダイボンドペ
ーストは、その作業性を改善するため粘度を低く設定す
る必要があり、従来は、粘度調整のため、有機溶剤また
は一般式（３）で示されるような単官能エポキシ化合物
を使用するのが一般的であった。ところが、有機溶剤ま
たは単官能エポキシ化合物は、ダイボンドペーストの熱
硬化工程で揮発しやすく、硬化体内にボイドを発生し、
前述のパッケージのクラック発生原因となる水分の貯蔵
庫を作ってしまうことを本発明者は見いだした。さらに
単官能エポキシ化合物を使用した場合はとくに、架橋密
度の低下を招きダイボンド材としての耐熱性を低下させ
て好ましくないことも分かった。
【００１９】ジグリシドキシジフェニルメタンには、そ
の構造異性体に、２，２' −ジグリシドキシジフェニル
メタン、３，３' −ジグリシドキシジフェニルメタン、
４，４' −ジグリシドキシジフェニルメタンがあり、い
ずれもダイボンドペースト用途に使用可能である。これ
ら化合物中で２，２' −ジグリシドキシジフェニルメタ
ンの粘度が極めて低く、粘度調整用の有機溶剤または単
官能エポキシ化合物を含むことなくダイボンドペースト
の調整が可能となる。
の構造異性体に、２，２' −ジグリシドキシジフェニル
メタン、３，３' −ジグリシドキシジフェニルメタン、
４，４' −ジグリシドキシジフェニルメタンがあり、い
ずれもダイボンドペースト用途に使用可能である。これ
ら化合物中で２，２' −ジグリシドキシジフェニルメタ
ンの粘度が極めて低く、粘度調整用の有機溶剤または単
官能エポキシ化合物を含むことなくダイボンドペースト
の調整が可能となる。
【００２０】通常銀ペーストダイボンド材は、工業的に
市販されているフレーク状の銀粉を混合させ、ペースト
化されて使用されるが、本発明において、銀粉の配合量
は６０〜８５重量％とするのが好ましい。６０重量％未
満であると導電性が不十分となり、８５重量％を超える
と接着性が低下して好ましくない。また、本発明の銀ペ
ーストダイボンド材は、従来から通常用いられているそ
の他の成分を、必要に応じて適宜選択・適用することが
できる。銀ペーストダイボンド材は、温度制御が可能な
オーブンで加熱硬化して通常使用される。本発明の銀ペ
ーストダイボンド材は、粘度調整のための有機溶剤また
は単官能エポキシ化合物を使用しないため、ボイドの発
生が少なく、オーブンによる加熱硬化だけでなく、ヒー
トブロックを使用した速硬化インラインキュアも可能に
なる。本発明の銀ペーストダイボンド材によれば、その
硬化体内部にボイドの発生がなく高い耐熱性を有するも
のとなり、したがって耐湿性は高いものとなる。
市販されているフレーク状の銀粉を混合させ、ペースト
化されて使用されるが、本発明において、銀粉の配合量
は６０〜８５重量％とするのが好ましい。６０重量％未
満であると導電性が不十分となり、８５重量％を超える
と接着性が低下して好ましくない。また、本発明の銀ペ
ーストダイボンド材は、従来から通常用いられているそ
の他の成分を、必要に応じて適宜選択・適用することが
できる。銀ペーストダイボンド材は、温度制御が可能な
オーブンで加熱硬化して通常使用される。本発明の銀ペ
ーストダイボンド材は、粘度調整のための有機溶剤また
は単官能エポキシ化合物を使用しないため、ボイドの発
生が少なく、オーブンによる加熱硬化だけでなく、ヒー
トブロックを使用した速硬化インラインキュアも可能に
なる。本発明の銀ペーストダイボンド材によれば、その
硬化体内部にボイドの発生がなく高い耐熱性を有するも
のとなり、したがって耐湿性は高いものとなる。
【００２１】また本発明の半導体装置は、図１に示すよ
うに半導体素子１と、この半導体素子１を固定するため
のダイパッド２と、半導体素子１およびダイパッド２間
に設けられるダイボンド材硬化体６とを備え、ダイボン
ド材硬化体６が、前記一般式（１）で表される２，２’
−ジグリシドキシジフェニルメタンを全エポキシ成分の
５０〜１００モル％含むエポキシ樹脂、および前記一般
式（２）で表されるフェノール化合物を含んでなり、望
ましくは粘度調整用の有機溶剤および前記一般式（３）
で表される単官能エポキシ化合物を含まないことを特徴
とする銀ペーストダイボンド材の硬化体である。そのた
め、この銀ペーストダイボンド材の硬化体の内部にボイ
ドの発生がないことによって、硬化体の吸湿の度合が低
く抑えられ、したがって、はんだ表面実装時の吸湿水分
が極めて少なくなり、パッケージのクラック発生が抑え
られる。
うに半導体素子１と、この半導体素子１を固定するため
のダイパッド２と、半導体素子１およびダイパッド２間
に設けられるダイボンド材硬化体６とを備え、ダイボン
ド材硬化体６が、前記一般式（１）で表される２，２’
−ジグリシドキシジフェニルメタンを全エポキシ成分の
５０〜１００モル％含むエポキシ樹脂、および前記一般
式（２）で表されるフェノール化合物を含んでなり、望
ましくは粘度調整用の有機溶剤および前記一般式（３）
で表される単官能エポキシ化合物を含まないことを特徴
とする銀ペーストダイボンド材の硬化体である。そのた
め、この銀ペーストダイボンド材の硬化体の内部にボイ
ドの発生がないことによって、硬化体の吸湿の度合が低
く抑えられ、したがって、はんだ表面実装時の吸湿水分
が極めて少なくなり、パッケージのクラック発生が抑え
られる。
【００２２】
【実施例】以下、本発明を実施例および比較例によりさ
らに具体的に説明する。まず、本発明の銀ペーストダイ
ボンド材の実施例として表１に示す銀ペーストと比較例
として表１に示す銀ペーストをそれぞれ調製した。表１
中、２Ｐ４ＭＨＺは２−フェニル−４−メチル−５−ヒ
ドロキシメチルイミダゾールであり、ＤＢＵはジアザビ
シクロウンデセンである。なお表１において数値は配合
量であり、単位は重量部である。
らに具体的に説明する。まず、本発明の銀ペーストダイ
ボンド材の実施例として表１に示す銀ペーストと比較例
として表１に示す銀ペーストをそれぞれ調製した。表１
中、２Ｐ４ＭＨＺは２−フェニル−４−メチル−５−ヒ
ドロキシメチルイミダゾールであり、ＤＢＵはジアザビ
シクロウンデセンである。なお表１において数値は配合
量であり、単位は重量部である。
【００２３】
【表１】
【００２４】得られた銀ペーストの粘度は、東機産業
（株）製Ｅ型粘度計で測定したが、２５℃でいずれも１
５０ポイズであった。
（株）製Ｅ型粘度計で測定したが、２５℃でいずれも１
５０ポイズであった。
【００２５】これら実施例および比較例で作成した銀ペ
ーストを、リードフレームのダイパッド（銅材）上に適
量塗布し、厚さ０．５mmの７mm×７mmのガラス板を半導
体素子の代わりとしてダイボンドマウント後、１６０℃
の熱板（ホットプレート）上で熱硬化して表２の結果を
得た。
ーストを、リードフレームのダイパッド（銅材）上に適
量塗布し、厚さ０．５mmの７mm×７mmのガラス板を半導
体素子の代わりとしてダイボンドマウント後、１６０℃
の熱板（ホットプレート）上で熱硬化して表２の結果を
得た。
【００２６】
【表２】
【００２７】
【発明の効果】以上説明したように、本発明の銀ペース
トダイボンド材は、その硬化体内部にボイドの発生がな
く高い耐熱性を有するものとなることから、例えばこれ
を半導体素子固定用に用いた場合、パッケージにクラッ
クが発生することを防止することができ、各種電子装置
の耐湿信頼性を向上させることができる。本発明の半導
体装置は、ダイパッド上の半導体素子を固定するための
銀ペーストダイボンド材として前記のものを用いたもの
であるから、この銀ペーストダイボンド材の硬化体の内
部にボイドの発生がないことによって、硬化体の吸湿の
度合が低く抑えられ、したがって、はんだ表面実装時
に、吸湿された水分の蒸気圧の抑制に起因するパッケー
ジのクラック発生が防止ができる。したがって、本発明
の半導体装置は、耐パッケージクラック性、すなわち耐
湿信頼性が従来に比べて大幅に向上し、これにより電子
機器への実装に際して前処理を必要としない、高い信頼
性を有するものとなる。
トダイボンド材は、その硬化体内部にボイドの発生がな
く高い耐熱性を有するものとなることから、例えばこれ
を半導体素子固定用に用いた場合、パッケージにクラッ
クが発生することを防止することができ、各種電子装置
の耐湿信頼性を向上させることができる。本発明の半導
体装置は、ダイパッド上の半導体素子を固定するための
銀ペーストダイボンド材として前記のものを用いたもの
であるから、この銀ペーストダイボンド材の硬化体の内
部にボイドの発生がないことによって、硬化体の吸湿の
度合が低く抑えられ、したがって、はんだ表面実装時
に、吸湿された水分の蒸気圧の抑制に起因するパッケー
ジのクラック発生が防止ができる。したがって、本発明
の半導体装置は、耐パッケージクラック性、すなわち耐
湿信頼性が従来に比べて大幅に向上し、これにより電子
機器への実装に際して前処理を必要としない、高い信頼
性を有するものとなる。
【図１】半導体装置の概略構成図である。
【図２】従来の半導体装置の課題を説明するための図で
ある。
ある。
１……半導体素子、２……ダイパッド、５……封止樹
脂、６……ダイボンド材硬化体。
脂、６……ダイボンド材硬化体。
Claims (4)
- 【請求項１】 下記一般式（１）で表される２，２’−
ジグリシドキシジフェニルメタンを全エポキシ成分の５
０〜１００モル％含むエポキシ樹脂、および下記一般式
（２）で表されるフェノール化合物を有機成分として含
んでなることを特徴とする銀ペーストダイボンド材。 【化１】 【化２】 （式中、ｎは繰り返し数を示す） - 【請求項２】 粘度調整用の有機溶剤および下記一般式
（３）で表される単官能エポキシ化合物を実質上含まな
いことを特徴とする請求項１に記載の銀ペーストダイボ
ンド材。 【化３】 （式中、Ｒ1 はＨ、ＣＨ3 、Ｃ2 Ｈ5 、Ｃ3 Ｈ7 または
Ｃ4 Ｈ9 を示す） - 【請求項３】 半導体素子と、前記半導体素子を固定す
るためのダイパッドと、前記半導体素子および前記ダイ
パッド間に設けられるダイボンド材硬化体とを備えてな
る半導体装置において、前記ダイボンド材硬化体が、下
記一般式（１）で表される２，２’−ジグリシドキシジ
フェニルメタンを全エポキシ成分の５０〜１００モル％
含むエポキシ樹脂、および下記一般式（２）で表される
フェノール化合物を有機成分として含んでなる銀ペース
トダイボンド材の硬化体であることを特徴とする半導体
装置。 【化４】 【化５】 （式中、ｎは繰り返し数を示す） - 【請求項４】 前記ダイボンド材硬化体が、粘度調整用
の有機溶剤および下記一般式（３）で表される単官能エ
ポキシ化合物を実質上含まない銀ペーストダイボンド材
の硬化体であることを特徴とする請求項３に記載の半導
体装置。 【化６】 （式中、Ｒ1 はＨ、ＣＨ3 、Ｃ2 Ｈ5 、Ｃ3 Ｈ7 または
Ｃ4 Ｈ9 を示す）
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18117297A JP3760578B2 (ja) | 1997-07-07 | 1997-07-07 | 銀ペーストダイボンド材および半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18117297A JP3760578B2 (ja) | 1997-07-07 | 1997-07-07 | 銀ペーストダイボンド材および半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1126480A true JPH1126480A (ja) | 1999-01-29 |
| JP3760578B2 JP3760578B2 (ja) | 2006-03-29 |
Family
ID=16096153
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18117297A Expired - Fee Related JP3760578B2 (ja) | 1997-07-07 | 1997-07-07 | 銀ペーストダイボンド材および半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3760578B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013146504A1 (ja) | 2012-03-29 | 2013-10-03 | 田中貴金属工業株式会社 | ダイボンド用導電性ペースト及び該導電性ペーストによるダイボンド方法 |
| WO2016103528A1 (en) * | 2014-12-26 | 2016-06-30 | Henkel Japan Ltd. | Sinterable bonding material and semiconductor device using the same |
| WO2016103527A1 (en) * | 2014-12-26 | 2016-06-30 | Henkel Ag & Co. Kgaa | Sinterable bonding material and semiconductor device using the same |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02124888A (ja) * | 1988-11-02 | 1990-05-14 | Hitachi Ltd | シツフ系環状化合物、この化合物を含む組成物 |
| JPH02129257A (ja) * | 1988-11-09 | 1990-05-17 | Hitachi Ltd | 硬化性樹脂組成物，該組成物を用いた電気装置及び部品 |
| JPH02132114A (ja) * | 1988-11-11 | 1990-05-21 | Hitachi Ltd | 不飽和イミド基を持つフエノール樹脂、その組成物、及びその用途 |
-
1997
- 1997-07-07 JP JP18117297A patent/JP3760578B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02124888A (ja) * | 1988-11-02 | 1990-05-14 | Hitachi Ltd | シツフ系環状化合物、この化合物を含む組成物 |
| JPH02129257A (ja) * | 1988-11-09 | 1990-05-17 | Hitachi Ltd | 硬化性樹脂組成物，該組成物を用いた電気装置及び部品 |
| JPH02132114A (ja) * | 1988-11-11 | 1990-05-21 | Hitachi Ltd | 不飽和イミド基を持つフエノール樹脂、その組成物、及びその用途 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013146504A1 (ja) | 2012-03-29 | 2013-10-03 | 田中貴金属工業株式会社 | ダイボンド用導電性ペースト及び該導電性ペーストによるダイボンド方法 |
| WO2016103528A1 (en) * | 2014-12-26 | 2016-06-30 | Henkel Japan Ltd. | Sinterable bonding material and semiconductor device using the same |
| WO2016103527A1 (en) * | 2014-12-26 | 2016-06-30 | Henkel Ag & Co. Kgaa | Sinterable bonding material and semiconductor device using the same |
| US10141283B2 (en) | 2014-12-26 | 2018-11-27 | Henkel Ag & Co. Kgaa | Sinterable bonding material and semiconductor device using the same |
| US10446518B2 (en) | 2014-12-26 | 2019-10-15 | Henkel Ag & Co. Kgaa | Sinterable bonding material and semiconductor device using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3760578B2 (ja) | 2006-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO1998015975A1 (fr) | Dispositif semi-conducteur, substrat de montage d'une puce de semi-conducteur, leurs procedes de fabrication, adhesif, et film a double couche d'adhesif | |
| JP2002060716A (ja) | 低弾性接着剤、低弾性接着部材、低弾性接着部材を備えた半導体搭載用基板及びこれを用いた半導体装置 | |
| JP4053744B2 (ja) | 半導体装置用接着剤組成物およびそれを用いた半導体装置用接着シート | |
| JP2000154361A (ja) | 接着剤、接着部材、接着部材を備えた半導体搭載用配線基板及びこれを用いた半導体装置 | |
| JPH11209724A (ja) | 難燃化接着剤、難燃化接着部材、難燃化接着部材を備えた半導体搭載用配線基板及びこれを用いた半導体装置 | |
| JPH11284114A (ja) | 半導体装置 | |
| JPH0995651A (ja) | 導電性樹脂ペースト | |
| JPH1117075A (ja) | 半導体装置 | |
| TW200927869A (en) | Attach paste composition for semiconductor package | |
| JPH1126480A (ja) | 銀ペーストダイボンド材および半導体装置 | |
| Rabilloud | Adhesives for electronics | |
| JP2000154360A (ja) | 接着剤、接着部材、接着部材を備えた半導体搭載用配線基板及びこれを用いた半導体装置 | |
| JP3675072B2 (ja) | 半導体装置 | |
| JPH11209723A (ja) | 難燃化接着剤、難燃化接着部材、難燃化接着部材を備えた半導体搭載用配線基板及びこれを用いた半導体装置 | |
| JP2827115B2 (ja) | 樹脂封止型半導体装置 | |
| JP2660631B2 (ja) | 樹脂封止型半導体装置 | |
| JP3200251B2 (ja) | 半導体装置およびそれに用いるエポキシ樹脂組成物 | |
| JPH06196513A (ja) | 接着剤および半導体装置 | |
| JP2673764B2 (ja) | 樹脂封止型半導体装置 | |
| JP2787842B2 (ja) | 半導体用導電性樹脂ペースト | |
| JP2007182506A (ja) | 樹脂組成物及び樹脂組成物を使用して作製した半導体装置 | |
| JP2798565B2 (ja) | 半導体用導電性樹脂ペースト | |
| JPH10182942A (ja) | 液状樹脂封止材 | |
| JPH06151478A (ja) | 樹脂封止型半導体装置 | |
| KR102394174B1 (ko) | 반도체 소자용 봉지 필름 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040817 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051220 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060102 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100120 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |