JPS6184041A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6184041A
JPS6184041A JP59205505A JP20550584A JPS6184041A JP S6184041 A JPS6184041 A JP S6184041A JP 59205505 A JP59205505 A JP 59205505A JP 20550584 A JP20550584 A JP 20550584A JP S6184041 A JPS6184041 A JP S6184041A
Authority
JP
Japan
Prior art keywords
chip
layer
thermal shock
heated
coating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59205505A
Other languages
English (en)
Inventor
Rikuro Sono
薗　陸郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59205505A priority Critical patent/JPS6184041A/ja
Publication of JPS6184041A publication Critical patent/JPS6184041A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 利用分野 本発明はプラスティック封止半導体装置に関する。
従来技術 プラスチック封止半導体装置は、成形時に応力を受け、
ま次使用中に熱衝撃を受ける。ま几プラスティックと内
部リード、ワイヤ及びチップ表面の間の密着性が不充分
な場合がある。この几め、グラスチックと内部リード、
ワイヤ及びチップ表面との付着面に微少な間隙が発生し
て、外部の湿気がチップ表面に侵入し易すく、性能を低
下させる欠点があった。
問題点 湿気の侵入を防止するには、プラスチック材料と各種表
面との付着性を改良し、かつ熱衝Ｓを軽減することが必
要でおる。
解決手段 上記間５点は、チップステージの上にチップを付け、チ
ップと内部リードとの間にワイヤをボンディングしたリ
ードフレームの要部を、プラスチック封止した半導体装
置であって、チップ表面上に第１層、次に第２層の被覆
層全音し、第１層が離型剤を含まないことのみが封止用
プラスチックと相違するプラスチック材料からなり、第
２層が熱衝撃吸収性プラスチック材料からなることを特
徴とする半導体装直によって解決される。
実施例 リードフレームは、通常のように４２％Ｎｉ含有Ｆｅ合
金製でステージおよびリードを有する。
常法によって、ステージ１の上に接着剤Ａｇペースト２
を介してＳｉチップ３を載せ、加熱して接着し、次に予
めＡｇめっきしておい友内部リード４のボンディングエ
リアとチップのポンディングパッドとにＡｕワイヤ５を
渡し、加熱ポンディングして、半導体装置の要部全形成
した。
本発明の特徴である被覆層のうち、第１層は次の成分か
らなる組成物であった。
エポキシ樹脂　　　　　　　　　２７ｗｔ冬硬　　化　
　剤　　　　　　　　　　　　　　　１ｗｔ％充填剤γ
−３ｉＯ□（平均粒径１５μｒｒｔ）　　７０ｗｔ％顔
料　カーボンブラック　　　　　１ｗｔ％難燃剤　５ｂ
２０３　　　　　　　　　１ｗｔ％このプラスチック材
料ペレットｉｓｉチップ３の上に載せ、温度１５０〜１
６０℃に加熱して、ペレット’ａ−融解し硬化させて第
１層を形取した。
次に、第２ノーとし℃シリコーン樹脂をボッティングし
、温度１５０″Ｃに加熱して硬化させた。
対土用成形材料は、通常のよう（Ｃｉ！ｉｌ！型剤？含
み、上記第１層プラスチック材料１００重量部に台底ワ
ックス１重１ｓｔ−加えたものを、常法によって、金型
内で加熱成形してパッケージケ形成した。
チップ表面に接するグラスチック材料が、成形体とは異
なって離型剤を含まないので、チップおよびワイヤとの
付着性を改良し、かつ第１層の上に形取した８Ｉ！２層
が熱衝撃吸収性でらるので、成形体とチップとの間の熱
衝撃を軽減し、こｎにより内部リードおよびワイヤと図
形体との付着面に間隙を生ずることを防止できる。
発明の効果 本発明の半４本装置は、耐湿性全改良し、従来バイアス
ＰＣＴ寿命が２００時間であったものが、４００時間ま
で向上した。
【図面の簡単な説明】
第１図は本発明の半導体装なの実施言様の断面図である
。 １・・・・・・ステージ、２・・・・・・接看層、３・
・・・・・チップ、４・・・・・・内部リード、５・・
・・・・ワイヤ、６・・・・・・第１被覆層、７・・・
・・・８ｇ２被覆層、８・・・・・・成形体。

Claims (1)

    【特許請求の範囲】
  1. １、ステージの上にチップを付け、チップと内部リード
    の間にワイヤをボンディングしたリードフレームの要部
    を、プラスチック封止した半導体装置であって、チップ
    表面上に第１層、次に第２層の被覆層を有し、第１層が
    離型剤を含まないことのみが封止用プラスチックと相違
    するプラスチック材料からなり、第２層が熱衝撃吸収性
    プラスチック材料からなることを特徴とする半導体装置
    。
JP59205505A 1984-10-02 1984-10-02 半導体装置 Pending JPS6184041A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59205505A JPS6184041A (ja) 1984-10-02 1984-10-02 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59205505A JPS6184041A (ja) 1984-10-02 1984-10-02 半導体装置

Publications (1)

Publication Number Publication Date
JPS6184041A true JPS6184041A (ja) 1986-04-28

Family

ID=16507971

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59205505A Pending JPS6184041A (ja) 1984-10-02 1984-10-02 半導体装置

Country Status (1)

Country Link
JP (1) JPS6184041A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0417787A2 (en) * 1989-09-13 1991-03-20 Kabushiki Kaisha Toshiba Multimold semiconductor device and the manufacturing method therefor
JP2009530826A (ja) * 2006-03-17 2009-08-27 インターナショナル レクティファイアー コーポレイション 改良されたチップスケールパッケージ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0417787A2 (en) * 1989-09-13 1991-03-20 Kabushiki Kaisha Toshiba Multimold semiconductor device and the manufacturing method therefor
US5057457A (en) * 1989-09-13 1991-10-15 Kabushiki Kaisha Toshiba Multimold semiconductor device and the manufacturing method therefor
JP2009530826A (ja) * 2006-03-17 2009-08-27 インターナショナル レクティファイアー コーポレイション 改良されたチップスケールパッケージ

Similar Documents

Publication Publication Date Title
JPS59161054A (ja) 回路の選択領域の包封方法
JPH02175760A (ja) 包封電子デバイス製品および包封方法
CN110301042A (zh) 带有导线键合网的半导体封装
JPS6184041A (ja) 半導体装置
JP2834841B2 (ja) 高耐熱性樹脂封止型半導体装置
JPS5922349A (ja) 半導体装置
JPH03149864A (ja) リードフレーム
JPS6315448A (ja) 半導体装置
JP3099864B2 (ja) 半導体素子を有する回路装置及びその製造方法
JPS6175549A (ja) 半導体素子を含む電子回路及びその製造方法
JPH02292850A (ja) リードフレーム
JPS63133654A (ja) 光消去型半導体メモリ装置
JPS60178651A (ja) 半導体装置
JPS615530A (ja) 半導体装置
JPH01278757A (ja) リードフレーム
JPS5988854A (ja) 半導体装置
JPH03265161A (ja) 樹脂封止型半導体装置
JPH0239443A (ja) 半導体装置
JPS63133653A (ja) 光消去型半導体メモリ装置
JPH08264686A (ja) 樹脂封止型半導体装置及びその製造方法
JPH0237752A (ja) 半導体装置
JPS63151054A (ja) 半導体装置
JPH01205454A (ja) リードフレーム
JPH11145346A (ja) 半導体封止用樹脂組成物および半導体装置
JPS59208735A (ja) 半導体装置