JP3259968B2 - 半導体装置の製法 - Google Patents

半導体装置の製法

Info

Publication number
JP3259968B2
JP3259968B2 JP13341791A JP13341791A JP3259968B2 JP 3259968 B2 JP3259968 B2 JP 3259968B2 JP 13341791 A JP13341791 A JP 13341791A JP 13341791 A JP13341791 A JP 13341791A JP 3259968 B2 JP3259968 B2 JP 3259968B2
Authority
JP
Japan
Prior art keywords
epoxy resin
semiconductor device
resin composition
package
sealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP13341791A
Other languages
English (en)
Other versions
JPH0567703A (ja
Inventor
一雅 五十嵐
富士夫 北村
徳 長沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP13341791A priority Critical patent/JP3259968B2/ja
Publication of JPH0567703A publication Critical patent/JPH0567703A/ja
Application granted granted Critical
Publication of JP3259968B2 publication Critical patent/JP3259968B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、信頼性に優れた半導体
置の製法に関するものである。
【0002】
【従来の技術】トランジスタ,IC,LSI等の半導体
素子は、外部環境からの保護の観点および素子のハンド
リングを可能にする観点から、プラスチツクパツケージ
等により封止され半導体装置化されている。この種のパ
ツケージの代表例としては、デユアルインラインパツケ
ージ(DIP)がある。このDIPは、ピン挿入型のも
のであり、実装基板に対してピンを挿入することにより
半導体装置を取り付けるようになつている。
【0003】最近は、LSIチツプ等の半導体装置の高
集積化と高速化が進んでおり、加えて電子装置を小形で
高機能にする要求から、実装の高密度化が進んでいる。
このような観点からDIPのようなピン挿入型のパツケ
ージに代えて、表面実装型パツケージが主流になつてき
ている。この種のパツケージを用いた半導体装置におい
ては、平面的にピンを取り出し、これを実装基板表面に
直接半田等によつて固定するようになつている。このよ
うな表面実装型半導体装置は、上記のように平面的にピ
ンが取り出せるようになつており、薄い,軽い、小さい
という利点を備えている。したがつて、実装基板に対す
る占有面積が小さくてすむという利点を備えている他、
基板に対する両面実装も可能であるという長所も有して
いる。
【0004】
【発明が解決しようとする課題】ところが、上記のよう
な表面実装用パツケージを用いた半導体装置において表
面実装前にパツケージ自体が吸湿している場合には、半
田実装時に水分の蒸気圧によつて、パツケージにクラツ
クが生じるという問題がある。すなわち、図1に示すよ
うな表面実装型半導体装置において、水分は矢印Aのよ
うに封止樹脂1を通つて、パツケージ3内に浸入し、主
としてSi−チツプ7の表面やダイボンドパツド4の裏
面に滞溜する。そして、ベーパーフエーズソルダリング
等の半田表面実装を行う際に、上記滞溜水分が、上記半
田実装における加熱により気化し、その蒸気圧により、
図2に示すようにダイボンドパツド4の裏面の樹脂部分
を下方に押しやり、そこに空隙5をつくると同時にパツ
ケージ3にクラツク6を生じさせる。図1および図2に
おいて、2はリードフレーム、8はボンデイングワイヤ
ーである。
【0005】このような問題に対する解決策として、半
導体素子をパツケージで封止した後、得られる半導体装
置全体を密封し、表面実装の直前に開封して使用する方
法や、表面実装の直前に上記半導体装置を100℃で2
4時間乾燥させ、その後半田実装を行うという方法が提
案され、すでに実施されている。しかしながら、このよ
うな前処理方法によれば、製造工程が長くなる上、手間
がかかるという問題がある。
【0006】本発明は、このような事情に鑑みなされた
もので、電子機器への実装に際して前処理を要すること
なく、しかも半田実装時の加熱に耐えうる低応力性に優
れた半導体装置を効率良く製造することのできる半導体
装置の製法の提供をその目的とする。
【0007】
【課題を解決するための手段】上記の目的を達成するた
め、本発明は、エポキシ樹脂組成物を用い半導体素子を
トランスフアー成形により樹脂封止して半導体装置を製
造する方法であつて、上記エポキシ樹脂組成物として下
記の(A)〜(C)成分を含み、下記の(C)成分の含
有量がエポキシ樹脂組成物全体の70〜85重量%に設
定されているエポキシ樹脂組成物を用い、かつエポキシ
樹脂組成物による樹脂封止時に、後硬化工程を省略する
半導体装置の製法を要旨とする。 (A)下記の一般式(1)で表される結晶性エポキシ樹
脂。
【化3】 (B)下記の一般式(2)で表されるフエノールノボラ
ツク樹脂。
【化4】 (C)無機質充填剤。
【0008】
【作用】エポキシ樹脂を主成分とする熱硬化型樹脂組成
物を用いトランスフアー成形により樹脂封止された半導
体パツケージは、印刷配線回路基板(PCB)に半田浸
漬して表面実装されるが、この際に発生するパツケージ
クラツクを防止する方法としては、封止樹脂に対する
吸湿を抑制する、ダイボンドパツドの裏面および半導
体素子の表面と封止樹脂との間の接着力を高める、封
止樹脂自体の強度を高めるという3つの方法が考えられ
る。本発明者らは、上記の封止樹脂に対する吸湿を抑
制するという方法に注目し、これを中心に研究を重ねた
結果、疎水性エポキシ樹脂骨格を有するトランスフアー
成形用エポキシ樹脂組成物を用いると、封止樹脂に対す
る吸湿が抑制され、耐半田パツケージクラツク性が大幅
に改善向上するということを突き止めた。そして、この
疎水性エポキシ樹脂骨格からなるトランスフアー成形用
封止樹脂組成物について、それが低吸湿性であるための
最良成形条件および最良硬化条件等について一連の研究
を重ねた結果、本発明に係る特殊なエポキシ樹脂組成物
を用いると、後硬化(アフターキユア)工程を経由させ
ることなく樹脂封止が可能になり、このように後硬化工
程を経由させないことにより、封止樹脂の吸水率が低く
なり、半導体装置の信頼性の低下も生じなくなることを
突き止め本発明に到達した。
【0009】つぎに、本発明を詳しく説明する。
【0010】本発明に用いられるエポキシ樹脂組成物
は、特殊なエポキシ樹脂(A成分)と、フエノールノボ
ラツク樹脂(B成分)と、無機質充填剤(C成分)とを
用いて得られるものであつて、通常、粉末状もしくはそ
れを打錠したタブレツト状になつている。
【0011】上記特殊なエポキシ樹脂(A成分)は、ビ
フエニル型エポキシ樹脂で、下記の一般式(1)で表さ
れる結晶性エポキシ樹脂である。
【0012】
【化5】
【0013】このように、グリシジル基を有するフエニ
ル環に低級アルキル基を付加することにより撥水性を有
するようになる。そして、上記一般式(1)で表される
結晶性エポキシ樹脂のみでエポキシ樹脂成分を構成して
もよいし、耐半田パツケージクラツク性の劣化を招かな
い範囲でそれ以外の通常用いられるエポキシ樹脂と併用
してもよい。後者の場合には、エポキシ樹脂成分の一部
が上記一般式(1)で表される結晶性エポキシ樹脂で構
成されることとなる。上記通常用いられるエポキシ樹脂
としては、クレゾールノボラツク型エポキシ樹脂,フエ
ノールノボラツク型エポキシ樹脂,ノボラツクビスA型
やビスフエノールA型エポキシ樹脂等各種のエポキシ樹
脂があげられる。このように両者を併用する場合には、
上記一般式(1)で表されるエポキシ樹脂(A成分)を
エポキシ樹脂成分全体の50重量%(以下「%」と略
す)以上に設定するのが好ましく、特に好ましくは80
%以上である。
【0014】上記フエノールノボラツク樹脂(B成分)
は、下記の一般式(2)で表される。
【0015】
【化6】
【0016】上記一般式(2)で表されるフエノールノ
ボラツク樹脂としては、軟化点70〜100℃,水酸基
当量100〜110を有するものを用いるのが好まし
い。
【0017】上記特殊なエポキシ樹脂(A成分)とフエ
ノールノボラツク樹脂(B成分)の配合割合は、化学量
論的当量比で、特殊なエポキシ樹脂(A成分)中のエポ
キシ基1当量に対してフエノールノボラツク樹脂(B成
分)中の水酸基が0.9〜1.3となるように配合する
ことが好適である。
【0018】上記特殊なエポキシ樹脂(A成分)および
フエノールノボラツク樹脂(B成分)とともに用いられ
る無機質充填剤(C成分)としては、結晶性および溶融
性シリカが用いられ、なかでも平均粒子径が3〜20μ
mで最大粒子径が100μm未満の不定形破砕溶融シリ
カを用いるのが好ましい。そして、この無機質充填剤
(C成分)の含有量は、エポキシ樹脂組成物全体の70
〜85%の範囲に設定する必要がある。すなわち、無機
質充填剤の含有量が70%未満では一般に封止樹脂組成
物の硬化物の吸湿量が増大し、85%を超えると一般に
トランスフアー成形時の熔融粘度が高くなり、成形物の
ボイドの残存,キヤビテイ充填不良,ワイヤフローおよ
びステージシフトの増大等と成形物の品質が低下するか
らである。
【0019】なお、本発明に用いられるエポキシ樹脂組
成物には、上記A〜C成分以外にも、必要に応じて従来
から用いられているその他の添加剤が含有される。
【0020】上記その他の添加剤としては、硬化促進
剤,難燃剤,難燃助剤,内部離型剤,着色剤,接着助
剤,低応力化付与剤,ハイドロタルサイト等の各種イオ
ントラツプ剤等があげられる。
【0021】上記硬化促進剤としては、アミン系,アミ
ン系−ホウ素系混合物,リン系,リン系−ホウ素系混合
物等の硬化促進剤等があげられ、単独でもしくは併せて
用いられる。
【0022】上記難燃剤および難燃助剤としては、ノボ
ラツク型ブロム化エポキシ樹脂,ビスA型ブロム化エポ
キシ樹脂,三酸化アンチモンもしくは五酸化アンチモン
等の化合物等が用いられ、これらは単独でもしくは併せ
て用いられる。
【0023】上記内部離型剤としては、高級脂肪酸,高
級脂肪酸エステル,高級脂肪酸カルシウム,高級脂肪酸
アミド,ポリエチレン等の公知のワツクス化合物等があ
げられ、単独でもしくは併せて用いられる。
【0024】上記着色剤としては、各種カーボンブラツ
ク,酸化チタンおよびその他必要に応じて公知の各種顔
料や染料等があげられ、これらは単独でもしくは併せて
用いられる。
【0025】上記接着助剤としては、従来公知の各種シ
ラン系カツプリング剤,各種チタン系カツプリング剤等
があげられる。上記シラン系カツプリング剤としては、
グリシジルエーテルタイプ,アミンタイプ,チオシアン
タイプ,ウレアタイプ等のメトキシないしはエトキシシ
ラン等があげられ、単独でもしくは併せて用いられる。
そして、上記接着助剤は、場合により、例えば前記フエ
ノールノボラツク樹脂(B成分)を用いて撹拌装置付き
の反応容器を120〜180℃、特に好ましくは130
〜150℃に昇温させて反応させるように用いることが
できる。
【0026】この発明に用いられるエポキシ樹脂組成物
は、上記各成分を用いて、例えばつぎのようにして製造
することができる。すなわち、上記各成分を適宜配合し
予備混合した後、ミキシングロール機等の混練機にかけ
加熱状態で混練して溶融混合する。そして、これを室温
に冷却した後、公知の手段によつて粉砕し、必要に応じ
て打錠するという一連の工程により製造することができ
る。
【0027】このようなエポキシ樹脂組成物を用いての
半導体素子の封止は、例えば、金線等で電気的接続のな
された半導体素子を搭載したリードフレームを成形金型
を用いてトランスフアー成形によりモールド成形するこ
とができる。このようなトランスフアー成形としては、
一般に、多数のキヤビテイーを同時にレジンモールドす
るタイプや1ポツト1キヤビテイーから1ポツト数個ど
り1キヤビテイまでの小ポツト径でトランスフアー成形
するマルチプレスシステムまでの各種トランスフアーモ
ールド方式等があげられる。そして、上記トランスフア
ー成形では、150〜200℃までの温度範囲において
数10秒から数100秒の成形時間をかけてモールドを
行う。このモールド過程では、エポキシ樹脂組成物を加
熱し、溶融状態で成形機のプランジヤーによつてキヤビ
テイー内に移送し、ゲル化して硬化した形状で成形を終
了し、金型から離型して半導体装置としてのプラスチツ
ク封止が完了する。
【0028】そして、上記工程の後、通常、150〜2
00℃の温度で数10分から数時間、具体的には175
℃で3〜20時間の後硬化(アフターキユア)工程で封
止樹脂の架橋反応を促進させるのが一般的である。しか
し、この発明のエポキシ樹脂組成物は、上記後硬化工程
を行うことなく硬化可能であり、このように後硬化工程
を経由させない方がパツケージに対する吸湿抑制効果が
一層発揮される。すなわち、この発明の半導体装置の製
造工程において、例えば、トランスフアー成形温度での
エポキシ樹脂組成物のゲル化時間を、好適には10〜4
0秒、特に好適には10〜25秒に設定することによ
り、成形金型からの離型の際に全く不具合を生じず、し
かもパツケージは、後硬化工程を経由した場合に比べて
低吸湿性に優れるようになる。すなわち、上記のように
して樹脂封止を行うことにより、半田実装工程時におい
て、パツケージクラツクの発生が抑制され、半田耐熱性
に優れた高い信頼性を有する半導体装置が得られるよう
になる。
【0029】
【発明の効果】以上のように、本発明の製法にて得られ
半導体装置は、前記特殊なエポキシ樹脂(A成分)
と、フエノールノボラツク樹脂(B成分)と、特定範囲
に配合された無機質充填剤(C成分)とを含む特殊なエ
ポキシ樹脂組成物を用いて半導体素子を樹脂封止して構
成されており、上記各成分の相互作用により、封止樹脂
の吸湿が抑制され、半田実装におけるような過酷な条件
下においてもパツケージクラツクが生ずることがなく、
優れた耐湿信頼性を備えている。しかも、本発明の方法
は、上記耐湿信頼性に富んだ半導体装置を、封止樹脂の
後硬化工程を省略して製造するのであつて、従来のよう
に封止樹脂の後硬化工程という長時間の工程が省略され
ていることから封止作業性の高効率化を実現できる。
【0030】つぎに、実施例について比較例と併せて説
明する。
【0031】まず、エポキシ樹脂組成物の作製に際し
て、下記に示す化合物を準備した。
【0032】《エポキシ樹脂A》 4,4’−ビス(2,3−エポキシプロポキシ)−3,
3’,5,5’−テトラメチルビフエニル:エポキシ当
量195 《エポキシ樹脂B》 o−クレゾールノボラツク型エポキシ樹脂:エポキシ当
量195
【0033】《硬化剤A》 前記一般式(2)で表される繰り返し数n=1〜00の
フエノールノボラツク樹脂:軟化点86℃,水酸基当量
106 《無機質充填剤》 破砕溶融シリカ:平均粒子径7μm,最大粒子径90μ
m 《硬化促進剤A》 トリフエニルホスフイン 《硬化促進剤B》 1,8−ジアザビシクロ(4,3,0)ノネン−5 《難燃剤A》 ノボラツク型ブロム化エポキシ樹脂:エポキシ当量27
5 《難燃剤B》 三酸化アンチモン 《着色剤》 カーボンブラツク 《内部離型剤》 高級脂肪酸エステルワツクス 《接着助剤》 3−グリシドキシプロピルトリメトキシシラン
【0034】
【実施例1〜5】下記の表1に示す各成分を用い同表に
示す割合で配合し、ミキシングロール機にかけて100
℃で5分間混練してシート状樹脂組成物を作製した。つ
いで、このシート状樹脂組成物を粉砕し、目的とするト
ランスフアー成形用エポキシ樹脂組成物を得た。
【0035】
【表1】
【0036】
【比較例1〜5】後硬化工程を行つた場合の硬化物特性
および半導体装置の特性を測定するため、上記実施例に
より得られたトランスフアー成形用エポキシ樹脂組成物
比較例として準備した。
【0037】
【比較例6〜9】下記の表2に示す各成分を用い、同表
に示す割合で配合した。それ以外は実施例1と同様にし
て目的とするトランスフアー成形用エポキシ樹脂組成物
を得た。
【0038】
【表2】
【0039】上記実施例および比較例で得られたトラン
スフアー成形用エポキシ樹脂組成物の175℃ゲル化時
間(熱盤法)、硬化物特性(ガラス転移温度、線膨張係
数、25℃および260℃における曲げ弾性率,曲げ強
度、85℃/85%RH×168hrにおける吸水率)
を測定した。なお、比較例の硬化物は175℃の恒温槽
中にて5時間の後硬化工程を行つた。
【0040】また、上記トランスフアー成形用エポキシ
樹脂組成物を用いて、公知のトランスフアー成形法によ
り、175±5℃に加熱された成形用金型を用いて半導
体素子をモールド(成形時間120秒)して半導体装置
を得た。この半導体装置は、80pin四方向フラツト
パツケージ(QFP:20mm×14mm×厚み2.0mm)
で、サイズ8mm×8mmのダイボンドプレート上に熱硬化
エポキシ銀ペーストを用いて7.5mm×7.5mmの半導
体素子が接合されており、42アロイリードフレームの
インナーリードと20μm金線により電気的に接続され
ている。さらに、比較例品は、175℃の恒温槽中にて
5時間の後硬化工程を行った。このようにして作製した
半導体装置を、85℃で85%RH恒温恒湿槽に96時
間放置した後、260℃の半田浴中に10秒間浸漬し、
パツケージクラツクの発生を観察した。その結果を下記
の表3,表4および表5に示した。
【0041】
【表3】
【0042】
【表4】
【0043】
【表5】
【0044】*:熔融粘度が極めて高くなり、トランス
フアー成形に用いる試験片が作製できなかつた。
【0045】上記表3,表4および表5の結果から、比
較例6〜9の硬化物は強度が低く吸水率が高い。また、
半田クラツク試験でのクラツク発生数も多い。そして、
比較例1〜5の硬化物は比較例6〜9に比べて若干特性
に優れている。また、半田クラツク試験でのクラツク発
生数も比較例6〜9と比較して良好である。しかし、実
施例と比べた場合、比較例1〜5は全ての特性において
劣つている。これに対して、実施例の硬化物は強度が高
く吸水率も比較例に比べて低い。しかも、半田クラツク
試験でのクラツク発生数も少ない。さらに、実施例品は
後硬化工程を経由せずに作製し、製造時間が短縮化され
製造されたものである。
【図面の簡単な説明】
【図1】従来の半導体装置のパツケージクラツク発生状
況を説明する縦断面図である。
【図2】従来の半導体装置のパツケージクラツク発生状
況を説明する縦断面図である。
フロントページの続き (72)発明者 長沢 徳 大阪府茨木市下穂積1丁目1番2号 日 東電工株式会社内 (56)参考文献 特開 平3−47827(JP,A) 特開 平3−93828(JP,A) 特開 平3−220226(JP,A) 特開 平4−218523(JP,A)

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 エポキシ樹脂組成物を用い半導体素子を
    トランスフアー成形により樹脂封止して半導体装置を製
    造する方法であつて、上記エポキシ樹脂組成物として下
    記の(A)〜(C)成分を含み、下記の(C)成分の含
    有量がエポキシ樹脂組成物全体の70〜85重量%に設
    定されているエポキシ樹脂組成物を用い、かつエポキシ
    樹脂組成物による樹脂封止時に、後硬化工程を省略する
    ことを特徴とする半導体装置の製法。 (A)下記の一般式(1)で表される結晶性エポキシ樹
    脂。 【化1】 (B)下記の一般式(2)で表されるフエノールノボラ
    ツク樹脂。 【化2】 (C)無機質充填剤。
  2. 【請求項2】 エポキシ樹脂組成物が、トランスフアー
    成形温度におけるゲル化時間が10〜40秒である請求
    記載の半導体装置の製法。
JP13341791A 1991-05-08 1991-05-08 半導体装置の製法 Expired - Lifetime JP3259968B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13341791A JP3259968B2 (ja) 1991-05-08 1991-05-08 半導体装置の製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13341791A JP3259968B2 (ja) 1991-05-08 1991-05-08 半導体装置の製法

Publications (2)

Publication Number Publication Date
JPH0567703A JPH0567703A (ja) 1993-03-19
JP3259968B2 true JP3259968B2 (ja) 2002-02-25

Family

ID=15104287

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13341791A Expired - Lifetime JP3259968B2 (ja) 1991-05-08 1991-05-08 半導体装置の製法

Country Status (1)

Country Link
JP (1) JP3259968B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6372080B1 (en) 1993-03-29 2002-04-16 Hitachi Chemical Company, Ltd Process for fabricating a crack resistant resin encapsulated semiconductor chip package
US6046072A (en) 1993-03-29 2000-04-04 Hitachi Chemical Company, Ltd. Process for fabricating a crack resistant resin encapsulated semiconductor chip package
WO1996027900A1 (fr) * 1995-03-07 1996-09-12 Nitto Denko Corporation Procede de production de dispositif a semi-conducteur et pastille d'etancheite utilisee pour ce procede
US6156865A (en) * 1998-11-19 2000-12-05 Nec Corporation Flame retardant thermosetting resin composition

Also Published As

Publication number Publication date
JPH0567703A (ja) 1993-03-19

Similar Documents

Publication Publication Date Title
JP3167853B2 (ja) 半導体装置
JP3259968B2 (ja) 半導体装置の製法
JPH05230284A (ja) 樹脂組成物その製造法並びに樹脂封止型半導体装置
JPH08157561A (ja) 半導体封止用エポキシ樹脂組成物及び半導体装置
JP2922672B2 (ja) 半導体装置の製法
JP2519280B2 (ja) 半導体装置
JPH1171444A (ja) エポキシ樹脂組成物及び半導体装置
JPH10324795A (ja) 半導体封止用エポキシ樹脂組成物および半導体装置
JP2519278B2 (ja) 半導体装置
JPH09169891A (ja) 封止材用エポキシ樹脂組成物、その製造方法及び無機充填材
JP3014857B2 (ja) 半導体装置
JPH1135797A (ja) 半導体封止用エポキシ樹脂組成物及び半導体装置
JPH03116952A (ja) 半導体装置
JP2872828B2 (ja) 半導体装置
JPH09129786A (ja) 半導体装置
JP3259958B2 (ja) 半導体装置の実装方法
JPH11100491A (ja) エポキシ樹脂組成物及び半導体装置
JP3356398B2 (ja) ディスクリート素子封止用のエポキシ樹脂組成物および樹脂封止型半導体装置
JP2579338B2 (ja) 半導体装置
JP3239970B2 (ja) 半導体装置
JP3005328B2 (ja) 封止用エポキシ樹脂組成物
JP2756342B2 (ja) 半導体封止用エポキシ樹脂組成物
JPH11181237A (ja) エポキシ樹脂組成物及び半導体装置
JPH0625510A (ja) エポキシ樹脂組成物
JP2002146162A (ja) エポキシ樹脂組成物及び半導体装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111214

Year of fee payment: 10

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20111214