JP2872828B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2872828B2
JP2872828B2 JP3145472A JP14547291A JP2872828B2 JP 2872828 B2 JP2872828 B2 JP 2872828B2 JP 3145472 A JP3145472 A JP 3145472A JP 14547291 A JP14547291 A JP 14547291A JP 2872828 B2 JP2872828 B2 JP 2872828B2
Authority
JP
Japan
Prior art keywords
epoxy resin
semiconductor device
package
resin composition
epoxy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3145472A
Other languages
English (en)
Other versions
JPH04343252A (ja
Inventor
稔 中尾
英人 木村
恒 中島
和弘 池村
保守 吉村
務 西岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP3145472A priority Critical patent/JP2872828B2/ja
Publication of JPH04343252A publication Critical patent/JPH04343252A/ja
Application granted granted Critical
Publication of JP2872828B2 publication Critical patent/JP2872828B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、信頼性、特に半田実
装時の耐半田性に優れ、かつ生産性に優れた半導体装置
に関するものである。
【0002】
【従来の技術】トランジスタ,IC,LSI等の半導体
素子は、外部環境の保護の観点および素子のハンドリン
グを可能にする観点から、プラスチツクパツケージ等に
より封止され半導体装置化されている。この種のパツケ
ージの代表例としては、デユアルインラインパツケージ
(DIP)がある。このDIPは、ピン挿入型のもので
あり、実装基板に対してピンを挿入することにより半導
体装置を取り付けるようになつている。
【0003】最近は、LSIチツプ等の半導体装置の高
集積化と高速化が進んでおり、加えて電子装置を小形で
高機能にする要求から、実装の高密度化が進んでいる。
このような観点からDIPのようなピン挿入型のパツケ
ージに代えて、表面実装型パツケージが主流になつてき
ている。この種のパツケージを用いた半導体装置におい
ては、平面的にピンを取り出し、これを実装基板表面に
直接半田等によつて固定するようになつている。このよ
うな表面実装型半導体装置は、平面的にピンが取り出せ
るようになつており、薄い,軽い,小さいという利点を
備えている。したがつて、実装基板に対する占有面積が
小さくてすみ、さらに基板に対する両面実装も可能であ
るという長所を有している。
【0004】
【発明が解決しようとする課題】ところが、上記のよう
な表面実装型パツケージを用いた半導体装置において表
面実装前にパツケージ自体が吸湿している場合には、半
田実装時に水分の蒸気圧によつて、パツケージにクラツ
クが生じるという問題がある。すなわち、図1に示すよ
うな表面実装型半導体装置において、水分は矢印Aのよ
うに封止樹脂1を通つて、またリードフレーム2と封止
樹脂1との隙間を通つてパツケージ3内に浸入し、主と
してリードフレーム2のダイボンドパツド4の裏面に滞
溜する。そして、ベーパーフエーズソルダリング等の半
田表面実装を行う際に、上記滞溜水分が、上記半田実装
における加熱により気化し、その蒸気圧により、図2に
示すように、ダイボンドパツド4の裏面の樹脂部分を下
方に押しやり、そこに空隙5をつくると同時にパツケー
ジ3にクラツク6を生じさせる。図1および図2におい
て、7は半導体素子、8はボンデイングワイヤーであ
る。
【0005】このような問題に対する解決策として、半
導体素子をパツケージで封止した後、得られる半導体装
置全体を密封し、表面実装の直前に開封して使用する方
法や、表面実装の直前に上記半導体装置を100℃で2
4時間乾燥させ、その後の半田実装を行うという方法が
提案され、すでに実施されている。しかしながら、この
ような前処理方法によれば、製造工程が長くなる上、手
間がかかるという問題が生じる。
【0006】この発明は、このような事情に鑑みなされ
たもので、電子機器への実装に際して前処理を要するこ
となく、しかも半田実装時の加熱に耐えうる高温時の高
強度と、低吸湿性に優れた樹脂組成物により封止され、
それゆえに半田実装時の信頼性に優れた半導体装置の提
供をその目的とする。
【0007】
【課題を解決するための手段】上記の目的を達成するた
め、この発明の半導体装置は、少なくとも一部が下記の
一般式(1)で表されるエポキシ樹脂からなる主剤成分
と、フエノール樹脂からなる硬化剤成分とを含有するエ
ポキシ樹脂組成物を用いて半導体素子を封止するという
構成をとる。
【0008】
【化3】
【0009】
【作用】パツケージクラツクの発生を防止する方法とし
ては、封止樹脂に対する吸湿を抑制する、ダイボン
ドパツドの裏面および半導体素子の表面と封止樹脂との
間の接着力を高める、封止樹脂自体の強度を高めるの
三つの方法が考えられる。すなわち、この発明は、主と
して上記およびの方法にもとづき封止樹脂の高い吸
湿性を大幅に低減させ、エポキシ樹脂系封止樹脂に対す
る吸湿を抑制させ、かつ封止樹脂自体の高温時における
強度を向上させることにより、パツケージ自体の耐湿性
の向上を意図するものである。そのため、この発明は、
上記一般式(1)で表されるエポキシ樹脂を用いるもの
であり、それによつて、半田実装におけるような高温下
(215〜260℃)での封止樹脂の耐パツケージクラ
ツク性の大幅な向上を実現できる。
【0010】この発明に用いられるエポキシ樹脂組成物
は、全部もしくは一部が前記一般式(1)で表される特
殊なエポキシ樹脂からなる主剤成分と、フエノール樹脂
からなる硬化剤成分とを用いて得られるものであつて、
通常、粉末状もしくはそれを打錠したタブレツト状にな
つている。
【0011】上記特殊なエポキシ樹脂からなる主剤に
は、下記の一般式(1)で表されるエポキシ樹脂がその
まま、もしくは他の通常用いられるエポキシ樹脂ととも
に用いられる。
【0012】
【化4】
【0013】上記一般式(1)で表されるエポキシ樹脂
のなかでも、エポキシ当量200〜250、軟化点80
〜100℃のものを用いるのが好適である。
【0014】上記特殊なエポキシ樹脂は、それ自体でエ
ポキシ樹脂主剤成分を構成してもよいし、先に述べたよ
うに、通常用いられるその他のエポキシ樹脂と併用して
もよい。上記その他のエポキシ樹脂としては、特に限定
するものではなく、通常用いられるエポキシ樹脂、例え
ばクレゾールノボラツク型,フエノールノボラツク型お
よびビスフエノールA型等の各種のエポキシ樹脂があげ
られる。これらのエポキシ樹脂のなかでも、融点が室温
を超えており、室温下では固形状もしくは高粘度の液状
を呈するものを用いることが好結果をもたらす。上記ノ
ボラツク型エポキシ樹脂としては、通常、エポキシ当量
150〜250,軟化点50〜130℃のものが用いら
れ、クレゾールノボラツク型エポキシ樹脂としては、エ
ポキシ当量180〜210,軟化点60〜110℃のも
のが一般に用いられる。このように上記一般式(1)で
表されるエポキシ樹脂と通常用いられるエポキシ樹脂の
両者を併用する場合における両者の配合割合は、前者1
00重量部(以下「部」と略す)に対して後者0〜10
0部の範囲内に設定することが効果の点から好ましい。
すなわち、通常用いられるエポキシ樹脂の配合割合が上
記範囲を超えると低吸湿性に優れた封止樹脂が得られな
くなる傾向がみられるからである。
【0015】上記エポキシ樹脂主剤成分の硬化剤として
作用するフエノール樹脂としては、フエノールノボラツ
ク型,クレゾールノボラツク型等のフエノール樹脂があ
げられる。これらノボラツク型フエノール樹脂は、軟化
点50〜110℃,水酸基当量が70〜150のものを
用いることが好ましい。特に上記ノボラツク型フエノー
ル樹脂のなかでも、クレゾールノボラツクを用いること
が好結果をもたらす。
【0016】上記特殊なエポキシ樹脂からなる主剤成分
と硬化剤成分との配合比は、主剤成分中のエポキシ基1
当量当たり硬化剤成分中の水酸基が0.5〜2.0当量
となるように配合することが好適である。より好適なの
は0.8〜1.2当量である。
【0017】また、一般に、上記特殊なエポキシ樹脂か
らなる主剤成分およびフエノール樹脂からなる硬化剤成
分とともに無機質充填剤が用いられる。上記無機質充填
剤としては、通常、結晶性あるいは溶融性シリカ粉末が
用いられる。これ以外に、酸化アルミニウム,酸化ベリ
リウム,炭化ケイ素,窒化ケイ素等の充填剤を使用する
ことができる。このような無機質充填剤としては、最大
粒径50μm以下,平均粒径2〜15μmの破砕フイラ
ーと、最大粒径100μm以下,平均粒径10〜25μ
mの球状フイラーとを併用することが効果の点で好まし
い。このように両者を併用することにより、従来の封止
樹脂に比較して、約4倍の強度をえることができると同
時に、エポキシ樹脂組成物に対して優れた流動性を付与
させることが可能となる。この無機質充填剤の含有量
は、エポキシ樹脂組成物全体の70〜80重量%の範囲
内に設定することが好適である。
【0018】なお、この発明に用いるエポキシ樹脂組成
物には、必要に応じて上記各成分以外に難燃化剤,カツ
プリング剤,硬化促進剤,ワツクス等が用いられる。
【0019】上記難燃化剤としては、ノボラツク型ブロ
ム化エポキシもしくはビスA型ブロム化エポキシ,三酸
化アンチモンおよび五酸化アンチモン等の化合物を適宜
単独でもしくは併せて使用することが行われる。
【0020】上記カツプリング剤としては、グリシジル
エーテルタイプ,アミンタイプ,チオシアンタイプ,ウ
レアタイプ等のメトキシないしはエトキシシランが、適
宜に単独でもしくは併せて用いられる。その使用方法
は、充填剤に対して、ドライブレンドしたり、もしくは
予備加熱反応したり、さらに有機成分原料に対する予備
混合等自由に使用される。
【0021】上記硬化促進剤としては、アミン系,リン
系,ホウ素系等の硬化促進剤があげられ、単独でもしく
は併せて用いられる。
【0022】上記ワツクスとしては、高級脂肪酸,高級
脂肪酸エステル,高級脂肪酸カルシウム等の化合物があ
げられ、単独でもしくは併せて使用される。
【0023】この発明に用いられるエポキシ樹脂組成物
は、例えばつぎのようにして製造することができる。す
なわち、上記各成分原料を適宜配合し予備混合した後、
ミキシングロール機等の混練機にかけ加熱状態で混練し
て溶融混合する。ついで、これを室温に冷却した後、公
知の手段によつて粉砕し、必要に応じて打錠するという
一連の工程により製造することができる。
【0024】このようなエポキシ樹脂組成物を用いての
半導体素子の封止は、特に限定するものではなく、通常
のトランスフアー成形等の公知のモールド方法により行
うことができる。
【0025】このようにして得られる半導体装置は、エ
ポキシ樹脂組成物中に含まれる前記一般式(1)の特殊
なエポキシ樹脂の作用により、封止樹脂の吸湿量が従来
のものに比べ大幅に減少するため、半田実装に際しても
パツケージクラツク等が生じることがない。
【0026】
【発明の効果】以上のように、この発明の半導体装置
は、上記のような特殊なエポキシ樹脂を含有する特殊な
エポキシ樹脂組成物を用いて半導体素子を封止して構成
されているため、半田実装におけるような過酷な条件下
においてもパツケージクラツクを生ずることがない。特
に、上記特殊なエポキシ樹脂組成物による封止により、
40ピン以上、特に80ピン以上もしくはチツプの長辺
が8mm以上の大形の半導体装置において上記のような高
信頼性が得られるようになるのであり、これが大きな特
徴である。
【0027】つぎに、実施例について比較例と併せて説
明する。
【0028】
【実施例1〜5、比較例1〜3】下記の表1に示す原料
を同表に示す割合で配合し、90〜110℃に加熱した
ロール混練機にかけて3分間溶融混練した。ついで、こ
の溶融物を冷却後粉砕して、さらに打錠を行いタブレツ
ト化して半導体封止用エポキシ樹脂組成物を得た。
【0029】
【表1】
【0030】上記実施例1〜5および比較例1〜3で得
られたエポキシ樹脂組成物を用い、半導体素子をトラン
スフアー成形でモールドすることにより半導体装置を作
製した。上記半導体装置は、80ピン四方向フラツトパ
ツケージ(QFP)(20mm×14mm×厚み2.25m
m)で6.0mm×6.0mmのチツプを有するものであ
る。
【0031】このようにして得られた半導体装置につい
て、85℃/85%RH下で72時間吸湿後、260℃
で10秒間半田浸漬したときのパツケージクラツクの発
生数を測定し下記の表2に示した。また、エポキシ樹脂
組成物の硬化物のガラス転移温度(Tg)をTMA装置
(熱機械分析装置)を用いて測定し、室温および250
℃における曲げ強度をJIS K6911に基づく曲げ
試験により測定評価した。さらに、直径50mmで厚み1
mmのエポキシ樹脂組成物製円板を成形し、これの85℃
/85%RH下で300時間後の吸水率を測定した。こ
れらの結果を表2に併せて示した。さらに、上記半田浸
漬試験後の半導体装置を、121℃のプレツシヤークツ
カー試験(PCTテスト)槽にて、300時間耐湿信頼
性試験を行い、その試験により生じた半導体素子の不良
数をカウントし表2に併せて示した。
【0032】
【表2】
【0033】表2の結果から、比較例品は吸湿率が高
く、高温時の樹脂強度が低いため、全ての半導体装置に
パツケージクラツクが発生しやすく、PCTテストによ
る耐湿信頼性にも劣つている。これに対して、実施例品
では吸湿量が低く、高温時の樹脂強度が高いためパツケ
ージクラツクの発生が生じ難く、PCTテストによる耐
湿信頼性に優れ、高い信頼性を備えていることがわか
る。
【図面の簡単な説明】
【図1】従来の半導体装置のパツケージクラツク発生状
況を説明する縦断面図である。
【図2】従来の半導体装置のパツケージクラツク発生状
況を説明する縦断面図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 池村 和弘 大阪府茨木市下穂積1丁目1番2号 日 東電工株式会社内 (72)発明者 吉村 保守 大阪府茨木市下穂積1丁目1番2号 日 東電工株式会社内 (72)発明者 西岡 務 大阪府茨木市下穂積1丁目1番2号 日 東電工株式会社内 (56)参考文献 特開 平1−268711(JP,A) 特開 平1−272624(JP,A) 特開 平1−275620(JP,A) 特開 平1−275626(JP,A) 特開 平1−292024(JP,A) 特開 平2−91965(JP,A) 特開 平2−189327(JP,A) 特開 平3−116954(JP,A) (58)調査した分野(Int.Cl.6,DB名) H01L 23/28 - 23/30 C08G 59/24 C08G 59/62

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 少なくとも一部が下記の一般式(1)で
    表されるエポキシ樹脂からなる主剤成分と、フエノール
    樹脂からなる硬化剤成分とを含有するエポキシ樹脂組成
    物を用いて半導体素子を封止してなる半導体装置。 【化1】
  2. 【請求項2】 少なくとも一部が下記の一般式(1)で
    表されるエポキシ樹脂からなる主剤成分と、フエノール
    樹脂からなる硬化剤成分とを含有する半導体封止用エポ
    キシ樹脂組成物。 【化2】
JP3145472A 1991-05-20 1991-05-20 半導体装置 Expired - Fee Related JP2872828B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3145472A JP2872828B2 (ja) 1991-05-20 1991-05-20 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3145472A JP2872828B2 (ja) 1991-05-20 1991-05-20 半導体装置

Publications (2)

Publication Number Publication Date
JPH04343252A JPH04343252A (ja) 1992-11-30
JP2872828B2 true JP2872828B2 (ja) 1999-03-24

Family

ID=15386041

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3145472A Expired - Fee Related JP2872828B2 (ja) 1991-05-20 1991-05-20 半導体装置

Country Status (1)

Country Link
JP (1) JP2872828B2 (ja)

Also Published As

Publication number Publication date
JPH04343252A (ja) 1992-11-30

Similar Documents

Publication Publication Date Title
JP2002212264A (ja) 半導体封止用エポキシ樹脂組成物及びそれを用いた半導体装置
JP3200413B2 (ja) 半導体装置の製法
JP2872828B2 (ja) 半導体装置
JP2519280B2 (ja) 半導体装置
JP3259968B2 (ja) 半導体装置の製法
JP2519278B2 (ja) 半導体装置
JP2922672B2 (ja) 半導体装置の製法
JP2519277B2 (ja) 半導体装置
JPH03116952A (ja) 半導体装置
JP3014857B2 (ja) 半導体装置
JP2965392B2 (ja) 半導体装置
JP2506220B2 (ja) 半導体装置
JP2001226565A (ja) 半導体装置
JP3259958B2 (ja) 半導体装置の実装方法
JPH03201468A (ja) 半導体装置
JPH03201467A (ja) 半導体装置
JPH11100491A (ja) エポキシ樹脂組成物及び半導体装置
JP2824026B2 (ja) 半導体装置
JP2579338B2 (ja) 半導体装置
JP3074155B2 (ja) 半導体装置
JP3463615B2 (ja) 半導体封止用エポキシ樹脂組成物及びそれを用いた半導体装置
JPH06204360A (ja) 半導体装置
JPH06163754A (ja) 半導体装置
JP3005328B2 (ja) 封止用エポキシ樹脂組成物
JPH08245758A (ja) 半導体装置およびそれに用いる半導体封止用樹脂組成物

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees