TWI805789B - 半導體封裝及其製造方法 - Google Patents

半導體封裝及其製造方法 Download PDF

Info

Publication number
TWI805789B
TWI805789B TW108122082A TW108122082A TWI805789B TW I805789 B TWI805789 B TW I805789B TW 108122082 A TW108122082 A TW 108122082A TW 108122082 A TW108122082 A TW 108122082A TW I805789 B TWI805789 B TW I805789B
Authority
TW
Taiwan
Prior art keywords
filler
semiconductor
molding member
coating layer
region
Prior art date
Application number
TW108122082A
Other languages
English (en)
Other versions
TW202018894A (zh
Inventor
吳準英
金賢基
金祥洙
金承煥
李鎔官
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202018894A publication Critical patent/TW202018894A/zh
Application granted granted Critical
Publication of TWI805789B publication Critical patent/TWI805789B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54413—Marks applied to semiconductor devices or parts comprising digital information, e.g. bar codes, data matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本發明概念提供一種半導體封裝及一種製造所述半導體封裝的方法。所述半導體封裝包括：封裝基板；至少一個半導體晶片，安裝於封裝基板上；以及模製構件，環繞所述至少一個半導體晶片。模製構件包含填料。填料中的每一者包括核及環繞核的塗佈層。核包含非電磁性材料且塗佈層包含電磁性材料。模製構件包括分別具有填料的不同分佈的區。

Description

半導體封裝及其製造方法
本發明概念是有關於一種半導體封裝及一種製造所述半導體封裝的方法，且更具體而言，是有關於一種包括環繞半導體晶片的模製構件的半導體封裝及一種製造所述半導體封裝的方法。
[相關申請案的交叉參考]
本申請案主張於2018年8月1日在韓國智慧財產局提出申請的韓國專利申請案第10-2018-0090056號的權利，所述韓國專利申請案的全部揭露內容併入本案供參考。
如今，隨著電子產品市場中對可攜式裝置的需求一直在快速增長，持續需要安裝於電子產品上的電子組件具有小的尺寸(size)及輕的重量。為了電子組件的小尺寸及輕重量，裝載於電子組件中的半導體封裝需要減小尺寸且需要具有處理高容量資料的能力。裝載於此種半導體封裝中的半導體晶片藉由被模製構件環繞而被覆蓋。通常，當材料隨機混合時，模製構件中包含的填 料的位置是固定的，且因此，很難根據半導體封裝的類型選擇性地改變模製構件中填料的位置。
為高效地保護半導體封裝結構中的半導體晶片，本發明概念提供一種半導體封裝，在所述半導體封裝中，可利用電場及/或磁場在模製構件中控制填料的位置。
為高效地保護半導體封裝結構中的半導體晶片，本發明概念亦提供一種製造半導體封裝的方法，在所述半導體封裝中可利用電場及/或磁場在模製構件中控制填料的位置。
本發明概念的特徵及效果並非僅限於上述特徵及效果，且此項技術中具有通常知識者可藉由以下說明清楚地理解其他特徵及效果。
根據本發明概念的態樣，一種半導體封裝包括：封裝基板；至少一個半導體晶片，安裝於所述封裝基板上；以及模製構件，環繞所述半導體晶片且包含填料。所述填料中的每一者包括核及環繞所述核的塗佈層。所述核包含非電磁性材料且所述塗佈層包含電磁性材料。所述模製構件包括分別具有所述填料的不同分佈的區。
根據本發明概念的另一態樣，一種半導體封裝包括：封裝基板；至少一個半導體晶片，安裝於所述封裝基板上；以及模製構件，環繞所述半導體晶片。所述模製構件包含分佈於環氧材 料中的填料。所述填料中的每一者包括核及覆蓋所述核的塗佈層。所述核是非電磁性材料且所述塗佈層是電磁性材料。所述填料被配置成藉由可被施加至所述模製構件的電場或磁場而在所述模製構件中在特定方向上移動，且所述模製構件包括分別具有所述填料的不同分佈的區。
根據本發明概念的另一態樣，一種製造半導體封裝的方法包括：在封裝基板上安裝至少一個半導體晶片；在所述封裝基板上塗佈包含填料的模製材料，以環繞所述至少一個半導體晶片；藉由對所述模製材料施加電場或磁場而使所述填料在所述模製材料中在特定方向上移動；以及藉由使所述模製材料固化而形成模製構件。所述填料各自包括核及環繞所述核的塗佈層。所述核是非電磁性材料，且所述塗佈層是環繞所述核的電磁性材料。
10、20、30、40、50、60、1030:半導體封裝
100:封裝基板
110:本體
120:上部電極接墊
130:下部電極接墊
140:內連線
150:外部連接端子
200:半導體晶片
210:半導體基板
220:半導體裝置層
230:下部連接墊
240:半導體內連線層
250:內部連接端子
300:模製構件
300M:模製材料
310:填料/第一填料
311、321、331、341:核
311D、321D、331D、341D:直徑
313、323、333、343:塗佈層
313T、323T、333T、343T:厚度
320:第二填料
330:第三填料
340:第四填料
400:殼體
400S、510:內部區
410:注入路徑
420、520:電場單元
430、530:磁場單元
500:殼體/殼體單元
500B:底部殼體
500T:頂部殼體
1000:半導體模組
1010:模組基板
1020:控制晶片
1050:輸入/輸出端子
1100:系統
1110:控制器
1120:輸入/輸出裝置
1130:記憶體
1140:介面
1150:匯流排
DL:劃切線
RE:環氧緻密層
RF:填料緻密層
RF1:第一填料緻密層
RF2:第二填料緻密層
RF3:第三填料緻密層
RF4:第四填料緻密層
S10:方法
S100、S200、S300、S400、S500:步驟
T400、T500:處理時間
WA、WB:高度差
結合所附圖式閱讀以下詳細說明，將更清楚地理解本發明概念的實施例，在所附圖式中：圖1是根據實施例的半導體封裝的剖視圖。
圖2至圖4是分別示出根據其他實施例的半導體封裝的剖視圖。
圖5及圖6分別是根據其他實施例的半導體封裝的剖視圖。
圖7A是根據本發明概念的實施例的用於闡述製造半導體封裝的方法的流程圖，且圖7B是示出根據實施例的製造半導體封裝 的方法中的處理時間的一組圖。
圖8A至圖8D是示出根據實施例的製造半導體封裝的方法的剖視圖。
圖9A至圖9D是示出根據另一實施例的製造半導體封裝的方法的剖視圖。
圖10A至圖10C是示出半導體封裝的翹曲的剖視圖。
圖11是示出根據實施例的包括半導體封裝的半導體模組的俯視圖。
圖12是示出根據本發明概念的實施例的半導體封裝的系統的示意圖。
在下文中，將參照附圖詳細闡述本發明概念的實施例。
圖1是根據本發明概念的實施例的半導體封裝10的剖視圖。
參照圖1，半導體封裝10包括：封裝基板100；半導體晶片200，安裝於封裝基板100上；以及模製構件300，環繞半導體晶片200。
作為支撐基板的封裝基板100可包括本體110、下部保護層及上部保護層。封裝基板100可基於印刷電路板(printed circuit board，PCB)、晶圓基板、陶瓷基板、玻璃基板、中介基板等形成。在根據本發明概念的實施例中，封裝基板100可為PCB。 然而，封裝基板100並非僅限於PCB。
同時，封裝基板100中形成有內連線140，且內連線140可經由連接至封裝基板100的上表面中的上部電極接墊120的柱結構、焊料凸塊、焊料球及焊料層中的至少一者電性連接至半導體晶片200。
另外，在封裝基板100的下表面中的下部電極接墊130處可放置有外部連接端子150。封裝基板100可經由外部連接端子150藉由電性連接而連接至電子裝置或系統板的模組基板。
內連線140是多層的或單層的，且可形成於本體110中，且外部連接端子150與半導體晶片200可經由內連線140彼此電性連接。用於保護本體110的下部保護層及上部保護層可例如包含阻焊劑。
當封裝基板100是PCB時，本體110通常可藉由以下方法來實施：將諸如熱固性樹脂、環氧系樹脂(例如阻燃劑4(frame retardant 4，FR-4))、雙馬來醯亞胺三嗪(bismaleimide triazine，BT)及味之素構成膜(Ajinomoto Build up Film，ABF)等的高分子材料壓縮成特定厚度且將上述被壓縮的材料形成為箔形狀；在箔形狀的兩個表面上塗佈銅箔；以及藉由圖案化形成作為電性訊號的傳輸路徑的內連線140。除了連接至端子(外部連接端子150及內部連接端子250)的區(例如，上部電極接墊120及下部電極接墊130)之外，可將阻焊劑塗佈於本體110的下表面及上表面上，且因此，可實施下部保護層及上部保護層。
可將PCB劃分成單層PCB及雙層PCB，在單層PCB中，內連線140僅形成於PCB的一個表面中，而在雙層PCB中，內連線140則形成於PCB的兩個表面中。另外，藉由利用被稱為預浸體的絕緣體，可將銅箔設計成具有至少三個層，且藉由根據銅箔中的層的數目形成至少三個內連線140，可實施多層PCB。封裝基板100並非僅限於上述PCB的結構或材料。
半導體封裝10可具有其中半導體晶片200安裝於封裝基板100上的結構。儘管圖1示出其中僅一個半導體晶片200安裝於封裝基板100上的實施例，但是可將多個半導體晶片200安裝於封裝基板100上。
半導體晶片200可為記憶體晶片或邏輯晶片。
記憶體晶片可為揮發性記憶體晶片或非揮發性記憶體晶片。揮發性記憶體晶片可包括現有的揮發性記憶體晶片(例如動態隨機存取記憶體(dynamic random access memory，DRAM)、靜態RAM(static RAM，SRAM)、閘流體RAM(thyristor RAM，TRAM)、零電容器RAM(zero capacitor RAM，ZRAM)或雙電晶體RAM(twin transistor RAM，TTRAM))以及正在開發的揮發性記憶體晶片。非揮發性記憶體晶片可包括現有的非揮發性記憶體晶片(例如快閃記憶體、磁性RAM(magnetic RAM，MRAM)、自旋轉移矩MRAM(spin-transfer torque MRAM，SST-MRAM)、鐵電式RAM(ferroelectric RAM，FRAM)、相變RAM(phase change RAM，PRAM)、電阻式RAM(resistive RAM，RRAM)、奈米管 RRAM、聚合物RAM、奈米浮閘記憶體、全像記憶體、分子電子記憶體或絕緣體電阻改變記憶體)以及正在開發的非揮發性記憶體晶片。
邏輯晶片可被實施成例如微處理器、圖形處理器、訊號處理器、網路處理器、晶片組、音訊編解碼器、視訊編解碼器、應用處理器或系統晶片(system on chip，SoC)，但邏輯晶片並非僅限於此。微處理器可例如包括單核處理器或多核處理器。
半導體晶片200可包括半導體基板210、半導體裝置層220、下部連接墊230、半導體內連線層240及內部連接端子250。
半導體晶片200可在半導體基板210中具有主動面(active surface)及面對主動面的非主動面(inactive surface)。半導體基板210中的主動面可為面對封裝基板100的上表面的表面。在半導體基板210的主動面中可形成有多個主動/被動元件及下部連接墊230。
內部連接端子250可形成於封裝基板100與半導體晶片200的主動面之間。內部連接端子250可分別接觸下部連接墊230。半導體晶片200可經由內部連接端子250電性連接至封裝基板100。
半導體基板210可包括形成於半導體基板210的主動面處的半導體裝置層220。半導體內連線層240可形成於半導體裝置層220中且經由下部連接墊230電性連接至內部連接端子250。
半導體基板210可例如包含矽。作為另一種選擇，半導 體基板210可包含：半導體元素，例如鍺；或者化合物半導體，如碳化矽(SiC)、砷化鎵(GaAs)、砷化銦(InAs)及磷化銦(InP)。作為另一種選擇，半導體基板210可具有絕緣體上矽(silicon on insulator，SOI)結構。舉例而言，半導體基板210可包括埋入式氧化物(buried oxide，BOX)層。半導體基板210可包括導電區，例如摻雜有雜質的井或摻雜有雜質的結構。另外，半導體基板210可具有各種裝置隔離結構，如淺溝渠隔離(shallow trench isolation，STI)結構。
半導體裝置層220可包括半導體內連線層240，所述半導體內連線層240用於將多個單獨的裝置連接至形成於半導體基板210中的其他內連線。半導體內連線層240可包括至少一個金屬內連線層及至少一個通孔插塞(via plug)。舉例而言，半導體內連線層240可具有多層結構，在所述多層結構中至少兩個金屬內連線層或至少兩個通孔插塞交替堆疊。
下部連接墊230可放置於半導體裝置層220上，且電性連接至半導體裝置層220中的半導體內連線層240。半導體內連線層240可經由下部連接墊230電性連接至內部連接端子250。下部連接墊230可例如包含Al、Cu、Ni、W、Pt及Au中的至少一者。
在半導體裝置層220上可形成有鈍化層以保護半導體裝置層220上的半導體內連線層240以及放置於半導體裝置層220下方的另一結構以免受外部衝擊或濕氣的影響。鈍化層可暴露出下部連接墊230的上表面的至少一部分。
內部連接端子250可分別放置於下部連接墊230上。內部連接端子250可用於將半導體晶片200電性連接至封裝基板100。經由內部連接端子250，可自外部提供作為用於操作半導體晶片200的訊號的控制訊號、電源訊號及接地訊號中的至少一者；可自外部提供欲儲存於半導體晶片200中的資料訊號；或者可向外部提供儲存於半導體晶片200中的資料。內部連接端子250可例如包括柱結構、焊料凸塊、焊料球及焊料層中的至少一者。
模製構件300可被形成為環繞半導體晶片200的側面、下表面及上表面。然而，不同於圖1中所示，半導體晶片200的上表面可藉由模製構件300的上表面被暴露出。
模製構件300可例如由環氧模製化合物形成。環氧模製化合物可具有自約15GPa至約30GPa的楊氏模量(Young's Modulus)及自約3ppm至約30ppm的熱膨脹係數。
模製構件300並非僅限於環氧模製化合物，且亦可包含各種材料，例如環氧材料、熱固性材料、熱塑性材料、紫外線處理材料等。熱固性材料可包括苯酚型固化劑、酸酐型固化劑、胺型固化劑及丙烯酸聚合物添加劑。
同時，模製構件300可利用模製底部填充(molded underfill，MUF)製程形成，且因此，覆蓋半導體晶片200的外側輪廓的材料可相同於填充半導體晶片200與封裝基板100之間的區的材料。如圖所示，內部連接端子250可放置於半導體晶片200與封裝基板100之間，且模製構件300可環繞內部連接端子250。
對於模製構件300，藉由注入製程將適量的模製材料注入至封裝基板100上，且藉由固化操作形成半導體封裝10的外形。根據需要，在加壓製程(pressurization process)(例如，壓製)中，可壓製模製材料以形成半導體封裝10的外形。在此種情形中，可慮及模製材料的物理特性(例如，黏度)來設定製程條件，例如模製材料的注入與加壓之間的延遲時間、所注入的模製材料的量以及加壓溫度/壓力。
模製構件300的側面與頂表面可具有直角形式，所述直角具有約90度的角度。在沿劃切線切割封裝基板100以製作半導體封裝10的製程中，模製構件300的側面與上表面一般形成直角。儘管未示出，但是可在半導體封裝10的側面的區處形成包含半導體晶片的資料(例如，條形碼、數字、字符(character)或符號等)的標記圖案。
模製構件300可保護半導體晶片200免受外部影響(例如污染及衝擊)。為此，模製構件300可具有可至少完全環繞半導體晶片200的厚度。由於模製構件300完全環繞封裝基板100，因此模製構件300的寬度可實質上等於半導體封裝10的寬度。
另外，由環氧模製化合物形成的模製構件300可在環氧模製化合物中包含大量填料310。填料可為球形的。舉例而言，模製構件300可由環氧材料形成，所述環氧材料包含至少自約50重量%至約90重量%的填料310。在此種情形中，填料310可被配置成具有二氧化矽(其是氧化矽的一種)或氧化鋁系材料作為核， 且被配置成包括環繞核311的塗佈層313。
在根據本發明概念的實施例中，填料310可包括為非電磁性材料的核及為電磁性材料的塗佈層313，塗佈層313環繞核311。為了對電場或磁場作出反應，填料310可具有球體形式、小板(platelet)形式或纖維形式，所述形式是藉由塗佈金屬、金屬氧化物、碳材料、功能性聚合物等製成。根據被施加至模製構件300的電場或磁場的方向，可將填料310的流動及分佈改變至期望的方向上。
在根據本發明概念的實施例中，模製構件300只要包含填料310便可使用，而不論模製構件300是何種形式(例如粉末、顆粒、液體或片材)。
更具體而言，塗佈層313可包含金屬、金屬氧化物、聚合物、聚合物電解質及碳複合材料中的一者，且塗佈層313可利用眾所習知的方法(例如，溶膠-凝膠法、共沉澱法、熱噴塗法、乳液法、熱液合成法或噴霧乾燥法(spray drying method))而形成為目標結構。
根據被施加至模製構件300的外力的類型，塗佈層313可由不同的材料形成。在一些實施例中，塗佈層313可包含聚合物、聚合物電解質及碳複合材料中的一者，聚合物、聚合物電解質及碳複合材料是對電場作出反應的材料。在其他實施例中，塗佈層313可包含金屬及金屬氧化物中的一者，金屬及金屬氧化物是對磁場作出反應的材料。
此處，詳細闡述其中塗佈層313由對磁場作出響應的材料形成的情形。包含於塗佈層313中且對磁場作出響應的材料可不僅被解釋為如被磁化的磁性材料一樣具有磁性的材料，亦可被解釋為被磁場磁化且被吸引至磁場的粒子，例如鐵或氧化鐵。
塗佈層313可為由鐵磁性材料(ferromagnetic material)、軟磁性材料(soft magnetic material)或順磁性材料(paramagnetic material)形成的粉末粒子。塗佈層313可為例如氧化鐵(FeO、Fe2O3、Fe2O4、Fe3O4)、鐵氧體材料(例如，Ni-Zn鐵氧體或Mn-Zn鐵氧體、坡莫合金(permalloy)或森達斯特合金(sendust))的粉末，且可包含金屬粉末如鎳(Ni)、鋅(Zn)、錳(Mn)、鈷(Co)、鎂(Mg)、鋁(Al)、鋇(Ba)、銅(Cu)或鐵(Fe)。作為另一種選擇，可將鐵氧體粉末與金屬粉末的混合物用於塗佈層313。
塗佈層313中包含的材料的粒子可具有約1微米、幾微米或幾十微米的顆粒結構。
在模製構件300中，填料310的分佈相對高的區可被稱為填料緻密層(filler dense layer)RF，且填料310的分佈相對低的區可被稱為環氧緻密層RE。
藉由利用電場或磁場，填料310可被控制成以較模製構件300中的其他區中更高的密度分佈於模製構件300的局部區中。如圖所示，填料緻密層RF可被形成為使得填料310放置於內部連接端子250周圍，且在半導體晶片200與封裝基板100之間 的區中具有相對高的分佈。
在形成包括填料310的模製構件300以環繞半導體晶片200的製程期間或之後，填料310可藉由對模製構件300施加電場或磁場而在模製構件300中在目標方向上傳送。
電場單元420(參見圖8A)及/或磁場單元430(參見圖8A)可放置於模製構件300的上部區或下部區處，且其細節將在下文中進行闡述。在此種情形中，填料310可藉由由電場單元420(參見圖8A)形成的電場或由磁場單元430(參見圖8A)形成的磁場在模製構件300中在特定方向上移動。因此，如圖1中所示，填料緻密層RF可形成於模製構件300的下部區中，且環氧緻密層RE可形成於模製構件300的上部區中。
可藉由使模製構件300固化來固定填料緻密層RF及環氧緻密層RE的位置。固化可為熱固化或光固化。被固化的模製構件300失去流動性，且當去除電場單元420(參見圖8A)及磁場單元430(參見圖8A)時，填料緻密層RF及環氧緻密層RE的位置可得到保持。
如今，隨著電子產品市場中對可攜式裝置的需求一直在快速增長，持續需要裝載於電子產品中的電子組件具有小尺寸及輕重量。為達成電子組件的小尺寸及輕重量，裝載於電子組件中的半導體封裝需要具有減小的尺寸以及具有處理高容量資料的能力。在半導體封裝的有限結構中實施高容量記憶體需要小的半導體晶片堆疊的厚度，且因此，半導體封裝的厚度正在穩步減小。 裝載於此種半導體封裝中的半導體晶片藉由被模製構件環繞而受到保護。
在與根據本發明概念的半導體封裝10不同的普通半導體封裝中，模製構件中包含的填料的位置在隨機混合的狀態下固定，且因此，很難根據半導體封裝的類型選擇性地改變模製構件中填料的位置。
另一方面，在根據本發明概念的半導體封裝10中，填料310可分佈於模製構件300中，且在形成模製構件300的製程中，可藉由對被維持為流體狀態或液體流體狀態的模製構件300施加電場或磁場而誘導在模製構件300的局部區中形成填料緻密層RF，填料緻密層RF是由高分佈的填料310形成的層。接著，藉由使具有流動性的模製構件300固化，填料緻密層RF可在具有流動性的狀態下固定於模製構件300中。
換言之，在根據本發明概念的半導體封裝10中，可利用電場或磁場來控制填料在模製構件300中的位置，且半導體晶片可以小的厚度進行堆疊，且因此，可實施適合於高積集度(integration)的半導體封裝。
圖2至圖4是分別示出根據其他實施例的半導體封裝20、半導體封裝30及半導體封裝40的剖視圖。
以下將闡述的半導體封裝20、半導體封裝30及半導體封裝40中所包括的組件及組件中所包含的材料實質上相同於或相似於以上參照圖1闡述的組件或材料。因此，為了便於闡釋起見， 將主要闡述半導體封裝10(參見圖1)與半導體封裝20、30、40之間的不同。
參照圖2，在根據本發明概念的半導體封裝20中，填料緻密層RF(其是模製構件300中填料310具有相對高的分佈的區)可與半導體晶片200分開且被放置於模製構件300的上部區處。
填料310可藉由電場或磁場在第一方向上的力(例如，拉力)而在模製構件300中在特定方向上移動。填料310可被控制成相較於在模製構件300中的其他區中，在模製構件300中的局部區中具有相對高的分佈。如圖2中所示，填料緻密層RF可被形成為使得填料310放置於模製構件300的最外側區處，且環氧緻密層RE可被形成為使得填料310以相對較低的分佈放置於半導體晶片200的周邊區處以及半導體晶片200與封裝基板100之間的區處。
可藉由使模製構件300固化來固定填料緻密層RF及環氧緻密層RE的位置。當電場或磁場被去除時，填料緻密層RF及環氧緻密層RE的位置可得到保持。
參照圖3，在根據本發明概念的半導體封裝30中，填料緻密層RF(其是模製構件300中填料310具有相對高的分佈的區)可放置於半導體晶片200的周邊區處。
填料310可藉由電場或磁場在第一方向上的力在模製構件300中在特定方向上移動。填料310可被控制成相較於在模製構件300中的其他區中，在模製構件300中的局部區中具有相對 高的分佈。如圖3所示，填料緻密層RF被形成為使得填料310環繞半導體晶片200的周邊區，且環氧緻密層RE可被形成為使得填料310以相對低的分佈放置於半導體晶片200的除半導體晶片200的周邊區之外的外側區處。
可藉由使模製構件300固化來固定填料緻密層RF及環氧緻密層RE的位置。當電場或磁場被去除時，填料緻密層RF及環氧緻密層RE的位置可得到保持。
參照圖4，在根據本發明概念的半導體封裝40中，填料緻密層RF(其是模製構件300中填料310具有相對高的分佈的區)可放置於模製構件300的側壁區處。
填料310可藉由電場或磁場在第一方向上的力在模製材料300中在特定方向上移動。填料310可被控制成相較於在模製構件300的其他區中，在模製構件300的局部區中具有相對高的分佈。如圖4所示，填料緻密層RF可被形成為使得填料310放置於模製構件300的側壁的最外側區處，且環氧緻密層RE可被形成為使得填料310以相對低的分佈放置於半導體晶片200的周邊區中、模製構件300的上部區中以及半導體晶片200與封裝基板100之間的區中。
可藉由使模製構件300固化來固定填料緻密層RF及環氧緻密層RE的位置。當電場或磁場被去除時，填料緻密層RF及環氧緻密層RE的位置可得到保持。
換言之，圖2至圖4中所示的根據本發明概念的半導體 封裝20、半導體封裝30及半導體封裝40可被配置成包括填料緻密層RF及環氧緻密層RE，所述填料緻密層RF及環氧緻密層RE位於與半導體封裝10(參見圖1)中的填料緻密層RF及環氧緻密層RE的位置不同的位置。由於填料310可由於電場或磁場在第一方向上的力而在模製構件300中在特定方向上移動，因而填料310的位置可根據半導體封裝的設計而被改變至目標方向上。
圖5及圖6是分別示出根據本發明概念的其他實施例的半導體封裝50及半導體封裝60的剖視圖。
以下將闡述的半導體封裝50及半導體封裝60中所包括的組件及組件中的材料實質上相同於或相似於以上參照圖1闡述的組件或材料。因此，為了便於闡釋起見，將主要闡述半導體封裝10(參見圖1)與半導體封裝50及半導體封裝60之間的不同。
參照圖5，根據本發明概念的半導體封裝50可具有第一填料緻密層RF1及第二填料緻密層RF2，第一填料緻密層RF1是模製構件300中第一填料310具有相對高的分佈的區，第二填料緻密層RF2是模製構件300中第二填料320具有相對高的分佈的區。
在半導體封裝50中所包括的模製構件300中包含的第一填料310及第二填料320可分別具有磁場在第一方向上的力及與第一方向上的力相反的第二方向上的力(例如，彈跳(bouncing))。因此，第一填料310及第二填料320可放置於模製構件300中的不同區中。
同時，第一填料310的核311中包含的材料可實質上與第二填料320的核321中包含的材料相同。另外，第一填料310中的核311的直徑311D可與第二填料320中的核321的直徑321D實質上相同。
第一填料310與第二填料320之間的不同可源自塗佈層。第一填料310的塗佈層313中包含的材料可與第二填料320的塗佈層323中包含的材料不同。然而，在此種情形中，第一填料310的塗佈層313的厚度313T可與第二填料320的塗佈層323的厚度323T實質上相同。
更具體而言，第一填料310中的塗佈層313中包含的材料可為鐵磁性材料(ferromagnetic material)，且第二填料320的塗佈層323中包含的材料可為反磁性材料(diamagnetic material)。相反，第一填料310的塗佈層313中包含的材料可為反磁性材料，且第二填料320的塗佈層323中包含的材料可為鐵磁性材料。
鐵磁性材料(例如鐵(Fe)、鈷(Co)及鎳(Ni))是藉由在與磁場方向相同的方向上被磁化而具有第一方向上的力且當磁場被去除時維持磁性的材料。另一方面，反磁性材料(例如，銅(Cu)及金(Au))是藉由在與磁場方向相反的方向上被磁化而具有第二方向上的力且當磁場被去除時返回至初始狀態的材料。
因此，藉由利用包含分別具有不同特性的第一填料310與第二填料320的模製構件300，其中第一填料310具有相對高的分佈的第一填料緻密層RF1與其中第二填料320具有相對高的分 佈的第二填料緻密層RF2可放置於模製構件300中的不同區中。環氧緻密層RE可放置於第一填料緻密層RF1與第二填料緻密層RF2之間。
在一些實施例中，如圖5所示，第一填料緻密層RF1可放置於半導體晶片200與封裝基板100之間的區中，且第二填料緻密層RF2可與半導體晶片200分開且放置於模製構件300的上部區中。在其他實施例中，儘管未示出，但第一填料緻密層RF1可放置於模製構件300的左側壁的區處，且第二填料緻密層RF2可放置於模製構件300的右側壁的區處。然而，第一填料緻密層RF1及第二填料緻密層RF2的放置並非僅限於此。
參照圖6，根據本發明概念的半導體封裝60在模製構件300中可具有：第三填料緻密層RF3，其中第三填料330具有相對高的分佈；以及第四填料緻密層RF4，其中第四填料340具有相對高的分佈。
在半導體封裝60中所包括的模製構件300中包含的第三填料330及第四填料340可分別對電場作出強的反應以及對電場作出弱的反應。換言之，第三填料330相對於電場在第一方向上的力可大於第四填料340相對於電場在第一方向上的力。因此，第三填料330與第四填料340可放置於模製構件300中的不同區中。
同時，第三填料330的核331可包含與第四填料340的核341中包含的材料相同的材料。另外，第三填料330的核331 的直徑331D可與第四填料340的核341的直徑341D實質上相同。
第三填料330與第四填料340之間的不同可能源自塗佈層。第三填料330的塗佈層333的厚度333T可與第四填料340的塗佈層343的厚度343T不同。然而，在此種情形中，第三填料330的塗佈層333中包含的材料可與第四填料340的塗佈層343中包含的材料相同。
更具體而言，第三填料330的塗佈層333及第四填料340的塗佈層343中所包含的全部材料可為聚電解質(polyelectrolyte)，且第三填料330及第四填料340可藉由將第三填料330的塗佈層333的厚度333T與第四填料340的塗佈層343的厚度343T形成為彼此不同來製造。
聚電解質(例如，聚苯乙烯、聚丙烯酸酯、聚烯丙胺鹽酸鹽(polyallylamine hydrochloride)、聚賴氨酸(polylysine))是在每一重複單元中具有電解質基團且當溶解於水中時帶電的聚合物。因此，聚電解質以正電荷狀態或負電荷狀態存在，且反應於電場。
因此，藉由利用包含對電場作出不同反應的第三填料330與第四填料340的模製構件300，其中第三填料330具有相對高的分佈的第三填料緻密層RF3與其中第四填料340具有相對高的分佈的第四填料緻密層RF4可放置於模製構件300中的不同區中。
在一些實施例中，如圖6所示，第三填料緻密層RF3可 與半導體晶片200間隔開，且放置於模製構件300的上部區中的最上部區處，且第四填料緻密層RF4可在模製構件300的上部區中放置於第三填料緻密層RF3之下。環氧緻密層RE可放置於第四填料緻密層RF4之下。
在其他實施例中，儘管未示出，但第三填料緻密層RF3可放置於模製構件300的下部區的最下端處，且第四填料緻密層RF4可在模製構件300的下部區中放置於第三填料緻密層RF上。然而，第三填料緻密層RF3及第四填料緻密層RF4的放置並非僅限於此。
換言之，圖5及圖6中所示的根據本發明概念的半導體封裝50及半導體封裝60可被配置成在與半導體封裝10(參見圖1)中的填料緻密層RF及環氧緻密層RE的位置不同的位置包括填料緻密層RF及環氧緻密層RE。
在一些實施例中，第一填料310及第二填料320可被形成為具有分別包含不同材料的塗佈層，且由於磁場，可在模製構件300中在特定方向上移動。因此，根據半導體封裝的設計，可在目標方向上控制第一填料310及第二填料320的位置。
在一些實施例中，第三填料330及第四填料340可被形成為具有分別具有不同厚度的塗佈層，且由於電場，可在模製構件300中向特定方向中移動。因此，根據半導體封裝的設計，可在目標方向上控制第三填料330及第四填料340的位置。
圖7A是根據本發明概念的實施例的製造半導體封裝的 方法的流程圖，且圖7B是示出根據本發明概念的實施例的製造半導體封裝的方法中的處理時間的一組圖。
參照圖7A，製造半導體封裝的方法(S10)可包括以下闡述的製程。當實施例被以不同方式實施時，特定製程可以與所闡述的製程不同的方式實行。舉例而言，連續闡述的兩個製程可實質上同時實行，或者所述製程可以與說明的次序相反的次序實行。
根據本發明概念的製造半導體封裝的方法(S10)包括：製備封裝基板(S100)；在封裝基板上安裝至少一個半導體晶片(S200)；在封裝基板上塗佈具有填料的模製材料以環繞所述至少一個半導體晶片，所述填料各自包括包含非電磁性材料的核以及覆蓋核的包含電磁性材料的塗佈層(S300)；藉由對模製材料施加電場或磁場，使填料在模製材料內在特定方向上移動(S400)；以及藉由使模製材料固化來形成模製構件(S500)。
將參照稍後將闡述的圖8A至圖9D來詳細闡述每一製程的技術特徵。
在根據本發明概念的製造半導體封裝的方法S10(參見圖7A)中，圖7B示出對模製材料施加電場或磁場的處理時間T400與使模製材料硬化的處理時間T500之間的關係。
在一些實施例中，在對模製材料施加電場或磁場的製程之後，可開始使模製材料固化的製程。換言之，對模製材料施加電場或磁場的處理時間T400與使模製材料固化的處理時間T500 可彼此隔開。
在其他實施例中，對模製材料施加電場或磁場的製程可在使模製材料固化的製程開始之前開始，且對模製材料施加電場或磁場的製程與使模製材料固化的製程可同時結束。作為另一種選擇，對模製材料施加電場或磁場的製程可在使模製材料固化的製程開始之前開始，且使模製材料固化的製程可在對模製材料施加電場或磁場的製程完成之後結束。換言之，對模製材料施加電場或磁場的處理時間T400與使模製材料固化的處理時間T500可至少部分地彼此交疊。然而，處理時間T400及處理時間T500並非僅限於此。
圖8A至圖8D是示出根據實施例的製造半導體封裝的方法的剖視圖。
參照圖8A，製備殼體400，殼體400界定其中欲形成模製構件300(參見圖8D)的內部區400S，且將上面安裝有半導體晶片200的封裝基板100放置於內部區400S中。殼體400可包括產生電場的電場單元420(例如，RF產生器)及/或產生磁場的磁場單元430(例如，磁控管)。
可根據由殼體400界定的形狀來實施半導體封裝的模製構件300(參見圖8D)，所述半導體封裝的模製構件300藉由轉移模製製程(transfer molding process)形成。因此，可根據欲形成的模製構件300(參見圖8D)預先確定殼體400。
同時，殼體400可包括可將模製材料300M(參見圖8B) 注入至其中的注入路徑410及可經由其將填充殼體400的內部區400S的模製材料300M(參見圖8B)排出的排出路徑(未示出)。
參照圖8B，可將模製材料300M注入至殼體400的內部區400S中。模製材料300M可包含大量填料310，填料310為球形的且隨機分散於環氧模製化合物中。舉例而言，模製材料300M可由環氧系材料形成，所述環氧系材料包含至少自約50重量%至約90重量%的填料310。
將流體狀態的模製材料300M注入至殼體400的內部區400S中，且可注入至內部區400S被完全填充為止。將模製材料300M注入至殼體400內的製程可在真空條件下實行。
藉由注入製程，將適量的模製材料300M注入至封裝基板100上。根據需要，藉由加壓製程(例如，壓製)，可對模製材料300M施加壓力。在此種情形中，可慮及模製材料300M的物理特性(例如，黏度)來設定製程條件，例如模製材料300M的注入與加壓之間的延遲時間、所注入的模製材料300M的量以及加壓溫度/壓力。
注入模製材料300M來以不存在空的區的方式填充內部區400S。在半導體封裝的有限結構中實施高容量記憶體需要小的半導體晶片堆疊的厚度，且因此，半導體封裝的厚度正穩步減小。在半導體封裝中，內部連接端子250的尺寸亦持續減小，且可能很難實行填充半導體晶片200與封裝基板100之間的區的製程。
在根據本發明概念的製造半導體封裝的方法中，當注入 模製材料300M時，可操作用於產生電場的電場單元420或用於產生磁場的磁場單元430，且可藉由電場或磁場將填料310放置成填充於半導體晶片200與封裝基板100之間。
根據填料310的移動，模製材料300M可在與填料310移動的方向相似的方向上移動。換言之，藉由電場或磁場，使填料310移動成放置於內部連接端子250周圍。因此，可以不存在空的區的方式容易地將可能同時受到填料310的移動及注入壓力的影響的模製材料300M注入成環繞內部連接端子250。
參照圖8C，在以模製材料300M填充(例如，完全填充)殼體400的內部區400S之後，可使模製材料300M固化。
在根據本發明概念的製造半導體封裝的方法中，在注入模製材料300M之後，可操作用於產生電場的電場單元420或用於產生磁場的磁場單元430，且可藉由電場或磁場將填料310放置成填充於半導體晶片200與封裝基板100之間。
在此種情形中，可藉由由電場單元420產生的電場之間在第一方向上的力或藉由由磁場單元430產生的磁場之間在第一方向上的力使填料310在模製材料300M中在特定方向上移動。因此，如圖8C所示，可在模製材料300M的下部區中形成填料緻密層RF，且可在模製材料300M的上部區中形成環氧緻密層RE。
可藉由使模製材料300M固化來固定填料緻密層RF的位置及環氧緻密層RE的位置。固化可為熱固化或光固化。被固化的模製材料300M失去流動性，且當電場或磁場被去除時，填料緻 密層RF的位置及環氧緻密層RE的位置可得到保持。
藉由利用根據本發明概念的製造半導體封裝的方法，可在模製材料300M內的不同區中分別形成填料緻密層RF及環氧緻密層RE。由於填料310可由於電場或磁場在第一方向上的力而在模製構件300中在特定方向上移動，因此可根據半導體封裝的設計將填料310的位置改變至目標方向上。
與所示不同，可使填料緻密層RF(其是模製材料300M中填料310具有相對高的分佈的區)與半導體晶片200間隔開，且將填料緻密層RF放置於模製材料300M的上部區中、模製材料300M的側壁區處或半導體晶片200的周邊區中。
參照圖8D，可在封裝基板100上製造預備半導體封裝，所述預備半導體封裝中形成有環繞半導體晶片200的模製構件300。模製構件300的側面與頂表面可具有直角形式，所述直角具有約90度的角度。
其中形成有模製構件300的預備半導體封裝可與殼體400(參見圖8C)隔開。儘管未示出，但可實行在模製構件的側面的區處形成包含半導體晶片200的資料(例如，條形碼、數字、字符、符號等)的標記圖案的製程。
圖9A至圖9D是示出根據另一實施例的製造半導體封裝的方法的剖視圖。
參照圖9A，可製備殼體500，在所述殼體500中將形成模製構件300(參見圖9D)。殼體500可包括底部殼體500B及頂 部殼體500T。底部殼體500B填充有模製材料300M，且上面安裝有所述多個半導體晶片200的封裝基板100放置於頂部殼體500T中。殼體單元500可包括用於產生電場的電場單元520(例如，RF產生器)及/或用於產生磁場的磁場單元530(例如，磁控管)。
可根據由殼體500界定的形狀來實施半導體封裝的模製構件300(參見圖9D)，所述半導體封裝的模製構件300是藉由壓縮模製製程形成。因此，可根據欲形成的模製構件300(參見圖9D)來預先確定殼體500。
同時，殼體500可包括：底部殼體500B，包含模製材料300M；以及頂部殼體500T，頂部殼體500T在底部殼體500B上方包括上面安裝有所述多個半導體晶片200的封裝基板100。
參照圖9B，可使模製材料300M移動至殼體500的內部區510中。模製材料300M可在環氧模製化合物中包含大量填料310，所述填料310為球形。舉例而言，模製材料300M可由環氧系材料形成，所述環氧系材料包含至少自約50重量%至約90重量%的填料310。
使流體狀態的模製材料300M移動至殼體500的內部區510中，且可移動至內部區510完全被模製材料300M填充為止。填料310可以隨機分散的狀態放置於模製材料300M中。換言之，電場單元520及/或磁場單元530可能未產生電場或磁場。
參照圖9C，在製造半導體封裝的方法中，在移動模製材料300M之後，藉由操作電場單元520來產生電場或操作磁場單 元530來產生磁場，填料310可在電場或磁場作用下與所述多個半導體晶片200間隔開且放置於模製材料300M的下部區中。
在此種情形中，可藉由由電場單元520產生的電場之間在第一方向上的力或由磁場單元530產生的磁場之間在第一方向上的力使填料310在模製材料300M中在特定方向上移動。因此，如圖9C所示，可在模製材料300M的下部區中形成填料緻密層RF，且可在模製材料300M的上部區中形成環氧緻密層RE。
可藉由使模製材料300M固化來固定填料緻密層RF的位置及環氧緻密層RE的位置。固化可為熱固化或光固化。被固化的模製材料300M失去流動性，且當電場或磁場被去除時，填充緻密層RF的位置及環氧緻密層RE的位置可得到保持。
與所示不同，可將填料緻密層RF(其是模製材料300M中填料310具有相對高的分佈的區)放置成填充於所述多個半導體晶片200與封裝基板100之間，可將填料緻密層RF放置於模製材料300M的側壁區處，或者作為另一種選擇，可將填料緻密層RF放置於所述多個半導體晶片200的周邊區中。
參照圖9D，可製造預備半導體封裝，在所述預備半導體封裝中，模製構件300環繞封裝基板100上的所述多個半導體晶片200。
藉由一系列半導體製程，可以包括封裝基板100、所述多個半導體晶片200及模製構件300的形式提供預備半導體封裝。藉由利用機械切割器(mechanical cutter)或剃刀切割器(razor cutter)在劃切線DL中實行切割製程，可製成被單獨分開的半導體封裝。
劃切線DL用於將預備半導體封裝劃分成單個半導體封裝。因此，封裝基板100的側面與模製構件300的側面可實質上放置於同一平面上。另外，模製構件300的側面與頂表面可具有直角形式，所述直角具有約90度的角度。
圖10A至圖10C是示出半導體封裝的翹曲的剖視圖。
一起參照圖10A至圖10C，在半導體封裝10中，所述多個半導體晶片200安裝於封裝基板100的頂表面上，且形成環繞所述多個半導體晶片200的模製構件300。因此，封裝基板100的頂表面實質上且完全地被模製構件300覆蓋。
在具有上述結構的半導體封裝10中，封裝基板100、所述多個半導體晶片200及模製構件300中包含的材料彼此不同且可具有彼此不同的熱膨脹係數。因此，在製造半導體封裝10的製程期間，溫度、壓力等環境改變可能導致半導體封裝10的翹曲。
舉例而言，在封裝基板100的情形中，在室溫或高溫下，模製構件300可收縮或膨脹，從而導致變形(例如半導體封裝10的翹曲)。另外，如圖10A及圖10B中所示，當模製構件300中包含的填料310被佈置成隨機混合的狀態時，可忽略對填料310的影響。
當封裝基板100的熱膨脹係數與半導體封裝10中的模製構件300的熱膨脹係數彼此不同時，當壓縮應力施加至模製構 件300且拉伸應力施加至半導體封裝10時，可能會發生翹曲而使得半導體封裝10具有中心區向下彎曲的形狀，如圖10A中所示。另一方面，當拉伸應力施加至模製構件300且壓縮應力施加至封裝基板100時，可能會發生翹曲而使得半導體封裝10具有中心區向上彎曲的形狀，如圖10B中所示。換言之，由於半導體封裝10的翹曲，半導體封裝10可能不平坦，且在中心區與周邊區之間可能存在高度差WA及WB。
如圖10C中所示，在根據本發明概念的半導體封裝10中，熱膨脹係數可根據填料310的分佈而在不同區中不同，且因此，模製構件300中的上部區中的熱膨脹係數與下部區中的熱膨脹係數可彼此不同。因此，藉由控制填料310在目標方向上的分佈，與參照圖10A及圖10B闡述的半導體封裝10的翹曲相比，半導體封裝10的翹曲可得到緩解。換言之，當填料310以高分佈放置於模製構件300的局部區中時，由於填料310的影響，半導體封裝10的翹曲可得到緩解。儘管未示出，但模製構件300中的填料310可分別包含至少兩種具有不同熱膨脹係數的材料。
因此，在根據本發明概念的半導體封裝10中，慮及封裝基板100、所述多個半導體晶片200及模製構件300中包含的材料的熱膨脹係數，利用電場或磁場來控制填料310的位置，且因此，可有效地控制施加至半導體封裝10的拉伸應力及壓縮應力且可減小及/或最小化半導體封裝10的翹曲。
圖11是示出根據實施例的包括半導體封裝1030的半導 體模組1000的俯視圖。
參照圖11，半導體模組1000包括：模組基板1010；控制晶片1020，安裝於模組基板1010上；以及多個半導體封裝1030，安裝於模組基板1010上。
在模組基板1010的一側處放置有多個輸入/輸出端子1050，所述多個輸入/輸出端子1050可耦合至主板的插孔(socket)。所述多個半導體封裝1030可為根據本發明概念的半導體封裝10、半導體封裝20、半導體封裝30、半導體封裝40、半導體封裝50及半導體封裝60。所述多個半導體封裝1030可根據本發明概念的製造半導體封裝的方法(S10)製造。
圖12是示出半導體封裝的系統1100的示意圖，所述半導體封裝是以根據本發明概念的實施例的製造半導體封裝的方法製造。
參照圖12，系統1100包括控制器1110、輸入/輸出裝置1120、記憶體1130、介面1140及匯流排(bus)1150。
系統1100可為傳送或接收行動系統或資料的系統。在一些實施例中，行動系統可為可攜式電腦、網路平板電腦(web tablet)、行動電話、數位音樂播放機或記憶卡。
用於控制在系統1100中執行的程式的控制器1110可包括微處理器、數位訊號處理器或微控制器等。
輸入/輸出裝置1120可用於輸入或輸出系統1100的資料。系統1100利用輸入/輸出裝置1120連接至例如個人電腦或網 路等外部裝置，且與外部裝置交換資料。輸入/輸出裝置1120可為例如觸控板、鍵盤或顯示器。
記憶體1130可儲存用於操作控制器1110的資料或者在控制器1110中進行處理的資料。記憶體1130可為根據本發明概念的半導體封裝10、半導體封裝20、半導體封裝30、半導體封裝40、半導體封裝50及半導體封裝60。另外，記憶體1130可以根據本發明概念的製造半導體封裝的方法S10製造。
介面1140可為系統1100與外部裝置之間的資料傳輸路徑。控制器1110、輸入/輸出裝置1120、記憶體1130及介面1140可經由匯流排1150彼此進行通訊。
儘管已參照附圖具體示出並闡述了本發明概念，然而此項技術中具有通常知識者應理解，在不背離本發明概念的精神及範圍的條件下可在本文中作出形式及細節上的各種改變。因此，應理解，上述實施例並不限制本發明概念的範圍。
10:半導體封裝
100:封裝基板
110:本體
120:上部電極接墊
130:下部電極接墊
140:內連線
150:外部連接端子
200:半導體晶片
210:半導體基板
220:半導體裝置層
230:下部連接墊
240:半導體內連線層
250:內部連接端子
300:模製構件
310:填料
311:核
313:塗佈層
RE:環氧緻密層
RF:填料緻密層

Claims (25)

  1. 一種半導體封裝，包括：封裝基板；至少一個半導體晶片，安裝於所述封裝基板上；以及模製構件，環繞所述至少一個半導體晶片，所述模製構件包含填料，所述填料中的每一者包括核及環繞所述核的塗佈層，所述核包含非電磁性材料，所述塗佈層包含電磁性材料，且所述模製構件包括分別具有所述填料的不同分佈的區，在所述模製構件中的所述填料中的至少一些鄰近所述半導體晶片，其中所述模製構件包括第一區及第二區，所述第一區具有第一濃度的所述填料，所述第二區具有低於所述第一濃度的第二濃度的所述填料，所述第二區在所述第一區上方且在所述至少一個半導體晶片之上延伸，且所述至少一個半導體晶片在所述第一區上。
  2. 如申請專利範圍第1項所述的半導體封裝，其中所述模製構件中的所述填料以相對高的分佈放置在所述至少一個半導體晶片的周邊區處。
  3. 如申請專利範圍第1項所述的半導體封裝， 其中所述填料與所述半導體晶片間隔開且以相對高的分佈放置在所述模製構件中的所述區之中的所述模製構件的上部區中。
  4. 如申請專利範圍第1項所述的半導體封裝，其中所述模製構件中的所述填料被配置成在使所述封裝基板的翹曲得到緩解的方向上移動，且所述模製構件被配置成根據所述填料的所述不同分佈而在所述模製構件中的所述區之中的不同區中具有不同的熱膨脹係數。
  5. 如申請專利範圍第4項所述的半導體封裝，其中所述模製構件的所述區包括所述模製構件的上部區及所述模製構件的下部區，所述模製構件的所述上部區中的熱膨脹係數與所述模製構件的所述下部區中的熱膨脹係數彼此不同。
  6. 如申請專利範圍第1項所述的半導體封裝，其中所述填料包括第一填料及第二填料，所述第一填料被配置成與所述第二填料相比，相對強地反應於電場，所述第二填料被配置成與所述第一填料相比，相對弱地反應於所述電場，且所述第一填料與所述第二填料放置於所述模製構件中的所述區之中的不同區中。
  7. 如申請專利範圍第6項所述的半導體封裝，所述第一填料的直徑不同於所述第二填料的直徑，且 所述第一填料的所述塗佈層中的材料相同於所述第二填料的所述塗佈層中的材料。
  8. 如申請專利範圍第1項所述的半導體封裝，其中所述填料包括第一填料及第二填料，所述第一填料因應於磁場而具有第一方向上的力，所述第二填料因應於所述磁場而具有第二方向上的力，所述第二方向與所述第一方向相反，且所述第一填料與所述第二填料放置於所述模製構件中的所述區之中的不同區中。
  9. 如申請專利範圍第8項所述的半導體封裝，其中所述第一填料的所述塗佈層中的材料不同於所述第二填料的所述塗佈層中的材料。
  10. 如申請專利範圍第1項所述的半導體封裝，其中所述填料分佈於環氧材料中，所述填料被配置成因應於被施加至所述模製構件的電場或磁場而在所述模製構件內在特定方向上移動。
  11. 如申請專利範圍第10項所述的半導體封裝，其中所述核包含氧化矽或氧化鋁，且所述塗佈層包含金屬、金屬氧化物、聚合物、聚合物電解質和碳複合材料中的一者。
  12. 如申請專利範圍第11項所述的半導體封裝，其中所述填料包括第一填料及第二填料， 所述第一填料被配置成與所述第二填料相比，相對強地反應於電場，所述第二填料被配置成與所述第一填料相比，相對弱地反應於所述電場，所述第一填料的所述塗佈層中的所述電磁性材料且所述第二填料的所述塗佈層中的所述電磁性材料包含聚合物電解質，且所述第一填料的所述塗佈層的厚度不同於所述第二填料的所述塗佈層的厚度。
  13. 如申請專利範圍第11項所述的半導體封裝，其中所述填料包括第一填料及第二填料，所述第一填料被配置成因應於所述磁場而具有第一方向上的力，所述第二填料被配置成因應於所述磁場而具有第二方向上的力，所述第二方向與所述第一方向相反，所述第一填料的所述塗佈層中的所述電磁性材料是鐵磁性材料，所述第二填料的所述塗佈層中的所述電磁性材料是反磁性材料，且所述第一填料的所述塗佈層與所述第二填料的所述塗佈層具有相等的厚度。
  14. 如申請專利範圍第10項所述的半導體封裝，其中 所述填料的形狀包括球體形狀、小板形狀和纖維形狀中的至少一者。
  15. 一種半導體封裝，包括：封裝基板；至少一個半導體晶片，安裝於所述封裝基板上；以及模製構件，環繞所述至少一個半導體晶片，所述模製構件包含填料，所述填料中的每一者包括核及環繞所述核的塗佈層，所述核包含非電磁性材料，所述塗佈層包含電磁性材料，且所述模製構件包括分別具有所述填料的不同分佈的區，其中所述至少一個半導體晶片利用焊料凸塊電性連接至所述封裝基板，且所述模製構件中的所述填料放置於所述焊料凸塊中的每一者周圍，其中在所述模製構件中的所述區之中，在位於所述至少一個半導體晶片與所述封裝基板之間的區中，所述填料具有相對高的分佈。
  16. 一種製造半導體封裝的方法，所述方法包括：在封裝基板上安裝至少一個半導體晶片；在所述封裝基板上塗佈模製材料，以環繞所述至少一個半導體晶片， 所述模製材料包含填料，所述填料中的每一者包括核及環繞所述核的塗佈層，所述核包含非電磁性材料，且所述塗佈層包含電磁性材料；藉由對所述模製材料施加電場或磁場而使所述填料在所述模製材料中在特定方向上移動；以及藉由使所述模製材料固化而形成模製構件，在所述模製構件中的所述填料中的至少一些鄰近所述半導體晶片，其中所述模製構件包括第一區及第二區，所述第一區具有第一濃度的所述填料，所述第二區具有低於所述第一濃度的第二濃度的所述填料，所述第二區在所述第一區上方且在所述至少一個半導體晶片之上延伸，且所述至少一個半導體晶片在所述第一區上。
  17. 如申請專利範圍第16項所述的方法，其中安裝所述半導體晶片包括利用焊料凸塊在所述封裝基板上安裝所述半導體晶片，且使所述填料移動包括施加所述電場或所述磁場以使所述填料移動而被放置於所述焊料凸塊中的每一者周圍且以相對高的分佈放置在所述模製材料中的所述半導體晶片與所述封裝基板之間的區中。
  18. 如申請專利範圍第16項所述的方法，其中 使所述填料移動包括施加所述電場或所述磁場，使得所述填料在所述模製材料中以相對高的分佈放置在所述半導體晶片的周邊區處。
  19. 如申請專利範圍第16項所述的方法，其中使所述填料移動包括施加所述電場或所述磁場，使得所述填料自所述半導體晶片間隔開且以相對高的分佈放置在所述模製材料的上部區中。
  20. 如申請專利範圍第16項所述的方法，其中在使所述填料移動的過程中，所述電場或所述磁場被施加至所述填料，以使所述填料在使所述封裝基板的翹曲得到緩解的方向上移動，且在形成所述模製構件的過程中，所述模製構件的不同區中的熱膨脹係數根據所述填料的分佈而不同。
  21. 如申請專利範圍第20項所述的方法，其中在施加所述電場或所述磁場之後，所述模製材料的上部區中的熱膨脹係數不同於所述模製材料的下部區中的熱膨脹係數。
  22. 如申請專利範圍第16項所述的方法，其中，在塗佈所述模製材料期間，所述模製材料包含分佈於環氧材料中的所述填料，所述核包含氧化矽或氧化鋁，且所述塗佈層包含金屬、金屬氧化物、聚合物、聚合物電解質和碳複合材料中的一者。
  23. 如申請專利範圍第16項所述的方法，其中在使所述填料在所述特定方向上移動期間對所述模製材料施加所述電場或所述磁場的處理時間與使所述模製材料固化的處理時間至少部分地彼此交疊。
  24. 如申請專利範圍第16項所述的方法，其中，在塗佈所述模製材料期間，所述填料包括第一填料及第二填料，所述第一填料被配置成與所述第二填料相比，相對強地反應於所述電場，所述第二填料被配置成與所述第一填料相比，相對弱地反應於所述電場，所述第一填料的所述塗佈層中的所述電磁性材料且所述第二填料的所述塗佈層中的所述電磁性材料包含聚合物電解質，且所述第一填料的所述塗佈層的厚度不同於所述第二填料的所述塗佈層的厚度。
  25. 如申請專利範圍第16項所述的方法，其中，在塗佈所述模製材料期間，所述填料包括第一填料及第二填料，所述第一填料被配置成因應於所述磁場而具有第一方向上的力，所述第二填料被配置成因應於所述磁場而具有第二方向上的力，所述第二方向與所述第一方向相反， 所述第一填料的所述塗佈層中的所述電磁性材料是鐵磁性材料，且所述第二填料的所述塗佈層中的所述電磁性材料是反磁性材料。
TW108122082A 2018-08-01 2019-06-25 半導體封裝及其製造方法 TWI805789B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0090056 2018-08-01
KR1020180090056A KR102514042B1 (ko) 2018-08-01 2018-08-01 반도체 패키지 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
TW202018894A TW202018894A (zh) 2020-05-16
TWI805789B true TWI805789B (zh) 2023-06-21

Family

ID=65904120

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108122082A TWI805789B (zh) 2018-08-01 2019-06-25 半導體封裝及其製造方法

Country Status (5)

Country Link
US (2) US11069588B2 (zh)
EP (1) EP3605599B1 (zh)
KR (1) KR102514042B1 (zh)
CN (1) CN110797311A (zh)
TW (1) TWI805789B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102514042B1 (ko) * 2018-08-01 2023-03-24 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
DE102018214778A1 (de) * 2018-08-30 2020-03-05 Siemens Aktiengesellschaft Verfahren zur Fertigung von Leiterbahnen und Elektronikmodul
US11569144B2 (en) * 2018-10-11 2023-01-31 Intel Corporation Semiconductor package design for solder joint reliability
US11139268B2 (en) * 2019-08-06 2021-10-05 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method of manufacturing the same
US11145811B2 (en) * 2019-10-16 2021-10-12 International Business Machines Corporation Resistive memory with core and shell oxides and interface dipoles
DE102020135087A1 (de) * 2020-03-27 2021-09-30 Samsung Electronics Co., Ltd. Halbleitergehäuse
US20230317633A1 (en) * 2022-03-30 2023-10-05 Win Semiconductors Corp. Semiconductor chip
US20230326820A1 (en) * 2022-04-07 2023-10-12 Infineon Technologies Ag Anti-Corrosion Particles in Semiconductor Device
US20230343662A1 (en) * 2022-04-26 2023-10-26 Qorvo Us, Inc. Molding compound thermal enhancement utilizing graphene or graphite materials
CN117936464A (zh) * 2024-03-22 2024-04-26 成都万应微电子有限公司 芯片器件的封装腔体结构及降低封装腔体谐振的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03171654A (ja) * 1989-11-29 1991-07-25 Fujitsu Ltd 半導体装置およびその製造方法
US20130034739A1 (en) * 2011-08-05 2013-02-07 International Business Machines Corporation Microcapsules adapted to rupture in a magnetic field to enable easy removal of one substrate from another for enhanced reworkability

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0714125B1 (en) * 1994-11-24 1999-12-29 Dow Corning Toray Silicone Company Limited Method of fabricating a semiconductor device
US5880530A (en) * 1996-03-29 1999-03-09 Intel Corporation Multiregion solder interconnection structure
CN101037581A (zh) * 1999-08-25 2007-09-19 日立化成工业株式会社 粘合剂,配线端子的连接方法和配线结构体
US6674172B2 (en) * 2001-05-08 2004-01-06 International Business Machines Corporation Flip-chip package with underfill having low density filler
US6768209B1 (en) 2003-02-03 2004-07-27 Micron Technology, Inc. Underfill compounds including electrically charged filler elements, microelectronic devices having underfill compounds including electrically charged filler elements, and methods of underfilling microelectronic devices
US6982492B2 (en) 2003-10-23 2006-01-03 Intel Corporation No-flow underfill composition and method
US7898093B1 (en) * 2006-11-02 2011-03-01 Amkor Technology, Inc. Exposed die overmolded flip chip package and fabrication method
DE102007017641A1 (de) 2007-04-13 2008-10-16 Infineon Technologies Ag Aushärtung von Schichten am Halbleitermodul mittels elektromagnetischer Felder
US20120249375A1 (en) 2008-05-23 2012-10-04 Nokia Corporation Magnetically controlled polymer nanocomposite material and methods for applying and curing same, and nanomagnetic composite for RF applications
US7906376B2 (en) * 2008-06-30 2011-03-15 Intel Corporation Magnetic particle-based composite materials for semiconductor packages
JP5579982B2 (ja) 2008-12-15 2014-08-27 ピーエスフォー ルクスコ エスエイアールエル 半導体装置の中間構造体及び中間構造体の製造方法
JP4581016B2 (ja) * 2009-03-25 2010-11-17 株式会社東芝 半導体チップ実装体、半導体チップ実装体の製造方法および電子機器
US20110133327A1 (en) * 2009-12-09 2011-06-09 Hung-Hsin Hsu Semiconductor package of metal post solder-chip connection
US8992341B2 (en) * 2009-12-23 2015-03-31 Taylor Made Golf Company, Inc. Injection moldable compositions and golf balls prepared therefrom
US20110309481A1 (en) * 2010-06-18 2011-12-22 Rui Huang Integrated circuit packaging system with flip chip mounting and method of manufacture thereof
US9673363B2 (en) * 2011-01-31 2017-06-06 Cree, Inc. Reflective mounting substrates for flip-chip mounted horizontal LEDs
US20130062789A1 (en) * 2011-09-08 2013-03-14 International Business Machines Corporation Manufacturing a filling of a gap region
US20130299981A1 (en) 2012-05-10 2013-11-14 Samsung Electronics Co., Ltd. Molding material, method of fabricating the same, and semiconductor device
US9385102B2 (en) * 2012-09-28 2016-07-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming supporting layer over semiconductor die in thin fan-out wafer level chip scale package
KR20140074026A (ko) 2012-12-07 2014-06-17 삼성전기주식회사 지자기 센서
KR20140081548A (ko) 2012-12-21 2014-07-01 에스케이하이닉스 주식회사 반도체 패키지 및 제조 방법
TWI533421B (zh) 2013-06-14 2016-05-11 日月光半導體製造股份有限公司 半導體封裝結構及半導體製程
WO2015013585A1 (en) 2013-07-26 2015-01-29 University Of Florida Research Foundation, Incorporated Nanocomposite magnetic materials for magnetic devices and systems
JP6213128B2 (ja) 2013-10-09 2017-10-18 富士通株式会社 電子部品パッケージおよび電子部品パッケージの製造方法
US9831190B2 (en) 2014-01-09 2017-11-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device package with warpage control structure
US20150371916A1 (en) * 2014-06-23 2015-12-24 Rohm And Haas Electronic Materials Llc Pre-applied underfill
KR20160004065A (ko) * 2014-07-02 2016-01-12 삼성전자주식회사 반도체 패키지 및 이의 제조방법
US9379032B2 (en) * 2014-09-15 2016-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packaging having warpage control and methods of forming same
JP6582382B2 (ja) * 2014-09-26 2019-10-02 日亜化学工業株式会社 発光装置の製造方法
CA2980799A1 (en) 2015-03-24 2016-09-29 Helsingin Yliopisto Device and method to produce nanofibers and constructs thereof
US10475985B2 (en) * 2015-03-26 2019-11-12 Globalfoundries Singapore Pte. Ltd. MRAM magnetic shielding with fan-out wafer level packaging
JP2017108046A (ja) * 2015-12-11 2017-06-15 ルネサスエレクトロニクス株式会社 半導体装置
US10354950B2 (en) * 2016-02-25 2019-07-16 Ferric Inc. Systems and methods for microelectronics fabrication and packaging using a magnetic polymer
DE102016109356A1 (de) * 2016-05-20 2017-11-23 Infineon Technologies Ag Chipgehäuse und verfahren zum bilden eines chipgehäuses
US10651108B2 (en) * 2016-06-29 2020-05-12 Intel Corporation Foam composite
US10906345B2 (en) * 2016-09-09 2021-02-02 Hewlett-Packard Development Company, L.P. Fabric print medium
DE102017107715B4 (de) * 2017-04-10 2022-03-03 Infineon Technologies Ag Magnetisches Sensor-Package und Verfahren zur Herstellung eines magnetischen Sensor-Packages
US10403582B2 (en) 2017-06-23 2019-09-03 Tdk Corporation Electronic circuit package using composite magnetic sealing material
US10424545B2 (en) * 2017-10-17 2019-09-24 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
US10497651B2 (en) * 2017-10-31 2019-12-03 Texas Instruments Incorporated Electromagnetic interference shield within integrated circuit encapsulation using photonic bandgap structure
KR102039709B1 (ko) * 2017-11-03 2019-11-01 삼성전자주식회사 유기 인터포저를 포함하는 반도체 패키지
US10373917B2 (en) * 2017-12-05 2019-08-06 Tdk Corporation Electronic circuit package using conductive sealing material
US10770432B2 (en) * 2018-03-13 2020-09-08 Stmicroelectronics S.R.L. ASICS face to face self assembly
KR102098592B1 (ko) * 2018-07-05 2020-04-08 삼성전자주식회사 반도체 패키지
KR102514042B1 (ko) * 2018-08-01 2023-03-24 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
KR102621099B1 (ko) * 2018-11-07 2024-01-04 삼성전자주식회사 반도체 패키지
US10777531B2 (en) * 2018-12-28 2020-09-15 Taiwan Semiconductor Manufacturing Co., Ltd. Package contact structure, semiconductor package and manufacturing method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03171654A (ja) * 1989-11-29 1991-07-25 Fujitsu Ltd 半導体装置およびその製造方法
US20130034739A1 (en) * 2011-08-05 2013-02-07 International Business Machines Corporation Microcapsules adapted to rupture in a magnetic field to enable easy removal of one substrate from another for enhanced reworkability

Also Published As

Publication number Publication date
CN110797311A (zh) 2020-02-14
EP3605599A1 (en) 2020-02-05
US11699626B2 (en) 2023-07-11
TW202018894A (zh) 2020-05-16
US20200043820A1 (en) 2020-02-06
US20210320043A1 (en) 2021-10-14
KR102514042B1 (ko) 2023-03-24
US11069588B2 (en) 2021-07-20
EP3605599B1 (en) 2021-06-30
KR20200014637A (ko) 2020-02-11

Similar Documents

Publication Publication Date Title
TWI805789B (zh) 半導體封裝及其製造方法
US10790270B2 (en) Stacked semiconductor package
TWI628778B (zh) 半導體封裝結構及其形成方法
US9589861B2 (en) Semiconductor packaging having warpage control and methods of forming same
CN108766940B (zh) 用于3d封装的应力补偿层
JP6564565B2 (ja) 半導体パッケージ及びその製造方法
CN107104087A (zh) 半导体封装结构及其形成方法
CN103996630A (zh) 封装半导体器件和封装器件及方法
US10515887B2 (en) Fan-out package structure having stacked carrier substrates and method for forming the same
CN111223829A (zh) 半导体封装
US20150348863A1 (en) Semiconductor package having heat dissipating member
US20090320281A1 (en) Apparatus and methods of forming package-on-package interconnects
TWI685937B (zh) 半導體封裝
CN112054018A (zh) 半导体封装件
EP4020554A1 (en) Semiconductor device with dummy thermal features on interposer
US11923340B2 (en) Semiconductor package including mold layer and manufacturing method thereof
US11664346B2 (en) Semiconductor package including semiconductor chips and dummy pad
US20210351153A1 (en) Bonding wire, semiconductor package including the same, and wire bonding method
KR20220022917A (ko) 반도체 패키지
US20220352058A1 (en) Semiconductor package including a support solder ball
CN115483201A (zh) 半导体封装
CN116564952A (zh) 半导体封装组件