CN110797311A - 半导体封装件及制造该半导体封装件的方法 - Google Patents

半导体封装件及制造该半导体封装件的方法 Download PDF

Info

Publication number
CN110797311A
CN110797311A CN201910216950.0A CN201910216950A CN110797311A CN 110797311 A CN110797311 A CN 110797311A CN 201910216950 A CN201910216950 A CN 201910216950A CN 110797311 A CN110797311 A CN 110797311A
Authority
CN
China
Prior art keywords
filler
molding member
molding
semiconductor
coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910216950.0A
Other languages
English (en)
Inventor
吴准英
金贤基
金祥洙
金承焕
李镕官
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110797311A publication Critical patent/CN110797311A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54413—Marks applied to semiconductor devices or parts comprising digital information, e.g. bar codes, data matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一种半导体封装件包括：封装件衬底；至少一个半导体芯片，其安装在封装件衬底上；以及模制构件，其围绕所述至少一个半导体芯片。模制构件包括填料。填料中的每一个包括芯和围绕芯的涂层。芯包括非电磁材料，并且涂层包括电磁材料。模制构件包括分别具有填料的不同分布的区域。

Description

半导体封装件及制造该半导体封装件的方法
相关申请的交叉引用
本申请要求于2018年8月1日在韩国知识产权局提交的韩国专利申请No.10-2018-0090056的权益，该申请的公开以引用方式全文并入本文中。
技术领域
本发明构思涉及一种半导体封装件及制造该半导体封装件的方法，并且更具体地说，涉及一种包括围绕半导体芯片的模制构件的半导体封装件及制造该半导体封装件的方法。
背景技术
如今，随着电子产品市场对便携式装置的需求迅速增长，对电子产品上安装的电子部件的小尺寸、轻重量的要求也不断提高。对于小尺寸和轻重量的电子部件，电子部件中的半导体封装件要求减小的尺寸和处理大容量数据的能力。装载在这种半导体封装件中的半导体芯片通过被模制构件围绕而被覆盖。一般来说，当材料随机混合时，模制构件中所含填料的位置是固定的，因此很难根据半导体封装件的类型选择性地改变模制构件中填料的位置。
发明内容
为了有效地保护半导体封装件结构中的半导体芯片，本发明构思提供了一种半导体封装件，其中可利用电场和/或磁场在模制构件中控制填料的位置。
为了有效地保护半导体封装件结构中的半导体芯片，本发明构思还提供了一种制造半导体封装件的方法，其中可利用电场和/或磁场在模制构件中控制填料的位置。
本发明构思的特征和效果不限于上述那些，并且通过下面的描述，本领域普通技术人员之一可清楚地理解其它特征和效果。
根据本发明构思的一方面，一种半导体封装件包括：封装件衬底；至少一个半导体芯片，其安装在封装件衬底上；以及模制构件，其围绕半导体芯片并且包括填料。填料中的每一个包括芯和围绕芯的涂层。芯包括非电磁材料，涂层包括电磁材料。模制构件包括分别具有填料的不同分布的区域。
根据本发明构思的另一方面，一种半导体封装件包括：封装件衬底；安装在封装件衬底上的至少一个半导体芯片；以及模制构件，其围绕所述至少一个半导体芯片。模制构件包括分布在环氧树脂材料中的填料。填料中的每一个包括芯和覆盖芯的涂层。芯为非电磁材料，涂层为电磁材料。填料被构造为通过可施加至模制构件的电场或磁场在模制构件中在特定方向上移动，并且模制构件包括分别具有填料的不同分布的区域。
根据本发明构思的另一方面，一种制造半导体封装件的方法包括：将至少一个半导体芯片安装在封装件衬底上；将包括填料的模制材料涂覆在封装件衬底上，以围绕所述至少一个半导体芯片；通过将电场或磁场施加至模制材料在模制材料中在特定方向上移动填料；以及通过固化模制材料形成模制构件。填料各自包括芯和包围芯的涂层。芯是非电磁材料，并且涂层是围绕芯的电磁材料。
附图说明
通过下面结合附图的详细描述将更清楚地理解本发明构思的实施例，其中：
图1是根据实施例的半导体封装件的剖视图；
图2至图4是分别示出根据其它实施例的半导体封装件的剖视图；
图5和图6分别是根据其它实施例的半导体封装件的剖视图；
图7A是用于描述根据本发明构思的实施例的制造半导体封装件的方法的流程图，并且图7B是示出在根据实施例的制造半导体封装件的方法中的处理时间的一组曲线图。
图8A至图8D是示出根据实施例的制造半导体封装件的方法的剖视图；
图9A至图9D是示出根据另一实施例的制造半导体封装件的方法的剖视图；
图10A至图10C是示出半导体封装件的翘曲的剖视图；
图11是示出包括根据实施例的半导体封装件的半导体模块的俯视图；以及
图12是示出根据本发明构思的实施例的半导体封装件的系统的示意图。
具体实施方式
下文中，将参照附图详细描述本发明构思的实施例。
图1是根据本发明构思的实施例的半导体封装件10的剖视图。
参照图1，半导体封装件10包括封装件衬底100、安装在封装件衬底100上的半导体芯片200以及包围半导体芯片200的模制构件300。
作为支承衬底的封装件衬底100可包括主体110、下保护层和上保护层。封装件衬底100可基于印刷电路板(PCB)、晶圆衬底、陶瓷衬底、玻璃衬底、插入衬底等形成。在根据本发明构思的实施例中，封装件衬底100可为PCB。然而，封装件衬底100不限于PCB。
同时，在封装件衬底100中形成互连件140，并且互连件140可经由连接至封装件衬底100的上表面中的上电极焊盘120的柱状结构、焊料凸块、焊锡球和焊料层中的至少一个电连接至半导体芯片200。
另外，外部连接端子150可布置在封装件衬底100的下表面中的下电极焊盘130处。封装件衬底100可经外部连接端子150通过电连接连接至电子装置的模块衬底或系统板。
互连件140是多层或单层的，并且可形成在主体110中，并且外部连接端子150和半导体芯片200可经互连件140彼此电连接。例如，保护主体110的下保护层和上保护层可包括阻焊剂。
当封装件衬底100是PCB时，主体110可通常通过以下步骤来实现：将诸如热固树脂、环氧基树脂(例如阻燃剂4(FR-4)、双马来酰亚胺三嗪(BT)和Ajinomoto堆积膜(ABF))等高分子材料压缩成一定厚度，并且将上述被压缩的材料形成为箔状，在箔状的两个表面上涂上铜箔，并且经由图案化形成作为电信号的传输路径的互连件140。除连接至端子(外部连接端子150和内部连接端子250)的区(例如，上电极焊盘120和下电极焊盘130)之外，可将阻焊剂涂敷在主体110的下表面和上表面上，因此，可实现下保护层和上保护层。
可将PCB分为互连件140仅形成在PCB的一个表面中的单层PCB和互连件140形成在PCB的两个表面中的双层PCB。另外，使用名为预浸料的绝缘体可将铜箔设计为具有至少三层，并且根据铜箔中的层数可通过形成至少三个互连件140来实现多层PCB。封装件衬底100不限于上述PCB的结构或材料。
半导体封装件10可具有将半导体芯片200安装在封装件衬底100上的结构。虽然图1示出了仅将一个半导体芯片200安装在封装件衬底100上的实施例，但是可将多个半导体芯片200安装在封装件衬底100上。
半导体芯片200可为存储器芯片或逻辑芯片。
存储器芯片可为易失性存储器芯片或非易失性存储器芯片。易失性存储器芯片可包括现有的易失性存储器芯片，例如，动态随机存取存储器(DRAM)、静态RAM(SRAM)、晶闸管RAM(TRAM)、零电容器RAM(ZRAM)或双晶体管RAM(TTRAM)以及正在研发的易失性存储器芯片。非易失性存储器芯片可包括现有的非易失性存储器芯片，例如，闪存、磁RAM(MRAM)、自旋转移矩MRAM(SST-MRAM)、铁电RAM(FRAM)、相变RAM(PRAM)、电阻RAM(RRAM)、纳米管RRAM、聚合物RAM、纳米浮栅存储器、全息存储器、分子电子存储器或绝缘体电阻变化存储器以及正在研发的非易失性存储器芯片。
可将逻辑芯片实现为例如微处理器、图形处理器、信号处理器、网络处理器、芯片集、音频编解码器，视频编解码器、应用处理器或、系统芯片(SoC)，但是逻辑芯片不限于此。例如，微处理器可包括单核或多核处理器。
半导体芯片200可包括半导体衬底210、半导体装置层220、下连接焊盘230、半导体互连层240和内部连接端子250。
半导体芯片200在半导体衬底210中可具有有源表面和面对有源表面的无源表面。半导体衬底210中的有源表面可为面对封装件衬底100的上表面的表面。多个有源/无源元件和下连接焊盘230可形成在半导体衬底210的有源表面中。
内部连接端子250可形成在封装件衬底100与半导体芯片200的有源表面之间。内部连接端子250可分别接触下连接焊盘230。半导体芯片200可经内部连接端子250电连接至封装件衬底100。
半导体衬底210可包括形成在半导体衬底210的有源表面处的半导体装置层220。半导体互连层240可形成在半导体装置层220中，并且可经下连接焊盘230电连接至内部连接端子250。
例如，半导体衬底210可包括硅。可替换地，半导体衬底210可包括诸如锗的半导体元素或像碳化硅(SiC)、砷化镓(GaAs)、砷化铟(InAs)和磷化铟(InP)的化合物半导体。可替换地，半导体衬底210可具有绝缘体上硅(SOI)结构。例如，半导体衬底210可包括掩埋氧化物(BOX)层。半导体衬底210可包括导电区，例如，掺杂的阱或者掺杂的结构。另外，半导体衬底210可具有像浅沟道隔离(STI)结构的各种装置隔离结构。
半导体装置层220可包括半导体互连层240，其用于将多个单独的装置连接至形成在半导体衬底210中的其它互连件。半导体互连层240可包括至少一个金属互连层和至少一个过孔塞。例如，半导体互连层240可具有至少两个金属互连层或至少两个过孔塞交替地堆叠的多层结构。
下连接焊盘230可置于半导体装置层220上并且电连接至半导体装置层220中的半导体互连层240。半导体互连层240可经下连接焊盘230电连接至内部连接端子250。例如，下连接焊盘230可包括Al、Cu、Ni、W、Pt和Au中的至少一个。
可在半导体装置层220上形成钝化层以保护半导体装置层220上的半导体互连层240和置于其下的其它结构免于外部碰撞或湿气。钝化层可暴露下连接焊盘230的上表面的至少一部分。
内部连接端子250可分别置于下连接焊盘230上。内部连接端子250可用于将半导体芯片200电连接至封装件衬底100。经内部连接端子250，可从外部提供作为用于操作半导体芯片200的信号的控制信号、功率信号和接地信号中的至少一个，可从外部提供将被存储在半导体芯片200中的数据信号，或者可将存储在半导体芯片200中的数据提供至外部。内部连接端子250可例如包括柱状结构、焊料凸块、焊锡球和焊料层中的至少一个。
模制构件300可形成为围绕半导体芯片200的侧面、下表面和上表面。然而，与图1所示的不同，可经模制构件300的上表面暴露出半导体芯片200的上表面。
例如，模制构件300可由环氧模制化合物形成。环氧模制化合物可具有约15GPa至约30GPa的杨氏模量和约3ppm至约30ppm的热膨胀系数。
模制构件300不限于环氧模制化合物，并且还可包括各种材料，例如，环氧材料、热固性材料、热塑性材料、UV处理的材料等。热固性材料可包括苯酚型、酸酐型、胺型固化剂和丙烯酸聚合物添加剂。
同时，可通过使用模制底部填充(MUF)处理形成模制构件300，因此，覆盖半导体芯片200的外轮廓的材料可等于填充半导体芯片200和封装件衬底100之间的区域的材料。如图所示，内部连接端子250可布置在半导体芯片200和封装件衬底100之间，模制构件300可围绕内部连接端子250。
对于模制构件300，通过注入处理将适量的模制材料注入到封装件衬底100上，通过固化操作形成半导体封装件10的外形。根据需要，在例如按压的加压处理中，可以按压模制材料以形成半导体封装件10的外形。在这种情况下，可以考虑到模制材料的物理特性(例如，模制材料的粘度)来设置诸如模制材料的注入和加压之间的延迟时间、注入的模制材料的量和加压温度/压力的处理条件。
模制构件300的侧表面和顶表面可具有角度约90度的直角的形式。在沿着切割线切割封装件衬底100以制造半导体封装件10的过程中，模制构件300的侧表面和上表面通常形成直角。尽管未示出，可在半导体封装件10的侧面的区域形成包括半导体芯片的数据的标记图案(例如条形码、数字、字符、符号等)。
模制构件300可保护半导体芯片200免于诸如污染和撞击的外部影响。这样，模制构件300可具有至少可完全围绕半导体芯片200的厚度。由于模制构件300完全围绕半导体芯片200，模制构件300的宽度可基本等于半导体封装件10的宽度。
另外，由环氧模制化合物形成的模制构件300可包括环氧模制化合物中的大量填料310。填料可以是球形的。例如，模制构件300可由包括至少约50wt％到约90wt％的填料310的环氧材料形成。在这种情况下，填料310可被构造为以硅石(一种基于氧化硅或氧化铝的材料)为芯，并包括围绕芯311的涂层313。
在根据本发明构思的实施例中，填料310可包括非电磁材料的芯和围绕芯311的电磁材料的涂层313。为了对电场或磁场作出反应，填料310可具有球体、小板或纤维的形式，所述球体、小板或纤维是通过涂覆金属、金属氧化物、碳材料、功能性聚合物等制成的。根据施加在模制构件300上的电场或磁场的方向，填料310的流动和分布可改变为期望的方向。
在根据本发明构思的实施例中，无论模制构件300的形式如何，例如粉末、颗粒、液体或薄片，只要模制构件300包括填料310就可以采用模制构件300。
更具体地说，涂层313可包括金属、金属氧化物、聚合物、聚合物电解质和碳成分材料中的一种，并且可以使用公知的方法如溶胶-凝胶法、共沉淀法、热喷涂法、乳液法、水热合成法或喷雾干燥法将涂层313形成靶结构。
涂层313可根据施加于模制构件300的外力的类型由不同的材料形成。在一些实施例中，涂层313可包括聚合物、聚合物电解质和碳复合材料中的一种，它们是与电场发生反应的材料。在其它实施例中，涂层313可包括金属和金属氧化物中的一种，它们是对磁场作出反应的材料。
这里，详细描述了涂层313是由响应磁场的材料形成的情况。包含在涂层313中并对磁场作出响应的材料不仅可以解释为具有磁性的材料，例如磁化的磁性材料，而且可以解释为被磁场磁化并被磁场吸引的颗粒，例如铁或氧化铁。
涂层313可为由铁磁材料、软磁材料或顺磁材料形成的粉末颗粒。例如，涂层313可为氧化铁(FeO、Fe2O3、Fe2O4、Fe3O4)、诸如Ni-Zn铁氧体或Mn-Zn铁氧体的铁氧体材料粉末、坡莫合金、或铝硅铁粉，并且可包括金属粉末，像镍(Ni)、锌(Zn)、锰(Mn)、钴(Co)、镁(Mg)、铝(Al)、钡(Ba)、铜(Cu)或铁(Fe)。可替换地，铁氧体粉末和金属粉末的混合物可用于涂层313。
包含在涂层313中的材料颗粒可具有约1μm、几μm或几十μm的粒状结构。
在模制构件300中，填料310分布相对较高的区域可称为填料致密层RF，填料310分布相对较低的区域可称为环氧树脂致密层RE。
通过使用电场或磁场，可以控制填料310以高于模制构件300的其它区域的密度分布在模制构件300的局部区域。如图所示，可形成填料致密层RF，使得填料310布置在内部连接端子250周围，并且在半导体芯片200和封装件衬底100之间的区域中具有相对较高的分布。
在形成包括填料310的模制构件300的过程期间或之后，为了围绕半导体芯片200，可通过向模制构件300施加电场或磁场来在模制构件300中在目标方向上传输填料310。
电场单元420(见图8A)和/或磁场单元430(见图8A)可置于模制构件300的上部区域或下部区域，并且下文中将描述其细节。在这种情况下，填料310可通过由电场单元420(见图8A)形成的电场或者由磁场单元430(见图8A)形成的磁场在模制构件300中在特定方向上移动。因此，如图1所示，填料致密层RF可形成在模制构件300的下部区域中，并且环氧树脂致密层RE可形成在模制构件300的上部区域中。
填料致密层RF和环氧树脂致密层RE的位置可通过固化模制构件300来固定。固化可为热固型或光固化。固化后的模制构件300失去流动性，并且当移除电场单元420(见图8A)和磁场单元430(见图8A)时，可保持填料致密层RF和环氧树脂致密层RE的位置。
如今，随着电子产品市场对便携式装置的需求迅速增长，对电子产品中装载的电子部件的小尺寸、轻重量的要求也不断提高。对于小尺寸和轻重量的电子部件，装载在电子部件中的半导体封装件需要减小的尺寸和处理大容量数据的能力。在半导体封装件的有限结构中实现大容量存储需要半导体芯片堆叠件的厚度小，因此，正在稳步减小半导体封装件的厚度。装载在这种半导体封装件中的半导体芯片通过被模制构件围绕而被保护。
在不同于根据本发明构思的半导体封装件10的普通半导体封装件中，包含在模制构件中的填料的位置是以随机混合状态固定的，因此，很难根据半导体封装件的类型选择性地改变填料在模制构件中的位置。
另一方面，在根据本发明构思的半导体封装件10中，填料310可分布在模制构件300中，并且在形成模制构件300的过程中，可通过向保持为流体状态或液体流体状态的模制构件300施加电场或磁场，在模制构件300的局部区域中产生填料致密层RF，所述填料致密层RF是由以高分布布置的填料310所制成的层。接着，通过固化具有流动性的模制构件300，可以在具有流动性的状态下将填料致密层RF固定在模制构件300中。
换句话说，在根据本发明构思的半导体封装件10中，可使用电场或磁场来控制模制构件300中的填料的位置，并且半导体芯片可以小厚度堆叠，结果可实现适于高度集成的半导体封装件。
图2至图4是分别示出根据其它实施例的半导体封装件20、30和40的剖视图。
将在下文中描述的包含在半导体封装20、30和40中的部件和包含在部件中的材料与以上参照图1描述的部件或材料基本上相同或类似。因此，为了便于解释，主要描述半导体封装件10(见图1)与半导体封装件20、30和40之间的区别。
参照图2，在根据本发明构思的半导体封装件20中，填料致密层RF，即模制构件300中以相对高的分布对填料310进行布置的区域，可以远离半导体芯片200并布置在模制构件300的上部区域。
可通过在电场或磁场的第一方向上的力(例如拉力)，在模制构件300中在特定方向上移动填料310。可控制填料310在模制构件300的局部区域中以高于模制构件300的其它区域的相对高的分布进行布置。如图2所示，可形成填料致密层RF，使得填料310布置在模制构件300的最外面的区域，并且可形成环氧树脂致密层RE，使得在半导体芯片200的外围区域和半导体芯片200与封装件衬底100之间的区域以相对低的分布对填料310进行布置。
可通过固化模制构件300来固定填料致密层RF和环氧树脂致密层RE的位置。当去除电场或磁场时，可保持填料致密层RF和环氧树脂致密层RE的位置。
参照图3，在根据本发明构思的半导体封装件30中，填料致密层RF，即模制构件300中以相对高的分布对填料310进行布置的区域，可布置在半导体芯片200的外围区域。
可通过在电场或磁场的第一方向上的力在模制构件300中在特定方向上移动填料310。可控制填料310在模制构件300的局部区域中以高于模制构件300的其它区域的相对高的分布进行布置。如图所示，可形成填料致密层RF，使得填料310围绕半导体芯片200的外围区域，并且可形成环氧树脂致密层RE，使得在除半导体芯片200的外围区域之外的半导体芯片200的外部区域以相对低的分布布置填料310。
可通过固化模制构件300来固定填料致密层RF和环氧树脂致密层RE的位置。当去除电场或磁场时，可保持填料致密层RF和环氧树脂致密层RE的位置。
参照图4，在根据本发明构思的半导体封装件40中，填料致密层RF，即模制构件300中以相对高的分布对填料310进行布置的区域，可布置在模制构件300的侧壁区域处。
可通过在电场或磁场的第一方向上的力在模制构件300中在特定方向上移动填料310。可控制填料310在模制构件300的局部区域中以高于模制构件300的其它区域的相对高的分布进行布置。如图所示，可形成填料致密层RF，使得填料310布置在模制构件300侧壁的最外面的区域，并且可形成环氧树脂致密层RE，使得在半导体芯片200的外围区域、模制构件300的上部区域以及半导体芯片200与封装件衬底100之间的区域以相对低的分布布置使得填料310。
可通过固化模制构件300来固定填料致密层RF和环氧树脂致密层RE的位置。当去除电场或磁场时，可保持填料致密层RF和环氧树脂致密层RE的位置。
换句话说，根据图2至图4所示的本发明构思的半导体封装件20、30和40可被构造为在与半导体封装件10(见图1)中的填料致密层RF和环氧树脂致密层RF的位置不同的位置包括填料致密层RF和环氧树脂致密层RF。由于填料310可由于在电场或磁场的第一方向上的力在模制构件300中在特定方向上移动，因此填料310的位置可改变为根据半导体封装件的设计的目标方向。
图5和图6是分别示出根据本发明构思的其它实施例的半导体封装件50和60的剖视图。
包括在将在下面描述的半导体封装件50和60中的部件和部件中的材料与上面参照图1描述的部件或材料基本相同或相似。因此，为了便于解释，将主要描述半导体封装件10(见图1)与半导体封装件50和60之间的差别。
参照图5，根据本发明构思的半导体封装件50可具有：第一填料致密层RF1，其为模制构件300中以相对高的分布对第一填料310进行布置的区域；以及第二填料致密层RF2，其为模制构件300中以相对高的分布对第二填料320进行布置的区域。
包括在半导体封装件50中的模制构件300所包括的第一填料310和第二填料320可分别具有在相对于磁场的第一方向上的力和在与第一方向上的力相反的第二方向上的力(例如，弹跳)。因此，第一填料310和第二填料320可布置在模制构件300中的不同区域中。
同时，包括在第一填料310的芯311中的材料可与包括在第二填料320的芯321中的材料基本相同。另外，第一填料310中的芯311的直径311D可与第二填料320中的芯321的直径321D基本相同。
第一填料310和第二填料320之间的差异可源于涂层。第一填料310的涂层313中包含的材料可与第二填料320的涂层323中包含的材料不同。然而，在这种情况下，第一填料310的涂层313的厚度313T可与第二填料320的涂层323的厚度323T基本上相同。
更具体地说，第一填料310中的涂层313中包含的材料可为铁磁材料，而第二填料320的涂层323中包含的材料可为抗磁材料。相反，第一填料310的涂层313中包含的材料可为抗磁材料，而第二填料320的涂层323中包含的材料可为铁磁材料。
例如铁(Fe)、钴(Fe)和镍(Ni)的铁磁材料是这样的的材料：其通过在与磁场方向相同的方向上被磁化而具有在第一方向上的力，并在磁场被移除时保持磁性。另一方面，例如铜(Cu)和金(Au)的抗磁材料是这样的的材料：其通过在与磁场方向相反的方向上被磁化而具有在第二方向上力，并且在磁场被移除时返回原始状态。
因此，通过利用包括分别具有不同特性的第一填料310和第二填料320的模制构件300，可在模制构件300中在不同区域中布置以相对高的分布布置了第一填料310的第一填料致密层RF1和以相对高的分布布置了第二填料320的第二填料致密层RF2。环氧树脂致密层RE可布置在第一填料致密层RF1与第二填料致密层RF2之间。
在一些实施例中，如图所示，第一填料致密层RF1可布置在半导体芯片200与封装件衬底100之间的区域中，第二填料致密层RF2可远离半导体芯片200并布置在模制构件300的上部区域中。在其它实施例中，虽然未示出，第一填料致密层RF1可布置在模制构件300的左侧壁的区域中，第二填料致密层RF2可布置在模制构件300的右侧壁的区域中。然而，第一填料致密层RF1和第二填料致密层RF2的布置不限于此。
参照图6，根据本发明构思的半导体封装件60可在模制构件300中具有以相对高的分布布置了第三填料330的第三填料致密层RF3和以相对高的分布布置了第四填料340的第四填料致密层RF4。
包括在半导体封装件60中的模制构件300所包括的第三填料330和第四填料340分别对电场作出强反应和对电场作出弱反应。换句话说，第三填料330的相对于电场的在第一方向上的力可大于第四填料340的相对于电场的在第一方向上的力。因此，第三填料330和第四填料340可布置在模制构件300中的不同区域中。
同时，第三填料330的芯331中包括的材料可与第四填料340的芯341中包括的材料相同。另外，第三填料330的芯331的直径331D可与第四填料340的芯341的直径341D基本相同。
第三填料330与第四填料340之间的差异可源于涂层。第三填料330的涂层333的厚度333T可与第四填料340的涂层343的厚度343T不同。然而，在这种情况下，第三填料330的涂层333中包括的材料可与第四填料340的涂层343中包括的材料相同。
更具体地说，包括在第三填料330的涂层333和第四填料340的涂层343中的所有材料可为聚电解质，并且可通过将第三填料330的涂层333的厚度333T和第四填料340的涂层343的厚度343T形成为彼此不同来制造第三填料330和第四填料340。
例如聚苯乙烯、聚丙烯酸酯、聚烯丙胺盐酸盐、聚赖氨酸的聚电解质是在每个重复单元中具有电解质基团且在溶解于水中时带电的聚合物。因此，聚电解质以正电荷状态或负电荷状态存在，并对电场作出反应。
因此，通过利用包括对电场作出不同反应的第三填料330和第四填料340的模制构件300，可在模制构件300中在不同区域中布置以相对高的分布布置了第三填料330的第三填料致密层RF3和以相对高的分布布置了第四填料340的第四填料致密层RF4。
在一些实施例中，如图所示，第三填料致密层RF3可与半导体芯片200间隔开，并且布置在模制构件300的上部区域中的最上面的区域，并且第四填料致密层RF4可布置在模制构件300的最上面的区域中的第三填料致密层RF3的下面。环氧树脂致密层RE可布置在第四填料致密层RF4的下面。
在其它实施例中，虽然未示出，第三填料致密层RF3可布置在模制构件300的下部区域的最下端，第四填料致密层RF4可布置在模制构件300的下部区域中的第三填料致密层RF3上。然而，第三填料致密层RF3和第四填料致密层Rf4的布置不限于此。
换句话说，图5和图6所示的根据本发明构思的半导体封装件50和60可被构造为在与半导体封装件10(见图1)中的填料致密层RF和环氧树脂致密层RE的位置不同的位置包括填料致密层RF和环氧树脂致密层RE。
在一些实施例中，第一填料310和第二填料320可形成为具有分别包括不同材料的涂层，并且由于磁场可在模制构件300中在特定方向上运动。因此，根据半导体封装件的设计，可在目标方向上控制第一填料310和第二填料320的位置。
在一些实施例中，第三填料330和第四填料340可形成为具有分别具有不同厚度的涂层，并且由于电场可在模制构件300中在特定方向上运动。因此，根据半导体封装件的设计，可在目标方向上控制第三填料330和第四填料340的位置。
图7A是根据本发明构思的实施例的制造半导体封装件的方法的流程图，并且图7B是一组示出根据本发明构思的实施例的制造半导体封装件的方法中的处理时间的曲线图。
参照图7A，制造半导体封装件的方法(S10)可包括下面描述的处理。当不同地实施实施例时，可与所述处理不同地执行特定处理。例如，按次序描述的两个处理可基本同时执行，或者可按照与所述次序相反的次序执行。
根据本发明构思的制造半导体封装件的方法(S10)包括：制备封装件衬底(S100)；将至少一个半导体芯片安装在封装件衬底上(S200)；在封装件衬底上涂覆具有填料的模制材料，每个填料具有包括非电磁材料的芯和包括覆盖芯的电磁材料的涂层，以围绕所述至少一个半导体芯片(S300)；通过将电场或磁场施加至模制材料在模制材料中在特定方向上移动填料(S400)；以及通过固化模制材料形成模制构件(S500)。
将参照稍后将描述的图8A至图9D详细描述所述处理中的每一个的技术特征。
在根据本发明构思的制造半导体封装件的方法S10(见图7A)中，图7B示出了将电场或磁场施加至模制材料的处理时间T400与硬化模制材料的处理时间T500之间的关系。
在一些实施例中，在将电场或磁场施加至模制材料的处理之后，可以开始固化模制材料的处理。换句话说，将电场或磁场施加至模制材料的处理时间T400和固化模制材料的处理时间T500可彼此分离。
在其它实施例中，可在开始固化模制材料的处理之前开始将电场或磁场施加至模制材料的处理，并且将电场或磁场施加至模制材料的处理和固化模制材料的处理可同时完成。可替换地，可在开始固化模制材料的处理之前开始将电场或磁场施加至模制材料的处理，并且可在将电场或磁场施加至模制材料的处理完成之后完成固化模制材料的处理。换句话说，将电场或磁场施加至模制材料的处理时间T400和固化模制材料的处理时间T500可至少部分地彼此重叠。然而，处理时间T400和T500不限于此。
图8A至图8D是示出根据实施例的制造半导体封装件的方法的剖视图。
参照图8A，制备限定内部区域400S的壳体400，在内部区域400S中将要形成模制构件300(见图8D)，并且将其上安装有半导体芯片200的封装件衬底100布置在内部区域400S中。壳体400可包括产生电场的电场单元420(例如，RF发生器)和/或产生磁场的磁场单元430(例如，磁控管)。
可根据通过壳体400限定的形式来实现通过转移成型工艺形成的半导体封装件的模制构件300(见图8D)。因此，可根据将要形成的模制构件300(见图8D)预先确定壳体400。
同时，壳体400可包括注入路径410和出射路径(未示出)，将模制材料300M(见图8B)注入到注入路径410中，并且填充壳体400的内部区域400S的模制材料300M(见图8B)可通过出射路径出射。
参照图8B，可将模制材料300M注入到壳体400的内部区域400S中。模制材料300M可包括大量的球形并且随机散布于环氧模制化合物中的填料310。例如，可通过包括至少约50wt％至约90wt％的填料310的基于环氧树脂的材料形成模制材料300M。
模制材料300M在流体状态下被注入到壳体400的内部区域400S中，并且可注入模制材料300M直至内部区域400S被完全填充为止。可在真空条件下执行在壳体400中注入模制材料300M的处理。
通过注入处理，将合适量的模制材料300M注入封装件衬底100上。根据需要，经诸如按压的加压处理，可将压力施加至模制材料300M。在这种情况下，可以考虑到模制材料300M的物理特性(例如，模制材料300M的粘度)来设置诸如模制材料300M的注入和加压之间的延迟时间、注入的模制材料300M的量、加压温度/压力的处理条件。
注入模制材料300M以填充内部区域400S而没有空区。在半导体封装件的有限结构中实现大容量存储器要求半导体芯片堆叠件的厚度小，因此，半导体封装件的厚度稳步减小。在半导体封装件中，内部连接端子250的尺寸还在继续减小，并且填充半导体芯片200与封装件衬底100之间的区域的处理可非常难以执行。
在根据本发明构思的制造半导体封装件的方法中，当注入模制材料300M时，可操作产生电场的电场单元420或者产生磁场的磁场单元430，并且可通过电场或磁场将填料310布置为填充在半导体芯片200与封装件衬底100之间。
根据填料310的运动，模制材料300M可在与填料310运动的方向相似的方向上运动。换句话说，通过电场或者磁场，移动填料310以使其布置在内部连接端子250周围。因此，可将可同时受到填料310的运动和注入压力影响的模制材料300M容易地注入以围绕内部连接端子250而没有空区。
参照图8C，在壳体400的内部区域400S被模制材料300M填充(例如，完全填充)之后，可固化模制材料300M。
在根据本发明构思的制造半导体封装件的方法中，在注入模制材料300M之后，可操作产生电场的电场单元420或者产生磁场的磁场单元430，并且可通过电场或磁场使填料310布置为填充在半导体芯片200与封装件衬底100之间。
在这种情况下，可通过由电场单元420产生的电场之间的或者由磁场单元430产生的磁场之间的在第一方向上的力在模制材料300M中在特定方向上移动填料310。因此，如图所示，填料致密层RF可形成在模制材料300M的下部区域中，并且环氧树脂致密层RE可形成在模制材料300M的上部区域中。
填料致密层RF和环氧树脂致密层RE的位置可通过固化模制材料300M固定。固化可为热固型或光固化。固化的模制材料300M失去流动性，并且当去除电场或磁场时填料致密层RF和环氧树脂致密层RE的位置可保持。
通过利用根据本发明构思的制造半导体封装件的方法，填料致密层RF和环氧树脂致密层RE可分别形成在模制材料300M中的不同区域中。由于填料310可由于在电场或磁场的第一方向上的力在模制构件300中在特定方向上移动，因此可将填料310的位置改变为根据半导体封装件的设计的目标方向。
与示出的不同，填料致密层RF，即模制材料300M中以相对高的分布对填料310进行布置的区域，可与半导体芯片200间隔开，并且布置在模制材料300M的上部区域中、布置在模制材料300M的侧壁区域处或者布置在半导体芯片200的外围区域中。
参照图8D，可在封装件衬底100上制造预备的半导体封装件，在预备的半导体封装件中形成围绕半导体芯片200的模制构件300。模制构件300的侧表面和顶表面可具有角度约90度的直角的形式。
形成有模制构件300的预备的半导体封装件可与壳体400(见图8C)分离。虽然未示出，但是可在模制构件的侧面的区域执行形成包括半导体芯片200的数据的标记图案(条形码、数字、字符、符号等)的处理。
图9A至图9D是示出根据另一实施例的制造半导体封装件的方法的剖视图；
参照图9A，可制备壳体500，在壳体500中将形成模制构件300(见图9D)。壳体500可包括底部壳体500B和顶部壳体500T。底部壳体500B填充有模制材料300M，并且其上安装有多个半导体芯片200的封装件衬底100布置在顶部壳体500T中。壳体单元500可包括产生电场的电场单元520(例如，RF发生器)和/或产生磁场的磁场单元530(例如，磁控管)。
可根据通过壳体500限定的形式来实现通过压缩成型工艺形成的半导体封装件的模制构件300(见图9D)。因此，可根据将要形成的模制构件300(见图9D)预先确定壳体500。
同时，壳体500可包括底部壳体500B和顶部壳体500T，底部壳体500B包括模制材料300M，顶部壳体500T在底部壳体500B的上方包括其上安装有多个半导体芯片200的封装件衬底100。
参照图9B，可将模制材料300M移动至壳体500的内部区域510中。模制材料300M可包括环氧模制化合物中的大量球形填料310。例如，可通过包括至少约50wt％至约90wt％的填料310的基于环氧树脂的材料形成模制材料300M。
可将模制材料300M在流体状态下移动至壳体500的内部区510域中，并且可移动模制材料300M直至内部区域510被模制材料300M完全填充为止。可在模制材料300M中以随机散布状态布置填料310。换句话说，电场单元520和/或磁场单元530可还未产生电场或磁场。
参照图9C，在制造半导体封装件的方法中，在移动模制材料300M时，通过操作电场单元420产生电场或者操作磁场单元430产生磁场，填料310可由于电场或磁场而与多个半导体芯片200间隔开，并且布置在模制材料300M的上部区域中。
在这种情况下，可通过由电场单元420产生的电场之间的或由磁场单元430产生的磁场之间的在第一方向上的力在模制材料300M中在特定方向上移动填料310。因此，如图所示，填料致密层RF可形成在模制材料300M的上部区域中，并且环氧树脂致密层RE可形成在模制材料300M的下部区域中。
填料致密层RF和环氧树脂致密层RE的位置可通过固化模制材料300M来固定。固化可为热固型或光固化。固化后的模制材料300M失去流动性，当移除电场或磁场时，可保持填料致密层RF和环氧树脂致密层RE的位置。
与示出的不同，填料致密层RF，即模制材料300M中以相对高的分布对填料310进行布置的区域，可布置为填充在多个半导体芯片200与封装件衬底100之间，并且填料致密层RF可布置在模制材料300M的侧壁区域处，或者可替换地，填料致密层RF可布置在多个半导体芯片200的外围区域中。
参照图9D，可制造预备的半导体封装件，其中模制构件300在封装件衬底100上围绕多个半导体芯片200。
通过一系列半导体处理，预备的半导体封装件可按照包括封装件衬底100、多个半导体芯片200和模制构件300的形式设置。通过使用机械切割机或剃刀切割机在切割线DL中执行切割处理，可以制造单独分割的半导体封装件。
切割线DL用于将预备的半导体封装件分割为单独的半导体封装件。因此，封装件衬底100的侧面和模制构件300的侧面可基本位于相同平面上。另外，模制构件300的侧表面和顶表面可具有角度约为90°的直角的形式。
图10A至图10C是示出半导体封装件的翘曲的剖视图；
将图10A至图10C一起参照，在半导体封装件10中，多个半导体芯片200安装在封装件衬底100的顶表面上，并且形成围绕多个半导体芯片200的模制构件300。因此，封装件衬底100的顶表面基本上并完全由模制构件300覆盖。
在具有上述结构的半导体封装件10中，封装件衬底100、多个半导体芯片200和模制构件300中包括的材料彼此不同，并且可具有彼此不同的热膨胀系数。因此，在制造半导体封装件10的过程中，温度、压力等的环境改变可导致半导体封装件10的翘曲。
例如，在封装件衬底100的情况下，在室温或高温下，模制构件300可收缩或膨胀，从而导致半导体封装件10的诸如翘曲的变形。另外，如图10A和图10B所示，当在随机混合的状态下布置模制构件300中包括的填料310时，可忽略对填料310的影响。
当半导体封装件10中的封装件衬底100和模制构件300的热膨胀系数彼此不同时，当将压应力施加至模制构件300并且将拉应力施加至封装件衬底100时，可发生翘曲，使得半导体封装件10具有中心区域向下弯曲的形式，如图10A所示。另一方面，当将拉应力施加至模制构件300并且将压应力施加至封装件衬底100时，可发生翘曲，使得半导体封装件10具有中心区域向上弯曲的形式，如图10B所示。换句话说，由于半导体封装件10的翘曲，半导体封装件10可不平坦，并且可在中心区域和外围区域之间具有高度差WA和WB。
如图10C所示，在根据本发明构思半导体封装件10中，热膨胀系数可根据填料310的分布而在不同的区域中不同，因此，模制构件300中的上部区域和下部区域中的热膨胀系数可彼此不同。因此，通过控制填料310在目标方向上的分布，与参照图10A和图10B描述的半导体封装件10的翘曲相比，半导体封装件10的翘曲可减轻。换句话说，当在模制构件300的局部区域中以高分布布置填料310时，半导体封装件10的翘曲可由于填料310的影响而减轻。虽然未示出，但是模制构件300中的填料310可分别包括至少两种具有不同热膨胀系数的材料。
结果，在根据本发明构思的半导体封装件10中，考虑到封装件衬底100、多个半导体芯片200和模制构件300中包括的材料的热膨胀系数，通过利用电场或磁场控制填料310的位置，因此，可有效地控制施加至半导体封装件10的拉应力和压应力，并且可减小和/或最小化半导体封装件10的翘曲。
图11是示出包括根据实施例的半导体封装件1030的半导体模块1000的俯视图。
参照图11，半导体模块1000包括模块衬底1010、安装在模块衬底1010上的控制芯片1020和安装在模块衬底1010上的多个半导体封装件1030。
将可耦接至主板的插口的多个输入/输出端子1050布置在模块衬底1010的一侧。多个半导体封装件1030可为根据本发明构思的半导体封装件10、20、30、40、50或60。可根据制造根据本发明构思的半导体封装件的方法(S10)制造多个半导体封装件1030。
图12是示出在根据本发明构思的实施例的制造半导体封装件的方法中制造的半导体封装件的系统1100的示意图。
参照图12，系统1100包括控制器1110、输入/输出装置1120、存储器1130、接口1140和总线1150。
系统1100可为发送或接收数据的系统或移动系统。在一些实施例中，移动系统可为便携式计算机、网络平板、移动电话、数字音乐播放器或存储卡。
用于控制在系统1100中执行的程序的控制器1110可包括微处理器、数字信号处理器、微控制器等。
输入/输出装置1120可用于输入或输出系统1100的数据。系统1100通过利用输入/输出装置1120连接至诸如个人计算机或网络的外部装置，并且与外部装置交换数据。例如，输入/输出装置1120可为触摸板、键盘或显示器。
存储器1130可存储用于控制器1110的操作的数据或者在控制器1110中处理的数据。存储器1130可为根据本发明构思的半导体封装件10、20、30、40、50或60。另外，可按照根据本发明构思的制造半导体封装件的方法S10制造存储器1130。
接口1140可为系统1100与外部装置之间的数据传输路径。控制器1110、输入/输出装置1120、存储器1130和接口1140可经总线1150彼此通信。
虽然参照附图具体示出和描述了本发明构思，但是本领域普通技术人员之一应该理解，在不脱离本发明构思的精神和范围的情况下，可在其中作出各种形式和细节上的改变。因此，应该理解，上述实施例不限制本发明构思的范围。

Claims (25)

1.一种半导体封装件，包括：
封装件衬底；
至少一个半导体芯片，其安装在所述封装件衬底上；以及
模制构件，其围绕所述至少一个半导体芯片，
所述模制构件包括填料，
所述填料中的每一个包括芯和围绕所述芯的涂层，
所述芯包括非电磁材料，
所述涂层包括电磁材料，并且
所述模制构件包括分别具有所述填料的不同分布的区域。
2.根据权利要求1所述的半导体封装件，其中，
利用焊料凸块将所述至少一个半导体芯片电连接至所述封装件衬底，并且
所述模制构件中的所述填料布置在所述焊料凸块中的每一个周围，在所述模制构件中的各个区域中，在所述至少一个半导体芯片与所述封装件衬底之间的区域中所述模制构件中的所述填料具有相对高的分布。
3.根据权利要求1所述的半导体封装件，
其中，在所述至少一个半导体芯片的外围区域处以相对高的分布布置所述模制构件中的所述填料。
4.根据权利要求1所述的半导体封装件，
其中，所述填料与所述半导体芯片间隔开，并且在所述模制构件中的各个区域中，所述填料以相对高的分布布置在所述模制构件的上部区域中。
5.根据权利要求1所述的半导体封装件，其中，
所述模制构件中的所述填料被构造为在减轻所述封装件衬底的翘曲的方向上运动，并且
所述模制构件被构造为根据所述填料的不同分布在所述模制构件中的各个区域中的不同区域中具有不同的热膨胀系数。
6.根据权利要求5所述的半导体封装件，其中，
所述模制构件的各个区域包括所述模制构件的上部区域和所述模制构件的下部区域，
所述模制构件的上部区域中的热膨胀系数和所述模制构件的下部区域中的热膨胀系数彼此不同。
7.根据权利要求1所述的半导体封装件，其中，
所述填料包括第一填料和第二填料，
所述第一填料被构造为与所述第二填料相比对电场作出相对强的反应，
所述第二填料被构造为与所述第一填料相比对电场作出相对弱的反应，并且
所述第一填料和所述第二填料布置在所述模制构件中的各个区域中的不同区域中。
8.根据权利要求7所述的半导体封装件，其中，
所述第一填料的直径与所述第二填料的直径不同，并且
所述第一填料的涂层中的材料与所述第二填料的涂层中的材料相同。
9.根据权利要求1所述的半导体封装件，其中，
所述填料包括第一填料和第二填料，
所述第一填料响应于磁场具有在第一方向上的力，
所述第二填料响应于磁场具有在第二方向上的力，
所述第二方向与所述第一方向相反，并且
所述第一填料和所述第二填料布置在所述模制构件中的各个区域中的不同区域中。
10.根据权利要求9所述的半导体封装件，其中，
所述第一填料的涂层中的材料与所述第二填料的涂层中的材料不同。
11.一种半导体封装件，包括：
封装件衬底；
至少一个半导体芯片，其安装在所述封装件衬底上；以及
模制构件，其围绕所述至少一个半导体芯片，
所述模制构件包括分布在环氧树脂材料中的填料，
所述填料中的每一个包括芯和覆盖所述芯的涂层，
所述芯为非电磁材料，
所述涂层为电磁材料，
所述填料被构造为响应于施加至所述模制构件的电场或磁场在所述模制构件中在特定方向上移动，并且
所述模制构件包括分别具有所述填料的不同分布的区域。
12.根据权利要求11所述的半导体封装件，其中，
所述芯包括氧化硅或氧化铝，并且
所述涂层包括金属、金属氧化物、聚合物、聚合物电解质和碳复合材料中的一个。
13.根据权利要求12所述的半导体封装件，其中，
所述填料包括第一填料和第二填料，
所述第一填料被构造为与所述第二填料相比对电场作出相对强的反应，
所述第二填料被构造为与所述第一填料相比对电场作出相对弱的反应，
所述第一填料的涂层中的电磁材料和所述第二填料的涂层中的电磁材料包括聚合物电解质，并且
所述第一填料的涂层的厚度与所述第二填料的涂层的厚度不同。
14.根据权利要求12所述的半导体封装件，其中，
所述填料包括第一填料和第二填料，
所述第一填料被构造为响应于磁场具有在第一方向上的力，
所述第二填料被构造为响应于磁场具有在第二方向上的力，
所述第二方向与所述第一方向相反，
所述第一填料的涂层中的电磁材料是铁磁材料，
所述第二填料的涂层中的电磁材料是抗磁材料，并且
所述第一填料的涂层和所述第二填料的涂层具有相同的厚度。
15.根据权利要求11所述的半导体封装件，其中，
所述填料的形状包括球体、小板和纤维中的至少一个。
16.一种制造半导体封装件的方法，所述方法包括：
将至少一个半导体芯片安装在封装件衬底上；
将模制材料涂覆在所述封装件衬底上，以围绕所述至少一个半导体芯片，
所述模制材料包括填料，
所述填料各自包括芯和围绕所述芯的涂层，
所述芯包括非电磁材料，并且
所述涂层包括电磁材料；
通过将电场或磁场施加至所述模制材料在所述模制材料中在特定方向上移动所述填料；以及
通过固化所述模制材料形成模制构件。
17.根据权利要求16所述的方法，其中，
安装所述半导体芯片的步骤包括利用焊料凸块将所述半导体芯片安装在所述封装件衬底上，并且
移动所述填料的步骤包括：施加电场或磁场，使得所述填料被移动，以将所述填料布置在所述焊料凸块中的每一个的周围，并且以相对高的分布将所述填料布置在所述模制材料中的所述半导体芯片与所述封装件衬底之间的区域中。
18.根据权利要求16所述的方法，其中，
移动所述填料包括：施加电场或磁场，使得在所述半导体芯片的外围区域处在所述模制材料中以相对高的分布布置所述填料。
19.根据权利要求16所述的方法，其中，
移动所述填料包括：施加电场或磁场，使得所述填料与半导体芯片间隔开，并且在所述模制材料的上部区域中以相对高的分布布置所述填料。
20.根据权利要求16所述的方法，其中，
在移动所述填料的步骤中，将电场或磁场施加至所述填料，使得所述填料在减轻所述封装件衬底的翘曲的方向上移动，并且
在形成所述模制构件的步骤中，所述模制构件的不同区域中的热膨胀系数根据所述填料的分布而变化。
21.根据权利要求20所述的方法，其中，
在施加电场或磁场之后，所述模制材料的上部区域中的热膨胀系数与所示模制材料的下部区域中的热膨胀系数不同。
22.根据权利要求16所述的方法，其中，在涂覆所述模制材料的过程中，
所述模制材料包括分布在环氧树脂材料中的所述填料，
所述芯包括氧化硅或氧化铝，并且
所述涂层包括金属、金属氧化物、聚合物、聚合物电解质和碳复合材料中的一个。
23.根据权利要求16所述的方法，
其中，在所述特定方向上移动所述填料期间将电场或磁场施加至所述模制材料的处理时间和固化所述模制材料的处理时间彼此至少部分地重叠。
24.根据权利要求16所述的方法，其中，在涂覆所述模制材料期间，
所述填料包括第一填料和第二填料，
所述第一填料被构造为与所述第二填料相比对电场作出相对强的反应，
所述第二填料被构造为与所述第一填料相比对电场作出相对弱的反应，
所述第一填料的涂层中的电磁材料和所述第二填料的涂层中的电磁材料包括聚合物电解质，并且
所述第一填料的涂层的厚度与所述第二填料的涂层的厚度不同。
25.根据权利要求16所述的方法，其中，在涂覆所述模制材料期间，
所述填料包括第一填料和第二填料，
所述第一填料被构造为响应于磁场具有在第一方向上的力，
所述第二填料被构造为响应于磁场具有在与所述第一方向相反的第二方向上的力，
所述第一填料的涂层中的电磁材料是铁磁材料，并且
所述第二填料的涂层中的电磁材料是抗磁材料。
CN201910216950.0A 2018-08-01 2019-03-21 半导体封装件及制造该半导体封装件的方法 Pending CN110797311A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0090056 2018-08-01
KR1020180090056A KR102514042B1 (ko) 2018-08-01 2018-08-01 반도체 패키지 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
CN110797311A true CN110797311A (zh) 2020-02-14

Family

ID=65904120

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910216950.0A Pending CN110797311A (zh) 2018-08-01 2019-03-21 半导体封装件及制造该半导体封装件的方法

Country Status (5)

Country Link
US (2) US11069588B2 (zh)
EP (1) EP3605599B1 (zh)
KR (1) KR102514042B1 (zh)
CN (1) CN110797311A (zh)
TW (1) TWI805789B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117936464A (zh) * 2024-03-22 2024-04-26 成都万应微电子有限公司 芯片器件的封装腔体结构及降低封装腔体谐振的方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102514042B1 (ko) * 2018-08-01 2023-03-24 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
DE102018214778A1 (de) * 2018-08-30 2020-03-05 Siemens Aktiengesellschaft Verfahren zur Fertigung von Leiterbahnen und Elektronikmodul
US11569144B2 (en) * 2018-10-11 2023-01-31 Intel Corporation Semiconductor package design for solder joint reliability
US11139268B2 (en) * 2019-08-06 2021-10-05 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method of manufacturing the same
US11145811B2 (en) * 2019-10-16 2021-10-12 International Business Machines Corporation Resistive memory with core and shell oxides and interface dipoles
DE102020135087A1 (de) * 2020-03-27 2021-09-30 Samsung Electronics Co., Ltd. Halbleitergehäuse
US20230317633A1 (en) * 2022-03-30 2023-10-05 Win Semiconductors Corp. Semiconductor chip
US20230326820A1 (en) * 2022-04-07 2023-10-12 Infineon Technologies Ag Anti-Corrosion Particles in Semiconductor Device
US20230343662A1 (en) * 2022-04-26 2023-10-26 Qorvo Us, Inc. Molding compound thermal enhancement utilizing graphene or graphite materials

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03171654A (ja) * 1989-11-29 1991-07-25 Fujitsu Ltd 半導体装置およびその製造方法
EP0714125B1 (en) * 1994-11-24 1999-12-29 Dow Corning Toray Silicone Company Limited Method of fabricating a semiconductor device
US5880530A (en) * 1996-03-29 1999-03-09 Intel Corporation Multiregion solder interconnection structure
CN101037581A (zh) * 1999-08-25 2007-09-19 日立化成工业株式会社 粘合剂,配线端子的连接方法和配线结构体
US6674172B2 (en) * 2001-05-08 2004-01-06 International Business Machines Corporation Flip-chip package with underfill having low density filler
US6768209B1 (en) 2003-02-03 2004-07-27 Micron Technology, Inc. Underfill compounds including electrically charged filler elements, microelectronic devices having underfill compounds including electrically charged filler elements, and methods of underfilling microelectronic devices
US6982492B2 (en) 2003-10-23 2006-01-03 Intel Corporation No-flow underfill composition and method
US7898093B1 (en) * 2006-11-02 2011-03-01 Amkor Technology, Inc. Exposed die overmolded flip chip package and fabrication method
DE102007017641A1 (de) 2007-04-13 2008-10-16 Infineon Technologies Ag Aushärtung von Schichten am Halbleitermodul mittels elektromagnetischer Felder
US20120249375A1 (en) 2008-05-23 2012-10-04 Nokia Corporation Magnetically controlled polymer nanocomposite material and methods for applying and curing same, and nanomagnetic composite for RF applications
US7906376B2 (en) * 2008-06-30 2011-03-15 Intel Corporation Magnetic particle-based composite materials for semiconductor packages
JP5579982B2 (ja) 2008-12-15 2014-08-27 ピーエスフォー ルクスコ エスエイアールエル 半導体装置の中間構造体及び中間構造体の製造方法
JP4581016B2 (ja) * 2009-03-25 2010-11-17 株式会社東芝 半導体チップ実装体、半導体チップ実装体の製造方法および電子機器
US20110133327A1 (en) * 2009-12-09 2011-06-09 Hung-Hsin Hsu Semiconductor package of metal post solder-chip connection
US8992341B2 (en) * 2009-12-23 2015-03-31 Taylor Made Golf Company, Inc. Injection moldable compositions and golf balls prepared therefrom
US20110309481A1 (en) * 2010-06-18 2011-12-22 Rui Huang Integrated circuit packaging system with flip chip mounting and method of manufacture thereof
US9673363B2 (en) * 2011-01-31 2017-06-06 Cree, Inc. Reflective mounting substrates for flip-chip mounted horizontal LEDs
US9186641B2 (en) * 2011-08-05 2015-11-17 International Business Machines Corporation Microcapsules adapted to rupture in a magnetic field to enable easy removal of one substrate from another for enhanced reworkability
US20130062789A1 (en) * 2011-09-08 2013-03-14 International Business Machines Corporation Manufacturing a filling of a gap region
US20130299981A1 (en) 2012-05-10 2013-11-14 Samsung Electronics Co., Ltd. Molding material, method of fabricating the same, and semiconductor device
US9385102B2 (en) * 2012-09-28 2016-07-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming supporting layer over semiconductor die in thin fan-out wafer level chip scale package
KR20140074026A (ko) 2012-12-07 2014-06-17 삼성전기주식회사 지자기 센서
KR20140081548A (ko) 2012-12-21 2014-07-01 에스케이하이닉스 주식회사 반도체 패키지 및 제조 방법
TWI533421B (zh) 2013-06-14 2016-05-11 日月光半導體製造股份有限公司 半導體封裝結構及半導體製程
WO2015013585A1 (en) 2013-07-26 2015-01-29 University Of Florida Research Foundation, Incorporated Nanocomposite magnetic materials for magnetic devices and systems
JP6213128B2 (ja) 2013-10-09 2017-10-18 富士通株式会社 電子部品パッケージおよび電子部品パッケージの製造方法
US9831190B2 (en) 2014-01-09 2017-11-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device package with warpage control structure
US20150371916A1 (en) * 2014-06-23 2015-12-24 Rohm And Haas Electronic Materials Llc Pre-applied underfill
KR20160004065A (ko) * 2014-07-02 2016-01-12 삼성전자주식회사 반도체 패키지 및 이의 제조방법
US9379032B2 (en) * 2014-09-15 2016-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packaging having warpage control and methods of forming same
JP6582382B2 (ja) * 2014-09-26 2019-10-02 日亜化学工業株式会社 発光装置の製造方法
CA2980799A1 (en) 2015-03-24 2016-09-29 Helsingin Yliopisto Device and method to produce nanofibers and constructs thereof
US10475985B2 (en) * 2015-03-26 2019-11-12 Globalfoundries Singapore Pte. Ltd. MRAM magnetic shielding with fan-out wafer level packaging
JP2017108046A (ja) * 2015-12-11 2017-06-15 ルネサスエレクトロニクス株式会社 半導体装置
US10354950B2 (en) * 2016-02-25 2019-07-16 Ferric Inc. Systems and methods for microelectronics fabrication and packaging using a magnetic polymer
DE102016109356A1 (de) * 2016-05-20 2017-11-23 Infineon Technologies Ag Chipgehäuse und verfahren zum bilden eines chipgehäuses
US10651108B2 (en) * 2016-06-29 2020-05-12 Intel Corporation Foam composite
US10906345B2 (en) * 2016-09-09 2021-02-02 Hewlett-Packard Development Company, L.P. Fabric print medium
DE102017107715B4 (de) * 2017-04-10 2022-03-03 Infineon Technologies Ag Magnetisches Sensor-Package und Verfahren zur Herstellung eines magnetischen Sensor-Packages
US10403582B2 (en) 2017-06-23 2019-09-03 Tdk Corporation Electronic circuit package using composite magnetic sealing material
US10424545B2 (en) * 2017-10-17 2019-09-24 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
US10497651B2 (en) * 2017-10-31 2019-12-03 Texas Instruments Incorporated Electromagnetic interference shield within integrated circuit encapsulation using photonic bandgap structure
KR102039709B1 (ko) * 2017-11-03 2019-11-01 삼성전자주식회사 유기 인터포저를 포함하는 반도체 패키지
US10373917B2 (en) * 2017-12-05 2019-08-06 Tdk Corporation Electronic circuit package using conductive sealing material
US10770432B2 (en) * 2018-03-13 2020-09-08 Stmicroelectronics S.R.L. ASICS face to face self assembly
KR102098592B1 (ko) * 2018-07-05 2020-04-08 삼성전자주식회사 반도체 패키지
KR102514042B1 (ko) * 2018-08-01 2023-03-24 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
KR102621099B1 (ko) * 2018-11-07 2024-01-04 삼성전자주식회사 반도체 패키지
US10777531B2 (en) * 2018-12-28 2020-09-15 Taiwan Semiconductor Manufacturing Co., Ltd. Package contact structure, semiconductor package and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117936464A (zh) * 2024-03-22 2024-04-26 成都万应微电子有限公司 芯片器件的封装腔体结构及降低封装腔体谐振的方法

Also Published As

Publication number Publication date
EP3605599A1 (en) 2020-02-05
US11699626B2 (en) 2023-07-11
TW202018894A (zh) 2020-05-16
US20200043820A1 (en) 2020-02-06
US20210320043A1 (en) 2021-10-14
TWI805789B (zh) 2023-06-21
KR102514042B1 (ko) 2023-03-24
US11069588B2 (en) 2021-07-20
EP3605599B1 (en) 2021-06-30
KR20200014637A (ko) 2020-02-11

Similar Documents

Publication Publication Date Title
US11699626B2 (en) Semiconductor package and method of manufacturing the same
US11676902B2 (en) Semiconductor package including interposer
TWI597815B (zh) 半導體封裝結構
US10937738B2 (en) Semiconductor package and method of manufacturing the same
KR101831938B1 (ko) 팬 아웃 웨이퍼 레벨 패키지의 제조 방법 및 이에 의해 제조된 팬 아웃 웨이퍼 레벨 패키지
US9515057B2 (en) Semiconductor package and method of manufacturing the semiconductor package
CN104025285B (zh) 多管芯封装结构
CN109979924A (zh) 插入基底和半导体封装件
US9269647B2 (en) Semiconductor package having heat dissipating member
CN107104087A (zh) 半导体封装结构及其形成方法
US8587134B2 (en) Semiconductor packages
CN108766940A (zh) 用于3d封装的应力补偿层
CN109860123A (zh) 半导体封装件
US11309300B2 (en) Semiconductor package including processor chip and memory chip
TWI685937B (zh) 半導體封裝
CN112151525A (zh) 半导体裸芯及半导体封装体
US11664346B2 (en) Semiconductor package including semiconductor chips and dummy pad
US20210351153A1 (en) Bonding wire, semiconductor package including the same, and wire bonding method
TWI652783B (zh) 半導體裝置及其製造方法
US11996366B2 (en) Semiconductor package including interposer
CN115483201A (zh) 半导体封装
CN116564952A (zh) 半导体封装组件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination