JP4581016B2 - 半導体チップ実装体、半導体チップ実装体の製造方法および電子機器 - Google Patents

半導体チップ実装体、半導体チップ実装体の製造方法および電子機器 Download PDF

Info

Publication number
JP4581016B2
JP4581016B2 JP2009073903A JP2009073903A JP4581016B2 JP 4581016 B2 JP4581016 B2 JP 4581016B2 JP 2009073903 A JP2009073903 A JP 2009073903A JP 2009073903 A JP2009073903 A JP 2009073903A JP 4581016 B2 JP4581016 B2 JP 4581016B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
circuit board
magnetic powder
bonding member
mounting body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009073903A
Other languages
English (en)
Other versions
JP2010226009A (ja
Inventor
章 田中
稔 滝澤
光良 谷本
明彦 八甫谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009073903A priority Critical patent/JP4581016B2/ja
Priority to US12/621,387 priority patent/US8035212B2/en
Publication of JP2010226009A publication Critical patent/JP2010226009A/ja
Application granted granted Critical
Publication of JP4581016B2 publication Critical patent/JP4581016B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

本発明は半導体チップ実装体、半導体チップ実装体の製造方法および電子機器に関する。
近年、回路基板の回路パターンにベアチップのような半導体チップの電極をはんだバンプなどで接続するフェイスダウン、例えばＢＧＡ（Ball Grid Allay）またはＣＰＳ（Chip Scale Package）で実装した半導体チップ実装体が知られている。フェイスダウンによる実装は、実装占有面積を狭くできる利点を有する。しかしながら、フェイスダウンの実装は、回路基板の材料（例えばガラス・エポキシ樹脂）とチップの材料（シリコン）の間の熱膨張係数の差により接合部であるはんだに応力が発生して接合部が破壊される恐れがある。
このようなことから回路基板の回路パターンに半導体チップの電極をはんだバンプなどで接続するフェイスダウン実装後に回路基板と半導体チップの間に熱硬化性樹脂溶液を注入し、硬化させて接合部材を形成し、回路基板に半導体チップを固定することによって、ヒートサイクルなどの熱的応力に対する回路基板と半導体チップの間の接続信頼性の向上が図られている。
一方、特許文献１には回路基板と半導体チップの間に熱硬化性樹脂とこの樹脂より比誘電率が小さいフィラー、例えばシリカフィラーを含む封止物質で封止し、かつ封止物質の回路基板側に前記シリカフィラーを位置させて配線間のクロストークを低減する半導体装置の実装体が開示されている。また、同特許文献１の段落［００２９］には「樹脂組成物３に含有されたフィラー２を予め磁性体が内蔵されたもの、例えば金属粉末の周囲をテフロン（登録商標）でコーティングしてなるものとしておき、磁石によってフィラー２が引き付けられる性質を利用して樹脂組成物３中の回路基板１４側または半導体装置１１側に位置させることも可能である。」と記載されている。
特開２０００−２９４６０１号公報
しかしながら、特許文献１にはフィラーの分散による封止物質自体の機械的強度を向上させることに関しては着目していない。
本発明は、回路基板の回路パターンに半導体チップを実装し、少なくとも回路基板と半導体チップとの間および半導体チップの側面に接合部材を配置して半導体チップを回路基板に固定した半導体チップ実装体において、半導体チップのコーナ部に対応する接合部材の耐衝撃性を向上させた半導体チップ実装体および半導体チップ実装体の製造方法、並びにこの半導体チップ実装体が筐体内に搭載され、高い信頼性を有する電子機器を提供することを目的とする。
本発明の第１態様によると、実装面に回路パターンが形成された回路基板と、
前記回路基板の回路パターンに実装された半導体チップと、
少なくとも前記回路基板と前記半導体チップの間および前記半導体チップの側面に配置され、前記回路基板に前記半導体チップを固定するための接合部材と、
を具備し、
前記接合部材は、熱硬化性樹脂とこの熱硬化性樹脂に分散された磁性体粉末とを含み、かつ
前記磁性体粉末は、前記半導体チップのコーナ部に対応する前記接合部材に局在させることを特徴とする半導体チップ実装体が提供される。
本発明の第２態様によると、回路基板の実装面に形成された回路パターンに半導体チップを実装する工程と、
少なくとも前記回路基板と前記半導体チップの間および半導体チップの側面に熱硬化性樹脂および磁性体粉末を含む接合組成物を供給して磁性体粉末含有熱硬化性樹脂の充填物を形成する工程と、
前記充填物を加熱する工程と、
加熱による前記充填物の硬化の間に前記半導体チップのコーナ部に対応する前記充填物に磁力を加えて、充填物中の磁性体粉末を前記半導体チップの４つのコーナ部に対応する充填物の箇所に集中させることによって、少なくとも前記回路基板と前記半導体チップの間および半導体チップの側面に配置され、磁性体粉末が前記半導体チップのコーナ部に対応する箇所に局在する接合部材を形成する工程と
を含むことを特徴とする半導体チップ実装体の製造方法が提供される。
本発明の第３態様によると、筐体と、この筐体内に搭載された半導体チップ実装体とを具備し、
前記半導体チップ実装体は、実装面に回路パターンが形成された回路基板と、前記回路基板の回路パターンに実装された半導体チップと、少なくとも前記回路基板と前記半導体チップの間および半導体チップの側面に配置され、前記回路基板に前記半導体チップを固定するための接合部材とを備え、前記接合部材は熱硬化性樹脂とこの熱硬化性樹脂に分散された磁性体粉末とを含み、かつ前記磁性体粉末は前記半導体チップのコーナ部に対応する前記接合部材に局在することを特徴とする電子機器が提供される。
本発明によれば、回路基板の回路パターンに半導体チップを実装し、回路基板と半導体チップとの間に少なくとも接合部材を配置して半導体チップを回路基板に固定した半導体チップ実装体において、半導体チップのコーナ部に対応する接合部材の耐衝撃性を向上させた半導体チップ実装体および半導体チップ実装体の製造方法、並びにこの半導体チップ実装体が筐体内に搭載され、高い信頼性を有する電子機器を提供することができる。
第１実施形態に係る半導体チップ実装体を示す要部平面図である。 図１のII−II線に沿う断面図である。 第１実施形態半導体チップ実装体の製造を説明するための要部平面図である。 図３のIII−III線に沿う断面図である。 第１実施形態の別の態様に係る半導体チップ実装体を示す要部平面図である。 図５のIV−IV線に沿う断面図である。 第１実施形態のさらに別の態様に係る半導体チップ実装体を示す要部平面図である。 図７のVIII−VIII線に沿う断面図である。 第２実施形態に係るノート型のポータブルコンピュータ示す斜視図である。
以下、本発明の実施の形態について図面を参照して詳細に説明する。
（第１実施形態）
図１は、第１実施形態に係る半導体チップ実装体を示す平面図、図２は図１のII−II線に沿う断面図である。
半導体チップ実装体１は、実装面に回路パターン、例えばＣｕパッド２を有する回路基板３を備えている。半導体装置、例えば矩形状のシリコンベアチップ４の電極（図示せず）は、はんだボール５を介して回路基３のＣｕパッド２に接続するＢＧＡ実装されている。熱硬化性樹脂および磁性体粉末６を含む接合部材７は、回路基板３とシリコンベアチップ４の間およびシリコンベアチップ４の４つの側面に配置され、シリコンチップ４を回路基板３に固定している。磁性体粉末６は、図１に示すようにシリコンベアチップ４の４つのコーナ部に対応する接合部材７の箇所に局在している。
接合部材を構成する熱硬化性樹脂は、例えばエポキシ樹脂を用いることができる。具体的なエポキシ樹脂は、熱硬化型一液性エポキシ樹脂を用いることができる。
接合部材の熱硬化性樹脂に分散される磁性体粉末は、フェライト（Ｆｅ2Ｏ3）粉末、ネオジ系磁石粉末、コバルト系磁石粉末、アルコニア系磁石粉末、フェライト系磁石粉末、ケイ素鋼粉末、鉄粉末、パーマロイ粉末、磁性ステンレス鋼粉末を用いることができる。磁性体粉末の中で、特に絶縁性のフェライトが好ましい。
磁性体粉末は、後述する磁力作用による熱硬化性樹脂内で容易に移動可能な球形であることが好ましい。磁性体粉末は、０．１〜１０μｍの平均粒径を有することが好ましい。
磁性体粉末は、接合部材中に３０〜９０重量％で充填されていること好ましい。
なお、『磁性体粉末６がシリコンベアチップ４の４つのコーナ部に対応する接合部材７の箇所に局在している』とは、例えば前記平均粒径を有する磁性体粉末６がシリコンベアチップ４のコーナ部に対応する接合部材７の箇所に６０〜９５重量％の密度で存在することを意味する。このような接合部材７において、シリコンベアチップ４のコーナ部に対応する箇所以外の領域では磁性体粉末６は２０〜４０重量％の密度で存在する。
このような第１実施形態に係る半導体チップ実装体の製造方法を以下に説明する。
回路基板のＣｕパッドに矩形状のシリコンベアチップの電極をはんだボールを介して接続するＢＧＡ実装を行う。回路基板１とシリコンベアチップの間およびシリコンベアチップの側面に熱硬化性樹脂および磁性体粉末を含む接合組成物、例えば５０重量％の磁性体粉末を含む熱硬化型一液性エポキシ樹脂溶液を供給し、磁性体粉末含有エポキシ樹脂の充填物を形成する。この回路基板をリフロー炉の搬送ベルトに載置し、搬送ベルトを移動する間に磁性体粉末含有エポキシ樹脂の充填物を加熱する。加熱による充填物の硬化の間に図３および図４に示すように鉄芯２１にコイル２２を捲回し、コイル２２を電源２３に接続した電磁石２４をシリコンベアチップ３の４つのコーナ部に垂直方向に延びる前記鉄芯２１が対向するように配置し、電源２４から図示しないコントロールユニットで制御された電圧をコイル２２に供給して磁力を発生させる。このとき、充填物中の磁性体粉末が磁力により鉄芯２１に向けて引っ張られてシリコンベアチップ４の４つのコーナ部に対応する充填物の箇所に集中する。その結果、磁性体粉末含有エポキシ樹脂の充填物の硬化後に回路基板３とシリコンベアチップ４の間およびシリコンベアチップ４の４つの側面に形成された接合部材７中の磁性体粉末６はシリコンベアチップ４の４つのコーナ部に対応する箇所に局在し、半導体チップ実装体１が製造される。
なお、磁力を加えた後の接合部材中の磁性体粉末は磁化され、この状態で製品として出荷すると、半導体チップ実装体周辺の機器に磁気的な悪影響を及ぼすため、磁力を加えた後に接合部材に消磁処理を施すことが望ましい。
以上説明したように、第１実施形態に係る半導体チップ実装体１は、回路基板３とシリコンベアチップ４の間およびシリコンベアチップ４の４つの側面に熱硬化性樹脂および磁性体粉末６を含む接合部材７を配置してシリコンチップ４を回路基板３に固定すると共に、接合部材７中の磁性体粉末６をシリコンベアチップ４の４つのコーナ部に対応する箇所に局在させることによって、接合部材７のコーナ部でのヤング率および硬度を向上できる。
すなわち、シリコンチップを回路基板に固定する接合部材において、外部からの衝撃は矩形状のシリコンベアチップの４つのコーナ部に対応する箇所に集中するため、それらの箇所が亀裂、破損し易くなる。熱硬化性樹脂中の磁性体粉末が一様に分散された接合部材では、外部衝撃に十分対応することができない。
第１実施形態のように接合部材７中の磁性体粉末６をシリコンベアチップ４の４つのコーナ部に対応する箇所に局在させることによって、接合部材７のコーナ部でのヤング率および硬度を向上できるため、外部からの衝撃が接合部材７のコーナ部に受けても吸収できる、つまり耐衝撃性を向上できる。その結果、接合部材７のコーナ部での亀裂、破損を防止できるため、回路基板３とシリコンベアチップ４間の接続信頼性を向上できる。
第１実施形態に係る半導体チップ実装体は、前述した図１および図２に示す構造に限定されない。
例えば、図５および図６に示す半導体チップ実装体１は、回路基板３とシリコンベアチップ４の間およびシリコンベアチップ４の４つの側面に配置される熱硬化性樹脂および磁性体粉末６を含む接合部材７において、磁性体粉末６はシリコンベアチップ４の４つのコーナ部に対応する箇所のみならず、電磁波発生源側（右側）の接合部材６の右側面にも局在する。接合部材７の右側面に磁性体粉末６を局在させるには、回路基板３とシリコンベアチップ４の間およびシリコンベアチップ４の４つの側面に磁性体粉末含有エポキ樹脂を充填し、この充填物を加熱し、硬化させる間に前述した図３、図４に示す電磁石の鉄心を接合部材７の右側面となる前記充填物に平行した配置し、電磁石の電源から電圧を鉄心に捲回したコイルに供給して磁力を発生させることにより行うことができる。
このような図５および図６に示す構造の半導体チップ実装体１によれば、電磁波発生源からの電磁波の干渉を接合部材７の右側面に局在させた磁性体粉末６により低減できるため、シリコンベアチップ４を電磁波から保護することができる。
また、図７および図８に示す半導体チップ実装体１は、回路基板３とシリコンベアチップ４の間、シリコンベアチップ４の４つの側面およびシリコンベアチップ４に熱硬化性樹脂および磁性体粉末６を含む接合部材７が配置されている。つまり、シリコンベアチップ４ははんだボール５との接続箇所を除く全ての面が接合部材７で覆われている。磁性体粉末６はシリコンベアチップ４の４つのコーナ部に対応する接合部材７の箇所のみならず、シリコンベアチップ４表面を覆う接合部材７部分の表面にも局在する。接合部材７のシリコンベアチップ４を覆う部分の表面に磁性体粉末６を局在させるには、回路基板３とシリコンベアチップ４の間、シリコンベアチップ４の４つの側面およびシリコンベアチップ４の表面に磁性体粉末含有エポキ樹脂を充填し、この充填物を加熱し、硬化させる間に前述した図３、図４に示す電磁石の鉄心を接合部材７のコンベアチップ４を覆う部分の表面となる前記充填物に平行した配置し、電磁石の電源から電圧を鉄心に捲回したコイルに供給して磁力を発生させることにより行うことができる。
このような図７および図８に示す構造の半導体チップ実装体１によれば、電磁波がシリコンベアチップ４の表面にあたっても、電磁波の干渉をその表面を覆う接合部材７部分の表面に局在させた磁性体粉末６により低減できるため、シリコンベアチップ４を電磁波から保護することができる。
（第２実施形態）
図９は第２実施形態に係る電子機器、例えばノート型のポータブルコンピュータを示す斜視図である。
ポータブルコンピュータ３１は、機器本体３２と、機器本体３２に支持されたディスプレイユニット３３とを備えている。機器本体３２は、筐体３４を有する。この筐体３４は、矩形状のベース３５とこれに嵌合されたほぼ矩形状のカバー３６とを有し、偏平な箱状に形成されている。
筐体３４を構成するカバー３６は、アクリル等の光透過性を有する樹脂により形成されている。カバー３６の中央部および後半部に亘ってほぼ矩形状の開口３７が形成され、この開口３７内にキーボード３８が露出して設けられている。
キーボード３８下のベース３５上には、前述した図１および図２に示す半導体チップ実装体１が搭載されている。カバー３６のほぼ前半部分は、パームレスト３９を形成している。パームレスト３９の中央部には、開口４０が形成され、この開口４０内にトラックパッド４１が露出して設けられている。トラックパッド４１の手前側のパームレスト３９には、開口４２が形成され、開口４２内に決定スイッチ４３が露出して設けられている。決定スイッチ４３の左側のパームレスト３９には、開口４４が形成され、開口４４内に指紋読み取り部４５が設けられている。
ディスプレイユニット３３は、ディスプレイハウジング４６およびディスプレイハウジング４６に収容された液晶パネル４７を備えている。ディスプレイハウジング４６は一対のヒンジ部４８により機器本体３２の筐体３４に対して回動可能に支持されている。ディスプレイハウジング４６の前壁には、表示用の窓部４９が形成されている。窓部４９は前壁の大部分にわたる大きさを有し、この窓部４９を通して液晶パネル４７の表示画面がディスプレイハウジング４６の外方に露出している。
このような構成のポータブルコンピュータ３１は、回路基板３とシリコンベアチップ４の間およびシリコンベアチップ４の４つの側面に熱硬化性樹脂および磁性体粉末６を含む接合部材７を配置してシリコンチップ４を回路基板３に固定すると共に、接合部材７中の磁性体粉末６をシリコンベアチップ４の４つのコーナ部に対応する箇所に局在し、回路基板３とシリコンベアチップ４間の接続信頼性を向上された半導体チップ実装体１を筐体３４内に搭載しているため、高い信頼性を有する。
また、筐体３４内に前述した図５および図６、並びに図７および図８に示す半導体チップ実装体１を搭載すれば、半導体チップ実装体１のシリコンベアチップ４を電磁波から保護することができるため、より一層高い信頼性を有するポータブルコンピュータ３１を提供できる。
なお、第２実施形態に係る電子機器はノート型のポータブルコンピュータに限らず、携帯電話、ＰＨＳ，カメラ一体型ＶＴＲ等にも適用できる。
１…半導体チップ実装体、３…回路基板、４…シリコンベアチップ、６…磁性体粉末、７…接合部材、３１…ポータブルコンピュータ、３２…機器本体、３３…ディスプレイユニット３３、３４…筐体、４６…ディスプレイハウジング。

Claims (13)

  1. 実装面に回路パターンが形成された回路基板と、
    前記回路基板の回路パターンに実装された半導体チップと、
    少なくとも前記回路基板と前記半導体チップの間および半導体チップの側面に配置され、前記回路基板に前記半導体チップを固定するための接合部材と、
    を具備し、
    前記接合部材は、熱硬化性樹脂とこの熱硬化性樹脂に分散された磁性体粉末とを含み、かつ
    前記磁性体粉末は、前記半導体チップのコーナ部に対応する前記接合部材に局在することを特徴とする半導体チップ実装体。
  2. 前記磁性体粉末は、電磁波の発生源と対向する前記接合部材部分にさらに局在することを特徴とする請求項１記載の半導体チップ実装体。
  3. 前記接合部材は、前記回路基板の対向面と反対側に位置する前記半導体チップの表面までさらに延出して覆い、かつ前記磁性体粉末は前記半導体チップの表面を覆う前記接合部材部分に局在することを特徴とする請求項１記載の半導体チップ実装体。
  4. 前記磁性体粉末がフェライト粉末であることを特徴とする請求項１記載の半導体チップ実装体。
  5. 前記磁性体粉末が０．１〜１０μｍの平均粒径を有することを特徴とする請求項１記載の半導体チップ実装体。
  6. 回路基板の実装面に形成された回路パターンに半導体チップを実装する工程と、
    少なくとも前記回路基板と前記半導体チップの間および半導体チップの側面に熱硬化性樹脂および磁性体粉末を含む接合組成物を供給して磁性体粉末含有熱硬化性樹脂の充填物を形成する工程と、
    前記充填物を加熱する工程と、
    加熱による前記充填物の硬化の間に前記半導体チップのコーナ部に対応する前記充填物に磁力を加えて、充填物中の磁性体粉末を前記半導体チップの４つのコーナ部に対応する充填物の箇所に集中させることによって、少なくとも前記回路基板と前記半導体チップの間および半導体チップの側面に配置され、磁性体粉末が前記半導体チップのコーナ部に対応する箇所に局在する接合部材を形成する工程と
    を含むことを特徴とする半導体チップ実装体の製造方法。
  7. 前記加熱は、前記磁性体粉末含有熱硬化性樹脂の充填物が形成された回路基板を搬送しながら加熱するリフロー炉で行うことを特徴とする請求項６記載の半導体チップ実装体の製造方法。
  8. 前記磁力を加えて前記充填物中の磁性体粉末を前記半導体チップの４つのコーナ部に対応する充填物の箇所に集中させた後、消磁処理を施すことを特徴とする請求項６記載の半導体チップ実装体の製造方法。
  9. 筐体と、この筐体内に搭載された半導体チップ実装体とを具備し、
    前記半導体チップ実装体は、実装面に回路パターンが形成された回路基板と、前記回路基板の回路パターンに実装された半導体チップと、少なくとも前記回路基板と前記半導体チップの間および半導体チップの側面に配置され、前記回路基板に前記半導体チップを固定するための接合部材とを備え、前記接合部材は熱硬化性樹脂とこの熱硬化性樹脂に分散された磁性体粉末とを含み、かつ前記磁性体粉末は前記半導体チップのコーナ部に対応する前記接合部材に局在することを特徴とする電子機器。
  10. 前記磁性体粉末は、電磁波の発生源と対向する前記接合部材部分にさらに局在することを特徴とする請求項９記載の電子機器。
  11. 前記接合部材は、前記回路基板の対向面と反対側に位置する前記半導体チップの表面までさらに延出して覆い、かつ前記磁性体粉末は前記半導体チップの表面を覆う前記接合部材部分に局在することを特徴とする請求項９記載の電子機器。
  12. 前記磁性体粉末がフェライト粉末であることを特徴とする請求項９記載の電子機器。
  13. 前記磁性体粉末が０．１〜１０μｍの平均粒径を有することを特徴とする請求項９記載の電子機器。
JP2009073903A 2009-03-25 2009-03-25 半導体チップ実装体、半導体チップ実装体の製造方法および電子機器 Active JP4581016B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009073903A JP4581016B2 (ja) 2009-03-25 2009-03-25 半導体チップ実装体、半導体チップ実装体の製造方法および電子機器
US12/621,387 US8035212B2 (en) 2009-03-25 2009-11-18 Semiconductor chip mounting body, method of manufacturing semiconductor chip mounting body and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009073903A JP4581016B2 (ja) 2009-03-25 2009-03-25 半導体チップ実装体、半導体チップ実装体の製造方法および電子機器

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2010187516A Division JP2010263250A (ja) 2010-08-24 2010-08-24 電子機器
JP2010187515A Division JP2011018916A (ja) 2010-08-24 2010-08-24 半導体チップ実装体の製造方法

Publications (2)

Publication Number Publication Date
JP2010226009A JP2010226009A (ja) 2010-10-07
JP4581016B2 true JP4581016B2 (ja) 2010-11-17

Family

ID=42783085

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009073903A Active JP4581016B2 (ja) 2009-03-25 2009-03-25 半導体チップ実装体、半導体チップ実装体の製造方法および電子機器

Country Status (2)

Country Link
US (1) US8035212B2 (ja)
JP (1) JP4581016B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010263250A (ja) * 2010-08-24 2010-11-18 Toshiba Corp 電子機器
JP2011018916A (ja) * 2010-08-24 2011-01-27 Toshiba Corp 半導体チップ実装体の製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016033969A (ja) * 2014-07-31 2016-03-10 株式会社東芝 電子部品、及び電子ユニット
KR102514042B1 (ko) * 2018-08-01 2023-03-24 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
US11139268B2 (en) * 2019-08-06 2021-10-05 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method of manufacturing the same

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6222383A (ja) * 1985-07-22 1987-01-30 古河電気工業株式会社 電子回路部材の接続方法
JPH0661302A (ja) * 1992-08-05 1994-03-04 Nippon Arumitsuto Kk 電気的接続方法
JPH0888248A (ja) * 1994-09-16 1996-04-02 Taiyo Yuden Co Ltd フェイスダウンボンディング方法及びそれに用いる接続材料
JP2000077476A (ja) * 1998-09-01 2000-03-14 Jsr Corp 半導体装置およびその製造方法
JP2004288946A (ja) * 2003-03-24 2004-10-14 Casio Comput Co Ltd 電子部品の実装方法
JP2005303335A (ja) * 2005-07-14 2005-10-27 Jsr Corp 半導体素子実装用シートの製造方法
JP2008060525A (ja) * 2006-07-31 2008-03-13 Optrex Corp 画像表示モジュールの製造方法、ａｃｆ貼付ヘッドおよびａｃｆ貼付装置
JP2008060403A (ja) * 2006-08-31 2008-03-13 Optrex Corp 駆動ｉｃの圧着方法および圧着装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4097054B2 (ja) 1999-04-09 2008-06-04 松下電器産業株式会社 半導体装置の実装体及び半導体装置の実装方法
JP3653227B2 (ja) * 2000-05-30 2005-05-25 三菱電機株式会社 半導体装置およびその製造方法並びにこれに用いる半導体チップ接着用フィルム
JP2004185857A (ja) 2002-11-29 2004-07-02 Matsushita Electric Ind Co Ltd 異方性導電性部材を用いた接続方法、接続装置および異方性導電性部材を用いた半導体装置
JP4385794B2 (ja) * 2004-02-26 2009-12-16 ソニーケミカル＆インフォメーションデバイス株式会社 異方性導電接続方法
JP2009169576A (ja) * 2008-01-15 2009-07-30 Lenovo Singapore Pte Ltd 携帯式コンピュータ

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6222383A (ja) * 1985-07-22 1987-01-30 古河電気工業株式会社 電子回路部材の接続方法
JPH0661302A (ja) * 1992-08-05 1994-03-04 Nippon Arumitsuto Kk 電気的接続方法
JPH0888248A (ja) * 1994-09-16 1996-04-02 Taiyo Yuden Co Ltd フェイスダウンボンディング方法及びそれに用いる接続材料
JP2000077476A (ja) * 1998-09-01 2000-03-14 Jsr Corp 半導体装置およびその製造方法
JP2004288946A (ja) * 2003-03-24 2004-10-14 Casio Comput Co Ltd 電子部品の実装方法
JP2005303335A (ja) * 2005-07-14 2005-10-27 Jsr Corp 半導体素子実装用シートの製造方法
JP2008060525A (ja) * 2006-07-31 2008-03-13 Optrex Corp 画像表示モジュールの製造方法、ａｃｆ貼付ヘッドおよびａｃｆ貼付装置
JP2008060403A (ja) * 2006-08-31 2008-03-13 Optrex Corp 駆動ｉｃの圧着方法および圧着装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010263250A (ja) * 2010-08-24 2010-11-18 Toshiba Corp 電子機器
JP2011018916A (ja) * 2010-08-24 2011-01-27 Toshiba Corp 半導体チップ実装体の製造方法

Also Published As

Publication number Publication date
US20100244224A1 (en) 2010-09-30
JP2010226009A (ja) 2010-10-07
US8035212B2 (en) 2011-10-11

Similar Documents

Publication Publication Date Title
JP4581016B2 (ja) 半導体チップ実装体、半導体チップ実装体の製造方法および電子機器
JP4805901B2 (ja) 半導体パッケージ
JP5782741B2 (ja) 電子機器
JP5036563B2 (ja) 半導体装置およびその製造方法
TW258829B (ja)
CN100444374C (zh) 印刷电路板和包括印刷电路板的电子设备
TW201618271A (zh) 磁屏蔽封裝體
JP2012049219A (ja) 電子装置
JP2009016398A (ja) プリント配線板構造、電子部品の実装方法および電子機器
JP4095049B2 (ja) 電極気密封止を用いた高信頼性半導体装置
JP2006339316A (ja) 半導体装置、半導体装置実装基板、および半導体装置の実装方法
TW201705387A (zh) 遮罩、封裝結構及封裝結構製作方法
JP2011018916A (ja) 半導体チップ実装体の製造方法
JP5341717B2 (ja) 半導体パッケージ及びシステム
JP4686629B2 (ja) 電子部品の実装方法
JP2010263250A (ja) 電子機器
TW551019B (en) Integrated circuit chip and structure for mounting the same
JP4846877B2 (ja) 装置
JP2010133706A (ja) 異方導電性コネクターおよび導電接続構造体
JP2009206286A (ja) プリント基板及びこれを用いた携帯電子機器
JP2004288946A (ja) 電子部品の実装方法
TW201140778A (en) System to improve coreless package connections and associated methods
JP2016063015A (ja) 半導体装置
JP2001077585A (ja) 電磁波吸収ペースト
WO2021120877A1 (zh) 电路板组件、电子设备、加工电路板组件的方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100709

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100803

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100830

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130903

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4581016

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130903

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

Free format text: JAPANESE INTERMEDIATE CODE: R313121

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350