JP2004288946A - 電子部品の実装方法 - Google Patents

電子部品の実装方法 Download PDF

Info

Publication number
JP2004288946A
JP2004288946A JP2003080188A JP2003080188A JP2004288946A JP 2004288946 A JP2004288946 A JP 2004288946A JP 2003080188 A JP2003080188 A JP 2003080188A JP 2003080188 A JP2003080188 A JP 2003080188A JP 2004288946 A JP2004288946 A JP 2004288946A
Authority
JP
Japan
Prior art keywords
insulating adhesive
semiconductor chip
adhesive agent
electronic component
magnetic particles
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003080188A
Other languages
English (en)
Inventor
Kazushi Hokari
一志 保苅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2003080188A priority Critical patent/JP2004288946A/ja
Publication of JP2004288946A publication Critical patent/JP2004288946A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8322—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/83222—Induction heating, i.e. eddy currents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor

Abstract

【課題】半導体チップを回路基板上に熱硬化型の絶縁性接着剤を介して実装する際に、半導体チップの周囲に食み出た絶縁性接着剤も十分に硬化させることができるようにする。
【解決手段】熱硬化型のエポキシ系樹脂などからなる絶縁性接着剤６中の磁性粒子５は、鉄、ニッケル、コバルトなどの磁性材料あるいはそれらの合金からなっている。そして、吸着ピンセット１２でそれに吸着された半導体チップ２をある程度の圧力で押え付けながら、コイル１１に高周波電流発生器から高周波電流を供給し、高周波磁界を発生させる。すると、吸着ピンセット１２で押え付けられた半導体チップ２が絶縁性接着剤６中に減り込み、且つ、磁性粒子５が電磁誘導で加熱し、その発熱により絶縁性接着剤６を硬化させる。この場合、磁性粒子５は絶縁性接着剤６中にほぼ一様に分散されているため、半導体チップ２の周囲に食み出た絶縁性接着剤６も十分に硬化させることができる。
【選択図】 図２

Description

【０００１】
【発明の属する技術分野】
この発明は、半導体チップなどの電子部品を基板上に実装する電子部品の実装方法に関する。
【０００２】
【従来の技術】
半導体チップなどの電子部品を基板上に実装する方法としては、基板上の電子部品搭載領域に熱硬化型の絶縁性接着剤を配置し、その上にボンディングヘッドの下面に吸着された電子部品を配置し、ボンディングヘッドによる加圧加熱により、電子部品を基板上に硬化した絶縁性接着剤を介して実装する方法がある（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特開平６−１６８９８１号公報
【０００４】
【発明が解決しようとする課題】
ところで、ボンディングヘッドで電子部品を基板上に絶縁性接着剤を介して加圧加熱した状態では、絶縁性接着剤の一部が電子部品の周囲に食み出るため、この食み出た絶縁性接着剤にボンディングヘッドからの半導体チップを介しての熱が伝わりにくく、この食み出た絶縁性接着剤を十分に硬化させにくいという問題があった。
そこで、この発明は、電子部品を基板上に熱硬化型の絶縁性接着剤を介して実装する際に、電子部品の周囲に食み出た絶縁性接着剤も十分に硬化させることができる電子部品の実装方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】
請求項１に記載の発明は、電子部品を基板上に熱硬化型の絶縁性接着剤を介して実装する際、前記絶縁性接着剤としてその中に電磁誘導で加熱する磁性粒子が含有されたものを用い、電磁誘導で前記磁性粒子を加熱させて前記絶縁性接着剤を硬化させることを特徴とするものである。
請求項２に記載の発明は、請求項１に記載の発明において、前記磁性粒子は導電性粒子からなり、該導電性粒子によって前記電子部品と前記基板とを導電接続することを特徴とするものである。
請求項３に記載の発明は、請求項１に記載の発明において、前記磁性粒子は絶縁性粒子からなることを特徴とするものである。
請求項４に記載の発明は、請求項１に記載の発明において、前記電子部品の上面を吸着ピンセットで吸着し、該吸着ピンセットで前記電子部品を加圧することを特徴とする電子部品の実装方法。
請求項５に記載の発明は、請求項１に記載の発明において、前記電子部品の上面の長さ方向両端部を２本の吸着ピンセットで吸着し、該吸着ピンセットで前記電子部品を加圧することを特徴とする電子部品の実装方法。
そして、この発明によれば、熱硬化型の絶縁性接着剤としてその中に電磁誘導で加熱する磁性粒子が含有されたものを用い、電磁誘導で磁性粒子を加熱させて絶縁性接着剤を硬化させているので、電子部品の周囲に食み出た絶縁性接着剤も十分に硬化させることができる。
【０００６】
【発明の実施の形態】
図１はこの発明の一実施形態としての半導体チップ（電子部品）の実装方法を説明するために示す一部を省略した斜視図である。この場合、液晶表示パネル１上に液晶駆動用の半導体チップ２を実装するが、液晶表示パネル１は、下ガラス基板３と上ガラス基板４とが方形枠状のシール材（図示せず）を介して貼り合わされ、下ガラス基板３の所定の２辺部が上ガラス基板４から突出された構造となっている。
【０００７】
そして、この実施形態の半導体チップの実装方法では、下ガラス基板３の上ガラス基板４から突出された一方の突出部上に半導体チップ２を実装する場合について説明する。この場合、図２の概略図に示すように、半導体チップ２を下ガラス基板３上に、電磁誘導で加熱する磁性粒子５を含む熱硬化型の絶縁性接着剤６を介して実装するので、まず、半導体チップ２、下ガラス基板３および磁性粒子５を含む絶縁性接着剤６について説明する。
【０００８】
半導体チップ２は、チップ本体７の下面周辺部に複数のバンプ電極８が設けられた構造となっている。下ガラス基板３は、基板本体９の上面の所定の複数箇所に接続端子１０が設けられた構造となっている。絶縁性接着剤６は、熱硬化型のエポキシ系樹脂などからなっている。
【０００９】
磁性粒子５は、鉄、ニッケル、コバルトなどの磁性材料あるいはそれらの合金からなっている。この場合、鉄、ニッケル、コバルトなどの磁性材料あるいはそれらの合金は、導電性を有する。また、合金の場合には、鉄、ニッケル、コバルトなどの磁性材料の含有率によって電磁誘導で加熱する際の発熱温度が変化するため、半導体チップ２および下ガラス基板３に熱ダメージを与えずに、熱硬化型の絶縁性接着剤６を十分に硬化させる発熱温度を容易に選定することができる。
【００１０】
そして、絶縁性接着剤６中の磁性粒子５を電磁誘導で加熱するために、長円形状または楕円形状のコイル１１が備えられている。コイル１１は、図示しない高周波電流発生器から高周波電流が供給されると、高周波磁界を発生させるようになっている。また、コイル１内に、下ガラス基板３などが配置されるようになっている。なお、図１および図２において、符号１２で示すものは吸着ピンセットである。
【００１１】
次に、この実施形態において、半導体チップ２を下ガラス基板３上に実装する場合について説明する。まず、接続端子１０を含む下ガラス基板３の上面の半導体チップ搭載領域に、液状あるいはシート状の、磁性粒子５を含む熱硬化型の絶縁性接着剤６を配置する。次に、絶縁性接着剤６などを含む下ガラス基板３をコイル１１内に位置決めして配置する。次に、吸着ピンセット１２で待機位置に位置する半導体チップ２の上面中央部を吸着し、この吸着された半導体チップ２を絶縁性接着剤６の上面に位置合わせして配置する。この状態では、絶縁性接着剤６の周辺部は半導体チップ２の周囲にやや食み出しているが、これは、半導体チップ２の下ガラス基板３上への実装を確実とするためである。
【００１２】
ここで、後述の如く、吸着ピンセット１２はそれに吸着された半導体チップ２をある程度の圧力で押え付けることができる程度の強度を有すればよいので、比較的細くて小さいものを用いることができる。また、吸着ピンセット１２で半導体チップ２の上面中央部つまり上面の一部を吸着すればよいので、半導体チップ２の下ガラス基板３に対する位置決めに必要な視野を極力遮らないようにすることができる。
【００１３】
次に、吸着ピンセット１２でそれに吸着された半導体チップ２をある程度の圧力で押え付けながら、コイル１１に高周波電流発生器から高周波電流を供給し、高周波磁界を発生させる。すると、図３に示すように、吸着ピンセット１２で押え付けられた半導体チップ２が絶縁性接着剤６中に減り込み、且つ、磁性粒子５が電磁誘導で加熱し、その発熱により絶縁性接着剤６を硬化させる。
【００１４】
これにより、半導体チップ２のバンプ電極８が下ガラス基板３の接続端子１０に導電性を有する磁性粒子５を介して導電接続され、且つ、半導体チップ２の下面が下ガラス基板３の上面に絶縁性接着剤６を介して接着され、半導体チップ２は下ガラス基板３上の半導体チップ搭載領域に実装される。
【００１５】
ところで、磁性粒子５は絶縁性接着剤６中にほぼ一様に分散されているため、電磁誘導で磁性粒子５を加熱させて絶縁性接着剤６を硬化させるとき、半導体チップ２の周囲に食み出た絶縁性接着剤６も十分に硬化させることができる。
【００１６】
なお、上記実施形態では、半導体チップ２の上面中央部を吸着ピンセット１２で吸着する場合について説明したが、実装時における半導体チップ２の安定性を考慮する場合には、半導体チップ２の上面の長さ方向両端部を２本の吸着ピンセット１２で吸着するようにしてもよい。また、吸着ピンセット１２の代わりに、通常のピンセットを用いるようにしてもよい。
【００１７】
また、上記実施形態では、磁性粒子５を電磁誘導で加熱するためにコイル１１を用いた場合について説明したが、これに限らず、例えば電磁石を用いるようにしてもよい。この場合、例えば、図４に示すこの発明の他の実施形態のように、下ガラス基板３上に複数の半導体チップ２をそれぞれ磁性粒子（図示せず）を含む絶縁性接着剤６を介して搭載する場合、下ガラス基板３の下面側において各半導体チップ２にそれぞれ対応する位置に電磁石１３を配置し、これらの電磁石１３に同時にあるいは順次通電するようにしてもよい。
【００１８】
また、磁性粒子として、樹脂からなる粒子本体の表面に鉄、ニッケル、コバルトなどの磁性材料あるいはそれらの合金からなる被膜が設けられたものを用いるようにしてもよい。また、半導体チップをフェースアップ状態で回路基板上に実装する場合には、磁性粒子として、鉄、ニッケル、コバルトなどの磁性材料あるいはそれらの合金からなる粒子本体の表面に絶縁性樹脂からなる被膜が設けられたものを用いるようにしてもよい。
【００１９】
【発明の効果】
以上説明したように、この発明によれば、熱硬化型の絶縁性接着剤としてその中に電磁誘導で加熱する粒子が含有されたものを用い、電磁誘導で粒子を加熱させて絶縁性接着剤を硬化させているので、電子部品の周囲に食み出た絶縁性接着剤も十分に硬化させることができる。
【図面の簡単な説明】
【図１】この発明の一実施形態としての半導体チップの実装方法を説明するために示す一部を省略した斜視図。
【図２】図１の一部の概略図。
【図３】図２に続く工程を示す概略図。
【図４】この発明の他の実施形態としての半導体チップの実装方法を説明するために示す概略図。
【符号の説明】
１ 液晶表示パネル
２ 半導体チップ
３ 下ガラス基板
４ 上ガラス基板
５ 磁性粒子
６ 絶縁性接着剤
１１ コイル
１２ 吸着ピンセット
１３ 電磁石

Claims (5)

  1. 電子部品を基板上に熱硬化型の絶縁性接着剤を介して実装する際、前記絶縁性接着剤としてその中に電磁誘導で加熱する磁性粒子が含有されたものを用い、電磁誘導で前記磁性粒子を加熱させて前記絶縁性接着剤を硬化させることを特徴とする電子部品の実装方法。
  2. 請求項１に記載の発明において、前記磁性粒子は導電性粒子からなり、該導電性粒子によって前記電子部品と前記基板とを導電接続することを特徴とする電子部品の実装方法。
  3. 請求項１に記載の発明において、前記磁性粒子は絶縁性粒子からなることを特徴とする電子部品の実装方法。
  4. 請求項１に記載の発明において、前記電子部品の上面を吸着ピンセットで吸着し、該吸着ピンセットで前記電子部品を加圧することを特徴とする電子部品の実装方法。
  5. 請求項１に記載の発明において、前記電子部品の上面の長さ方向両端部を２本の吸着ピンセットで吸着し、該吸着ピンセットで前記電子部品を加圧することを特徴とする電子部品の実装方法。
JP2003080188A 2003-03-24 2003-03-24 電子部品の実装方法 Pending JP2004288946A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003080188A JP2004288946A (ja) 2003-03-24 2003-03-24 電子部品の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003080188A JP2004288946A (ja) 2003-03-24 2003-03-24 電子部品の実装方法

Publications (1)

Publication Number Publication Date
JP2004288946A true JP2004288946A (ja) 2004-10-14

Family

ID=33294119

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003080188A Pending JP2004288946A (ja) 2003-03-24 2003-03-24 電子部品の実装方法

Country Status (1)

Country Link
JP (1) JP2004288946A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007017641A1 (de) * 2007-04-13 2008-10-16 Infineon Technologies Ag Aushärtung von Schichten am Halbleitermodul mittels elektromagnetischer Felder
WO2009141488A1 (en) 2008-05-23 2009-11-26 Nokia Corporation Magnetically controlled polymer nanocomposite material and methods for applying and curing same, and nanomagnetic composite for rf applications
JP2010226009A (ja) * 2009-03-25 2010-10-07 Toshiba Corp 半導体チップ実装体、半導体チップ実装体の製造方法および電子機器
KR101138195B1 (ko) 2009-05-14 2012-05-10 가부시키가이샤 어드밴티스트 접속 장치, 접속 방법, 시험 장치 및 스위치 장치
KR101211753B1 (ko) * 2011-07-18 2012-12-12 한국과학기술원 고주파 전자기장을 이용한 전자부품 접속방법 및 장치
US8420989B2 (en) 2008-11-11 2013-04-16 Samsung Electronics Co., Ltd. Coil and semiconductor apparatus having the same
WO2013182591A3 (de) * 2012-06-06 2014-03-27 Osram Opto Semiconductors Gmbh Verbinder mit ferromagnetischen heizpartikeln, verfahren zum verbinden zweier|körper mittels des verbinders durch induktives erwärmen der heizpartikel und|entsprechende elektronische anordnung

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007017641A1 (de) * 2007-04-13 2008-10-16 Infineon Technologies Ag Aushärtung von Schichten am Halbleitermodul mittels elektromagnetischer Felder
US7781876B2 (en) 2007-04-13 2010-08-24 Infineon Technologies Ag Curing layers of a semiconductor product using electromagnetic fields
WO2009141488A1 (en) 2008-05-23 2009-11-26 Nokia Corporation Magnetically controlled polymer nanocomposite material and methods for applying and curing same, and nanomagnetic composite for rf applications
EP2277179A4 (en) * 2008-05-23 2016-05-18 Nokia Technologies Oy MAGNETICALLY CONTROLLED POLYMERNANO FIBER MATERIAL AND METHOD FOR ITS APPLICATION AND CURING AS WELL AS NANOMAGNET ASSOCIATION FOR HF APPLICATIONS
US8420989B2 (en) 2008-11-11 2013-04-16 Samsung Electronics Co., Ltd. Coil and semiconductor apparatus having the same
JP2010226009A (ja) * 2009-03-25 2010-10-07 Toshiba Corp 半導体チップ実装体、半導体チップ実装体の製造方法および電子機器
JP4581016B2 (ja) * 2009-03-25 2010-11-17 株式会社東芝 半導体チップ実装体、半導体チップ実装体の製造方法および電子機器
US8035212B2 (en) 2009-03-25 2011-10-11 Kabushiki Kaisha Toshiba Semiconductor chip mounting body, method of manufacturing semiconductor chip mounting body and electronic device
KR101138195B1 (ko) 2009-05-14 2012-05-10 가부시키가이샤 어드밴티스트 접속 장치, 접속 방법, 시험 장치 및 스위치 장치
KR101211753B1 (ko) * 2011-07-18 2012-12-12 한국과학기술원 고주파 전자기장을 이용한 전자부품 접속방법 및 장치
WO2013182591A3 (de) * 2012-06-06 2014-03-27 Osram Opto Semiconductors Gmbh Verbinder mit ferromagnetischen heizpartikeln, verfahren zum verbinden zweier|körper mittels des verbinders durch induktives erwärmen der heizpartikel und|entsprechende elektronische anordnung

Similar Documents

Publication Publication Date Title
TW200539246A (en) Semiconductor device and method for manufacturing the same
US20070108594A1 (en) Semiconductor apparatus
JP2008177351A (ja) 電子装置および電子装置の製造方法
JP2001188891A (ja) 非接触型ｉｃカード
JP2004288946A (ja) 電子部品の実装方法
JP3251323B2 (ja) 電子回路デバイス
JP3725300B2 (ja) Ａｃｆ接合構造
JP2000277649A (ja) 半導体装置及びその製造方法
WO2007015367A1 (ja) 接続構造体の製造方法
JP2010226009A (ja) 半導体チップ実装体、半導体チップ実装体の製造方法および電子機器
JP3743716B2 (ja) フレキシブル配線基板及び半導体素子の実装方法
JP2000260826A (ja) 半導体チップ実装用加熱装置
JPH06112270A (ja) 半導体素子の実装方法
JP2008166711A (ja) 半導体装置およびその製造方法並びに半導体装置の実装構造
JP2009016380A (ja) 半導体装置及びその製造方法
JP3906914B2 (ja) 半導体装置の製造方法、および半導体装置
JPH0951018A (ja) 半導体装置およびその製造方法
JP4321849B2 (ja) ヒステリシス損失を用いたドライバーの実装方法およびドライバーを実装させるためのボンディングヘッド
JP2001203314A (ja) 半導体装置
JP3764137B2 (ja) ヒートシンクの実装方法
JP2004281899A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPS63284831A (ja) 混成集積回路の製造方法
JPH09232385A (ja) 電子部品接合方法
JPH09246326A (ja) フリップチップ実装方法
JP3598058B2 (ja) 回路基板