JP2017069257A

JP2017069257A - 半導体装置の製造方法

Info

Publication number: JP2017069257A
Application number: JP2015189745A
Authority: JP
Inventors: 正也鳥羽; Masaya Toba; 蔵渕　和彦; Kazuhiko Kurabuchi; 和彦蔵渕; 一行満倉; Kazuyuki Mitsukura; 紀一福原; Kiichi Fukuhara
Original assignee: Hitachi Chemical Co Ltd
Current assignee: Showa Denko Materials Co Ltd
Priority date: 2015-09-28
Filing date: 2015-09-28
Publication date: 2017-04-06

Abstract

【課題】半導体装置の薄型化、微細化、高密度化を可能とする半導体装置を効率よく、低コストに製造する高密度なモールド貫通型ビア（「ＴＭＶ（ＴｈｒｏｕｇｈＭｏｌｄＶｉａ）」）を形成できる半導体装置の製造方法を提供する。【解決手段】支持体と硬化性樹脂組成物の積層体により半導体素子の能動面以外を硬化性樹脂組成物で封止し、硬化性樹脂組成物の硬化物にモールド貫通型ビアを形成する半導体装置の製造方法であり、下記工程（Ｉ）〜（ＩＩＩ）を備える半導体装置の製造方法。（Ｉ）支持体と熱硬化性樹脂組成物の開口部に銅ペーストを充填する工程、（ＩＩ）前記銅ペーストを焼結処理し、銅層を形成する工程、（ＩＩＩ）支持体をはく離する工程。【選択図】図１１

Description

本発明は、半導体装置の製造方法に関する。より詳しくは、微細化や高密度化の要求が高い半導体装置を効率よく、低コストに製造するための半導体装置の製造方法に関する。

電子機器の高機能化に伴って、半導体装置の小型化及び薄型化が進んでいる。近年、半導体装置の軽薄短小化は留まるところを知らず、半導体素子とほぼ同じ大きさのチップサイズパッケージや、半導体装置の上に半導体装置を積むパッケージ・オン・パッケージといった実装形態も盛んに行われており、今後、ますます半導体装置の小型化及び薄型化が進むと予想される。
このチップサイズパッケージの一形態として、ウェハレベルでパッケージ作製された、ウェハレベルチップサイズパッケージが、極めて小型の半導体装置を実現する技術として注目されている。

ところで、ウェハレベルチップサイズパッケージ等のウェハレベル半導体装置は、ウェハ上に再配線層を形成し、はんだボール等の外部接続用の端子を設けた後、ダイシングによって個片化することで得られる（例えば特許文献１〜３参照）。端子数が数１０ピンから１００ピン程度の場合は、ウェハ上にはんだボール等の外部接続用の端子を設けることが可能である。

しかしながら、半導体素子の微細化が進展し、端子数が１００ピン以上に増加してくると、ウェハ上のみに再配線層を形成し、外部接続用端子を設けることが難しくなる。無理に外部接続用の端子を設けた場合、端子間のピッチが狭くなると共に、端子の高さが低くなり、半導体装置を実装した後の接続信頼性の確保が難しくなる。このため、半導体素子の微細化、すなわち外部接続端子数の増加への対応が求められている。
このような背景から、近年、ウェハを所定サイズに個片化した後、再配置することで、半導体素子の外側にも外部接続用の端子を設けることができる半導体装置の開発が進められている（例えば特許文献４参照）。

半導体パッケージの高密度化、高性能化を目的に、異なる性能のチップを一つのパッケージに混載する実装形態が提案されており、コスト面に優れたチップ間の高密度インターコネクト技術が重要になっている。

パッケージ上に異なるパッケージをフリップチップ実装によって積層することで接続するパッケージ・オン・パッケージがスマートフォンやタブレット端末に広く採用されている（例えば非特許文献１及び非特許文献２参照）。

特許文献４に記載されている半導体装置は、ウェハを所定サイズに個片化した後、再配置するため、ウェハ上に再配線するよりも再配線領域を広く確保することができ、半導体素子の多ピン化に対応することが可能となる。

図１〜５は、従来の半導体装置の製造方法を示す図である。図５（ｙ）に示す半導体装置は、半導体素子の再配置、封止、再配線層の形成、配線の形成、ビア形成、ビア内部のめっき、外部接続端子の形成、及び個片化等の工程を経て得られる。

まず、第１の支持体の片側の面に仮固定用フィルムを貼り合せ、第１の支持体上に仮固定層を形成する（図１（ａ）参照）。次いで、半導体素子を所定の間隔で能動面（回路が形成された面）が仮固定層に当接するように再配置する（図１（ｂ）参照）。
次いで、半導体素子を覆うように熱硬化性樹脂等の封止材で封止し、必要に応じて硬化処理を行う（図１（ｃ）参照）。次いで、ホットプレート等で加熱することにより、第１の支持体及び仮固定層を剥離し、半導体素子の能動面を露出させる（図１（ｄ）及び（ｅ）参照）。
次いで、半導体素子の能動面上に、スピンコート等により感光性樹脂組成物層を形成する（図２（ｆ）参照）。次に、形成された感光性樹脂組成物層の所定の箇所を露光及び現像処理し、オーブン等で後硬化する（図２（ｇ）参照）。
次いで、スパッタ等によりシード層を形成する（図２（ｈ）参照）。上記シード層上にラミネート等により回路形成用レジストを形成し、所定の箇所を露光及び現像処理する（図２（ｊ）参照）。次いで、電気めっき法により配線パターンを形成する（図２（ｋ）参照）。次いで、剥離液により回路形成用レジストを除去する（図３（ｍ）参照）。次いで、上記シード層をエッチングにより除去する（図３（ｎ）参照）。次いで、再度、スピンコート等により感光性樹脂組成物層を形成し、所定の箇所を露光及び現像処理した後、オーブン等で後硬化する（図３（ｐ）参照）。
そして、封止材の所定部分に開口部を設け（図４（r）参照）、開口部を含めた封止材表面にシード層を形成する（図４（s）参照）。次いで、感光性樹脂を用いて開口部を除く封止材表面に回路形成用レジストを設け（図４（t）参照）、開口部を電気めっきして銅充填層を形成する（図４（ｕ）参照）。そして、回路形成用レジストを剥離し（図５（ｗ）参照）、シード層を除去する（図５（ｘ）参照）。
次いで、はんだボールをリフロー搭載する。最後に、ダイシング個片化することで、半導体装置を作製することができる（図５（ｙ）参照）。

特開２００４−１４７８９号公報特開２００１−２４４３７２号公報特開２００１−１２７０９５号公報米国特許出願公開第２００７／２０５５１３号明細書

ＡｐｐｌｉｃａｔｉｏｎｏｆＴｈｒｏｕｇｈＭｏｌｄＶｉａ（ＴＭＶ）ａｓＰｏＰＢａｓｅＰａｃｋａｇｅ，ＥｌｅｃｔｒｏｎｉｃＣｏｍｐｏｎｅｎｔｓａｎｄＴｅｃｈｎｏｌｏｇｙＣｏｎｆｅｒｅｎｃｅ（ＥＣＴＣ），２００８ＡｄｖａｎｃｅｄＬｏｗＰｒｏｆｉｌｅＰｏＰＳｏｌｕｔｉｏｎｗｉｔｈＥｍｂｅｄｄｅｄＷａｆｅｒＬｅｖｅｌＰｏＰ（ｅＷＬＢ−ＰｏＰ）Ｔｅｃｈｎｏｌｏｇｙ，ＥＣＴＣ，２０１２

上記の方法で得られた半導体装置は、小型化及び薄型化が可能であるため、高機能化及び多機能化が進むスマートフォン、タブレット端末等の電子機器に好適に用いられる。
しかしながら、半導体素子の小型化、薄型化に伴い、半導体装置が反ってしまうという問題点があり、反りを抑制する為に、封止材中のフィラ含有率を増大させる必要がある。その際、上記の半導体装置の製造方法では、シード層形成の無電解めっき時に封止材に対してシード層が形成しにくくなるという問題があった。

本発明は、上記課題に鑑みてなされたものであり、半導体装置の薄型化、微細化、高密度化を可能とする半導体装置を効率よく、低コストに製造する高密度なモールド貫通型ビア（「ＴＭＶ（ＴｈｒｏｕｇｈＭｏｌｄＶｉａ）」ともいう）を形成できる半導体装置の製造方法を提供することを目的とする。

本発明は、［１］第２の支持体と硬化性樹脂組成物の積層体により半導体素子の能動面以外を硬化性樹脂組成物で封止し、硬化性樹脂組成物の硬化物にモールド貫通型ビアを形成する半導体装置の製造方法であり、下記工程（Ｉ）〜（ＩＩＩ）を備える半導体装置の製造方法である。
（Ｉ）半導体素子の外周部の、第２の支持体と硬化性樹脂組成物の積層体に開口部を形成し、その開口部に銅ペーストを充填する工程、
（ＩＩ）前記銅ペーストを焼結処理し、銅層を形成する工程、
（ＩＩＩ）第２の支持体をはく離する工程。
また、本発明は、［２］形成した開口部の最大直径が３０〜２００μｍである、上記［１］に記載の半導体装置の製造方法である。
また、本発明は、［３］上記、銅ペーストの焼結によって得られる銅層（銅膜）の体積抵抗率（２５℃）が３〜２０μΩ・ｃｍである上記［１］又は［２］に記載の半導体装置の製造方法である。
また、本発明は、［４］上記銅ペーストが、酸存在下で８０〜２００℃で加熱することで焼結される上記［１］〜［３］のいずれか一項に記載の半導体装置の製造方法である。

本発明によると、半導体装置の薄型化、微細化、高密度化を可能とする、半導体装置を効率よく、低コストに製造する高密度なモールド貫通型ビアを形成できる半導体装置の製造方法を提供することができ、チップ同士の伝送に優れた高密度の半導体装置を良好な歩留まり、かつ低コストで提供できる。

従来の半導体装置の製造方法を示す図である。図１の続きを示す従来の半導体装置の製造方法を示す図である。図２の続きを示す従来の半導体装置の製造方法を示す図である。図３の続きを示す従来の半導体装置の製造方法を示す図である。図４の続きを示す従来の半導体装置の製造方法を示す図である。本発明の半導体装置の製造方法の一例を模式的に示す端面図である。図６の続きを示す本発明の半導体装置の製造方法の一例を模式的に示す端面図である。図７の続きを示す本発明の半導体装置の製造方法の一例を模式的に示す端面図である。図８の続きを示す本発明の半導体装置の製造方法の一例を模式的に示す端面図である。図９の続きを示す本発明の半導体装置の製造方法の一例を模式的に示す端面図である。図１０の続きを示す本発明の半導体装置の製造方法の一例を模式的に示す端面図である。

以下、図面を参照しながら本発明の半導体装置の製造方法の好適な実施形態について詳細に説明する。以下の説明では、同一又は相当部分には同一符号を付し、重複する説明は省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。更に、図面の寸法比率は図示の比率に限られるものではない。また、本明細書及び請求項において、「第１」、「第２」等の用語が利用されている場合、これらは、説明を意図したものである。
本明細書において「工程」との語は、独立した工程だけではなく、他の工程と明確に区別できない場合であってもその工程の所期の目的が達成されれば、本用語に含まれる。また「〜」を用いて示された数値範囲は、「〜」の前後に記載される数値をそれぞれ最小値及び最大値として含む範囲を示す。また、本明細書中に段階的に記載されている数値範囲において、ある段階の数値範囲の上限値又は下限値は、他の段階の数値範囲の上限値又は下限値に置き換えてもよい。また、「層」との語は、平面図として観察したときに、全面に形成されている形状の構造に加え、一部に形成されている形状の構造も包含される。

［半導体装置の製造方法］
本発明の半導体装置の製造方法の一つの実施形態は、下記工程（１）〜（１８）を有し、上記の工程（Ｉ）〜（ＩＩＩ）を備える。下記の工程の同等・代替物に変更は可能であり、また、順序は変えることができる。工程（Ｉ）〜（ＩＩＩ）は、この順序であり、工程（１）〜（１８）の位置を変えることができる。
（１）第１の支持体に仮固定層を貼着する工程、
（２）半導体素子の能動面と仮固定層とが当接するように貼着する工程、
（３）前記半導体素子の能動面以外の半導体素子全体を、第２の支持体と硬化性樹脂組成物との積層体の硬化性樹脂組成物で封止し、半導体素子の受動面を覆う硬化性樹脂組成物層（ａ）を形成する工程、
（４）硬化性樹脂組成物層（ａ）を硬化して、絶縁層（Ａ）を形成する工程、
（５）前記第１の支持体及び前記仮固定層を剥離する工程、
（６）前記半導体素子の外周部の、第２の支持体と硬化性樹脂組成物との積層体（封止材）に開口部を形成する工程、
（７）前記開口部に銅ペーストを充填する工程（（６）と（７）を合わせて工程（Ｉ））、
（８）前記銅ペーストを焼結処理し、銅層を形成する工程（工程（ＩＩ））、
（９）前記第２の支持体を剥離する工程（工程（ＩＩＩ））、
（１０）前記半導体素子の能動面側に感光性樹脂組成物層（ｂ）を形成する工程、
（１１）感光性樹脂組成物層（ｂ）の露光及び現像を行い、半導体素子の能動面にまで至る開口部を形成する工程、
（１２）感光性樹脂組成物層（ｂ）の後硬化を行い、絶縁層（Ｂ）を形成する工程、
（１３）絶縁層（Ｂ）上にシード層を形成する工程、
（１４）前記シード層上に回路形成用レジストを形成し、露光処理及び現像処理を施して再配線用のレジストパターンを形成する工程、
（１５）電気めっき法により配線パターンを形成した後、剥離処理により前記回路形成用レジストパターンを除去する工程、
（１６）前記シード層を除去する工程、
（１７）前記配線パターン上に絶縁層（Ｃ）を形成した後、配線パターンにまで至る開口部を形成する工程、
（１８）開口部から露出した配線パターンにめっきする工程、
（１９）外部接続用端子を形成する工程。

以下、本発明の半導体装置製造方法について、図６〜１１を用いて各工程について説明する。

＜工程（１）：第２の支持体に仮固定層を貼着する工程＞
工程（１）は、図６（ａ）に示すように、第２の支持体１上に仮固定層２を貼着する工程である。貼着はロールラミネーター、真空ラミネーター等を用いて形成することができる。第２の支持体１として、例えば、ガラスクロスに樹脂を含浸させたガラスクロス入り基板、シリコンウェハ、ガラス、ＳＵＳ（ステンレス）板等が挙げられ、２５℃での貯蔵弾性率が１ＧＰａ以上の材料（「高剛性材料」ともいえる）が好適である。第２の支持体の厚さは、０．２〜０．８ｍｍであることが好ましい。０．２ｍｍ以上では、組立てプロセス中の反りを抑制することができ、ハンドリングがしやすくなる傾向がある。一方、０．８ｍｍ以下である場合は、第２の支持体１の取り外しが困難になりにくく、材料費が低減できる傾向にある。また、第２の支持体１の室温（２５℃）〜１５０℃までの平均熱膨張係数、１×１０^−６／℃〜１５×１０^−６／℃であることが好ましい。１×１０^−６／℃以上であると、材料費が低減できる傾向がある。一方、１５×１０^−６／℃以下である場合は、半導体素子の実装後に反りを抑制する傾向にある。第２の支持体１の室温（２５℃）における貯蔵弾性率は、２０〜４０ＧＰａであることが好ましい。２０ＧＰａ以上である場合、チップ実装後に反りが発生しにくい傾向がある。一方、４０ＧＰａ以下である場合は作製がしやすくなる傾向がある。
仮固定層２としては、熱剥離シートが好適であり、例えば、所定温度に設定されたホットプレート上に載せて加熱する方法により、剥離することができる。加熱する温度は、用いる熱剥離シートに応じて適宜決定すればよい。熱剥離シートは、リバアルファ（日東電工株式会社製、商品名）、インテリマーテープ（感温性粘着シート、ニッタ株式会社製、商品名）、ソマタック（熱発泡粘着フィルム、ソマール株式会社製、商品名）等が挙げられ、市販のシートを用いることができる。

＜工程（２）：半導体素子の能動面と仮固定層とが当接するように貼着する工程＞
工程（２）は、図６（ｂ）に示すように、一つ以上の半導体素子を半導体素子の能動面（回路が形成された面）を仮固定層に当接するように貼着し、半導体素子を再配置する工程である。
図６（ａ）に示すように、第２の支持体１及び仮固定層２を準備し、第２の支持体１上に仮固定層２を配置し、次いで、図６（ｂ）に示すように、仮固定層２上に、半導体素子３の能動面が仮固定層２と当接するように複数の半導体素子を所定の間隔で貼着する。

＜工程（３）：半導体素子の能動面以外の半導体素子全体を、第２の支持体と硬化性樹脂組成物との積層体の硬化性樹脂組成物で封止し、半導体素子の受動面を覆う硬化性樹脂組成物層（ａ）を形成する工程＞
工程（３）は、図６（ｃ）に示すように、半導体素子を半導体素子の受動面上に形成された硬化性樹脂組成物層（ａ）４で封止し、半導体素子の受動面を覆う硬化性樹脂組成物層（ａ）４を形成する工程である。封止方法は、市販の、真空ラミネーター等を用いることができる。硬化性樹脂組成物層（ａ）４の厚みは、好ましくは３０〜４００μｍ、より好ましくは５０〜３００μｍ、更に好ましくは７５〜２００μｍである。硬化性樹脂組成物層（ａ）４の厚みを３０μｍ以上とすることで、硬化性樹脂組成物層（ａ）４の表面を平滑に封止することができ、硬化性樹脂組成物層（ａ）４の厚みを４００μｍ以下とすることで、薄型の半導体装置に好適である。
硬化性樹脂組成物は、主として熱で硬化する樹脂組成物である熱硬化性樹脂組成物、又は、光（特に、紫外線）で硬化する樹脂組成物である光硬化性樹脂組成物（感光性樹脂組成物）が挙げられ、光と熱を併用した樹脂組成物も挙げられる。これらは、主としてエポキシ樹脂、ビスマレイミド樹脂、オキセタン樹脂、ベンゾオキサジン樹脂、ポリエステル樹脂、ビニル樹脂、シアネートエステル樹脂、アクリル樹脂、ポリイミド樹脂等から構成される熱硬化性樹脂、光硬化性樹脂が挙げられる。これらは、市販の商品、公知の組成物を用いることができ、それぞれの硬化方法に従い硬化される。
第２の支持体としては、一般的に樹脂フィルムの塗工時に用いられるフィルムを用いることができる。例えば、市販のポリエチレンテレフタレートフィルム（以下、「ＰＥＴフィルム」ともいう）等の公知の重合体フィルム、銅箔などを使用することができる。なお、後述する、銅ペーストの熱処理時の温度で熱変形しくくい支持体を用いてもよく、耐熱温度が２００℃以上の支持体であってもよい。また、場合によっては、銅ペーストの熱処理時の温度で熱変形させることで、剥離しやすくしてもよい。なお、作業性の観点で、重合体フィルムを用いてもよく、ＰＥＴフィルムを用いてもよい。第２の支持体の厚みは、図７（ｅ）において、第２の支持体から硬化性樹脂組成物層（ａ）（絶縁層（Ａ））の、第２の支持体とは反対側の面まで至る開口部を設けることが可能な厚みであればよく、好ましくは１０〜１００μｍ、より好ましくは１５〜７５μｍである。

＜工程（４）：硬化性樹脂組成物層（ａ）を硬化して、絶縁層（Ａ）を形成する工程＞
工程（４）は、硬化性樹脂組成物層（ａ）４を硬化して、硬化性樹脂組成物層（ａ）４を硬化してなる絶縁層（Ａ）４’を形成する工程である。硬化条件は、使用する硬化性樹脂組成物の種類に応じて適宜決定すればよいが、硬化反応を充分進行させる観点、及び生産性を向上させる観点から、熱硬化性樹脂組成物の場合、硬化温度は、好ましくは８０〜２３０℃、より好ましくは１００〜２００℃、更に好ましくは１４０〜２００℃であり、硬化時間は、好ましくは５〜１８０分、より好ましくは１０〜１２０分、更に好ましくは３０〜８０分である。光硬化性樹脂組成物の場合、紫外線により０．２〜１０Ｊ／ｃｍ^２程度の露光を行い、必要に応じて６０〜２５０℃程度の加熱を行う。

＜工程（５）：第１の支持体及び仮固定層を剥離する工程＞
工程（５）は、図６（ｄ）に示すように、第２の支持体１及び仮固定層２を剥離する工程である。第２の支持体１の剥離は、仮固定層２の剥離前又は仮固定層２の剥離と同時に剥離してもよい。
剥離方法は特に限定されないが、仮固定層２として熱剥離シートを用いた場合は、例えば、所定温度に設定されたホットプレート上に載せて加熱する方法により、剥離することができる。加熱する温度は、用いる熱剥離シートに応じて適宜決定すればよい。
なお、工程（５）は、前記工程（４）の前に行ってもよい。

＜工程（６）：半導体素子の外周部の、第２の支持体と硬化性樹脂組成物との積層体（封止材）に開口部を形成する工程＞
工程（６）は、図７（ｅ）に示すように、半導体素子３の外周部にある硬化性樹脂組成物層（Ａ）（絶縁層（Ａ））４’と第２の支持体５に表面から裏面にまで至る開口部６を設ける工程である。開口部は、炭酸ガスレーザー、ＵＶ−ＹＡＧレーザー等のレーザー加工によって形成することができる。開口部の直径Ｄ１は、孔内を銅ペーストで充填可能な大きさであればよく、開口部の最大直径が３０〜２００μｍとなるように形成することが好ましい。開口部の直径は、図７（ｅ）に示すように、レーザーを照射する側が大きく、硬化性樹脂組成物層の厚み方向に次第に小さくなる形状を一般的に示す。開口部の最大直径Ｄ１を３０μｍ以上とすることで、孔内を未充填無く銅ペーストで充填することができ、２００μｍ以下とすることで、微細な貫通電極を形成することができる。
半導体素子の外周部に開口を設けるのは、半導体装置全体の厚みを薄くするためであり、厚みに制限がない場合や接続端子数を更に増加させる必要があるときは、半導体素子面にも開口を設けることができる。

＜工程（７）：前記開口部に銅ペーストを充填する工程（（６）と（７）を合わせて工程（Ｉ）＞
工程（７）は、前記開口部に銅ペーストを充填する工程である。充填する方法としては、インクジェット法、印刷法、スキージ法、スピンコート法、スプレーコート法などが挙げられる。
開口部の上面は、第２の支持体５であり、開口部以外は、第２の支持体で被覆されているので、銅ペーストを充填しやすく、また、主として銅粒子とフラックスから形成される銅ペーストの液状物の飛散による体積減少を第２の支持体の厚み分の体積が補充するので、銅ペーストの焼結処理時の焼結収縮、液状飛散物による体積減をカバーするので、硬化性樹脂組成物層の開口部への充填性は確保される。また、第２の支持体は、最終的に剥離除去されるので、開口部以外に銅ペーストによる銅層の汚れがなく、これを除去する工程を省略することができる。
銅ペーストは、主として銅粒子とフラックスとの混合物から構成され、その他の添加物を配合したものでもよく、市販品を用いることができる。
また、銅ペーストは、銅粒子を溶剤に分散した材料ともいえる。溶剤としては特に限定はしないが、アルコール基、エステル基、アミノ基等を有する化合物を使用することができる。
前記銅粒子は、特に限定されないが、その平均粒径は、１０〜５００ｎｍであることが好ましく、分散性の観点から２０〜３００ｎｍであることがより好ましく、焼結性の観点では５０〜２００ｎｍであることが最も好ましい。本明細書における平均粒径とは、無作為に選択される２００個の粒子について測定した長軸の長さの算術平均値である。
銅ペーストの粘度は使用方法に応じて選択できる。例えば、銅ペーストの塗布に、スクリーン印刷法を用いる場合は、粘度が０．１〜３０Ｐａ・ｓ（２５℃）であることが好ましい。また、インクジェット印刷法又はスプレーコート法を用いる場合は、粘度が０．１〜３０ｍＰａ・ｓであることが好ましい。

＜工程（８）：銅ペーストを焼結処理し、銅層を形成する工程（工程（ＩＩ））＞
工程（８）は、開口部に充填された銅ペーストを焼結する方法である。焼結方法は、加熱による焼結やキセノンフラッシュによる光焼結が挙げられ、加熱による焼結の場合、窒素雰囲気下、水素存在下、酸存在下で行うことが好ましく、緻密かつ体積抵抗値が低い銅層（銅膜）を得ることができる点で、酸存在下で行うことがより好ましい。また、酸としては、蟻酸、酢酸等を用いることができるが、蟻酸が好ましく用いられる。より短時間で緻密かつ体積抵抗値が低い焼結銅を得やすい観点では、窒素と蟻酸とが混在した雰囲気が最も好ましい。窒素中の蟻酸含有量は０．００５〜１０体積％であることが好ましく、均質な焼結銅を得るために０．０１〜５体積％であることがより好ましい。焼結温度は、短時間での焼結でき、かつ絶縁材料層の熱変性を抑制できる点で、８０〜２００℃であることが好ましい。体積抵抗値を低下させる観点では、１２０〜２００℃であることがより好ましく、より緻密な銅層（銅膜）を得る観点では、１２０〜１８０℃であることが更に好ましい。焼結した銅の体積抵抗率（２５℃）は、伝送効率の観点から４０μΩ・ｃｍ以下であることが好ましく、発熱量を抑制できる点で３０μΩ・ｃｍ以下であることがより好ましく、信頼性の観点から２０μΩ・ｃｍ以下であることが最も好ましい。下限は、銅を用いているので３μΩ・ｃｍである。蟻酸を用いた焼結は、蟻酸による銅粉粒子の酸化物の還元であり、蟻酸蒸気雰囲気下で焼結を行う。蟻酸は、常圧での沸点が１００．７５℃であるので蟻酸液体に不活性ガスをバブリングさせて、蟻酸蒸気を含んだ不活性ガス下で焼結を行うと良い。蟻酸ガスを含んだ雰囲気で焼結させることで、水素ガス雰囲気下の焼結に比べ、焼結温度がより低下するといわれている。蟻酸蒸気で焼結した銅層を含めた加工品は、吸着された蟻酸を除去するため、不活性雰囲気を通じて１００℃以上の温度で数分以上処理し、常温（２５℃）付近まで冷却する。

＜工程（９）：第２の支持体を剥離する工程（工程（ＩＩＩ））＞
工程（９）は、図７（g）に示すように第２の支持体を剥離する工程である。第２の支持体は、開口部が設けられているものの、剥離できる。
工程（９）は、工程（８）の銅ペーストの焼結処理前に行ってもよい。

＜工程（１０）：半導体素子の能動面側に感光性樹脂組成物層（ｂ）を形成する工程＞
工程（１０）は、図７（ｈ）に示すように、仮固定層２が除去された状態において半導体素子３の能動面上に感光性樹脂組成物層（ｂ）８を形成する工程である。感光性樹脂組成物層（ｂ）８の感光性樹脂組成物としては、公知の感光性樹脂組成物を用いることができ、液状及びフィルム状のいずれであってよい。感光性樹脂組成物層（ｂ）８は、感光性樹脂組成物が液状の場合は、印刷機やスピンコーターを用いて液状の感光性樹脂組成物を塗布して形成することができ、感光性樹脂組成物がフィルム状の場合は、ロールラミネーター、真空ラミネーター等を用いてフィルム状の感光性樹脂組成物を貼り付けて形成することができる。

＜工程（１１）：感光性樹脂組成物層（ｂ）の露光及び現像を行い、半導体素子の能動面にまで至る開口部を形成する工程＞
工程（１１）は、図８（ｊ）に示すように、感光性樹脂組成物層（ｂ）８の露光・現像を行ない、半導体素子の能動面にまで至る開口部を形成する工程である。露光処理は、形成された感光性樹脂組成物層（ｂ）８に対して、マスクパターンを通して活性光線を照射することにより、感光性樹脂組成物層（ｂ）８の所定部分を露光し、露光部の感光性樹脂組成物層（ｂ）８を光硬化させる処理である。該露光処理に次いで、露光部以外の感光性樹脂組成物層（ｂ）８を除去する現像処理を施すことにより、再配線用のパターンを形成することができる。
露光処理における活性光線の光源としては、公知の光源を用いることができ、例えば、カーボンアーク灯、水銀蒸気アーク灯、超高圧水銀灯、高圧水銀灯、キセノンランプ等の紫外線を有効に放射するものを好適に使用できる。また、直接描画方式のダイレクトレーザ露光を用いてもよい。
露光量は使用する装置、及び感光性樹脂組成物の組成等によって異なるが、好ましくは１０〜６００ｍＪ／ｃｍ^２、より好ましくは２０〜４００ｍＪ／ｃｍ^２である。露光量が１０ｍＪ／ｃｍ^２以上であると光硬化の進行が充分となり安定して開口部を形成することができ、６００ｍＪ／ｃｍ^２以下であると光硬化が過剰に進行することを抑制することができ、感光性樹脂組成物の開口形状を安定して得ることができる。
現像処理に用いる現像液としては、例えば、２０〜５０℃のテトラメチルアンモニウムの希薄溶液（２．３８質量％水溶液）等のアルカリ現像液が用いられる。現像方法は、特に限定されず、前記現像液を用いて、パドル、スプレー、揺動浸漬、ブラッシング及びスクラッピング等の公知の方法により行うことができる。

＜工程（１２）：感光性樹脂組成物層（ｂ）の後硬化を行い、絶縁層（Ｂ）を形成する工程＞
工程（１２）は、感光性樹脂組成物層（ｂ）８の後硬化を行い、感光性樹脂組成物層（ｂ）を硬化してなる絶縁層（Ｂ）８’を形成する工程である。後硬化条件は、使用する樹脂の種類に応じて適宜決定すればよいが、硬化反応を充分進行させる観点、及び生産性を向上させる観点から、硬化温度は、特に限定するものではないが、好ましくは１７０〜２３０℃、より好ましくは１８０〜２２０℃、さらに好ましくは１９０〜２１０℃であり、硬化時間についても特に限定するものではないが、好ましくは６０〜３００分、より好ましくは１２０〜２４０分、さらに好ましくは１４０〜２００分である。加熱の前、又は加熱と同時に紫外線を照射することで効果的に後硬化させることができる。紫外線の照射は、０．５〜１０Ｊ/ｃｍ^２であるが制限するものではない。

＜工程（１３）：絶縁層（Ｂ）上にシード層を形成する工程＞
工程（１３）は、図８（ｋ）に示すように、絶縁層（Ｂ）上にシード層９を形成する工程である。
シード層９は、銅の配線パターン１１を電解めっき法によって形成する際の基層となる導電性薄膜であり、無電解銅めっき法、スパッタ法等により好適に形成することができる。スパッタ法による場合、銅を蒸着する前にＴｉを蒸着する等、形成層を種々選択することができる。
シード層９の厚みは、特に限定されないが、通常は０．１〜２．０μｍである。

＜工程（１４）：シード層上に回路形成用レジストを形成し、露光処理及び現像処理を施して再配線用のレジストパターンを形成する工程＞
工程（１４）は、図８（ｍ）に示すように、前記シード層上に回路形成用レジストを形成し、露光処理及び現像処理を施して再配線用のレジストパターン１０を形成する工程である。
回路形成用レジストとしては、回路形成用のレジストとして用いられている公知のレジスト材料を用いることができ、液状、フィルム状のいずれであってよい。
回路形成用レジストは、レジスト材料が液状の場合は、印刷機を用いて塗布して形成することができ、レジスト材料がフィルム状の場合は、ロールラミネーター、真空ラミネーター等を用いて貼り付けて形成することができる。
露光処理は、形成された回路形成用レジストに対して、マスクパターンを通して活性光線を照射することにより、回路形成用レジストの所定部分を露光し、露光部の回路形成用レジストを光硬化させる処理である。該露光処理に次いで、露光部以外の回路形成用レジストを除去する現像処理を施すことにより、再配線用のレジストパターン１０を形成することができる。
露光処理における活性光線の光源としては、公知の光源を用いることができ、カーボンアーク灯、水銀蒸気アーク灯、超高圧水銀灯、高圧水銀灯、キセノンランプ等の紫外線を有効に放射するものを好適に使用できる。また、直接描画方式のダイレクトレーザ露光を用いてもよい。
露光量は使用する装置、及び回路形成用レジストの組成等によって異なるが、好ましくは１０〜６００ｍＪ／ｃｍ^２、より好ましくは２０〜４００ｍＪ／ｃｍ^２である。露光量が１０ｍＪ／ｃｍ^２以上であると光硬化の進行が充分となり安定してレジストパターンを形成することができ、６００ｍＪ／ｃｍ^２以下であると光硬化が過剰に進行することを抑制することができ、回路形成用レジストの開口形状を安定して得ることができる。
現像処理に用いる現像液としては、例えば、２０〜５０℃の炭酸ナトリウムの希薄溶液（１〜５質量％水溶液）等のアルカリ現像液が用いられる。現像方法は、特に限定されず、前記現像液を用いて、スプレー、揺動浸漬、ブラッシング及びスクラッピング等の公知の方法により行うことができる。

＜工程（１５）：電気めっき法により配線パターンを形成した後、剥離処理により回路形成用レジストパターンを除去する工程＞
工程（１５）は、図９（ｐ）、図９（ｑ）に示すように、電気めっき法によりシード層９上に配線パターン１１を形成した後、剥離処理により前記レジストパターン１０を除去する工程である。電気めっきは、従来公知の方法により行えばよく、得られる配線パターン１１の厚みは、１〜２０μｍが好ましい。

＜工程（１６）：シード層を除去する工程＞
工程（１６）は、図９（ｒ）に示すように、絶縁層（Ｂ）８’の表面に露出しているシード層９を除去する工程である。シード層９の除去は公知のエッチング液を用いて行うことができる。

＜工程（１７）：配線パターン上に絶縁層（Ｃ）を形成した後、配線パターンにまで至る開口部を形成する工程＞
工程（１７）は、図１０（ｓ）、図１０（ｕ）に示すように、配線パターン１１上に絶縁層（Ｃ）１２を形成し、配線パターン１１にまで至る開口部を形成する工程である。
絶縁層（Ｃ）は、絶縁層（Ａ）の形成に用いられる硬化性樹脂組成物、絶縁層（Ｂ）の形成に用いられる感光性樹脂組成物等を使用して好適に形成することができる。また、その好適な形成方法も、絶縁層（Ａ）、絶縁層（Ｂ）の形成方法と同様である。
また、絶縁層（Ｃ）の開口部の形成方法は、前記工程（６）、（１１）における開口部の形成方法と同様である。

＜工程（１８）：開口部から露出した配線パターンにめっきする工程＞
工程（１８）は、図１０（ｗ）に示すように開口部から露出した配線パターンにめっきする工程である。絶縁層（Ｃ）１２に設けた開口部から露出した配線パターン１１に無電解ニッケルめっきと金めっき１３を行うことが好ましい。ニッケルめっきの厚みは、好ましくは１〜１０μｍであり、金めっきの厚みは、好ましくは０．０１〜１．０μｍ、より好ましくは０．０５〜０．１５μｍである。

＜工程（１９）：外部接続用端子を形成する工程＞
工程（１９）は、外部接続用端子１４を形成する工程である。
図１０（ｘ）に示すように、絶縁層（Ｃ）１２の開口部に外部接続用端子１４としての導電材料を形成する。導電材料は、特に限定されるものではないが、環境保全の観点から、Ｓｎ−Ａｇ系や、Ｓｎ−Ａｇ−Ｃｕ系等のはんだを使用することが好ましい。また、回路形成用レジストを用いて、Ｃｕポストを形成してもよい。
次いで、ダイサーを用いてダイシング個片化することで、図１１（ａａ）に示す半導体装置を得ることができる。

このように、本発明の半導体装置の製造方法では、ビア開口部に銅ペーストを用いることによって、銅層を効率よく形成できると考えられる。

以上、本発明に係る半導体装置製造用部材、及びそれを用いる半導体装置の製造方法等の好適な実施形態について説明したが、本発明は必ずしも上述した実施形態に限定されるものではなく、その趣旨を逸脱しない範囲で適宜変更を行ってもよい。

１第２の支持体
２仮固定層
３半導体素子
４硬化性樹脂組成物層（ａ）
４’絶縁層（Ａ）
５第２の支持体
６開口部
７銅ペースト
８感光性樹脂組成物層（ｂ）
８’絶縁層（Ｂ）
９シード層
１０レジストパターン
１１配線パターン
１２絶縁層（Ｃ）
１３めっき（無電解ニッケル／金めっき）
１４外部接続用端子

Claims

第２の支持体と硬化性樹脂組成物との積層体により半導体素子の能動面以外を硬化性樹脂組成物で封止し、硬化性樹脂組成物の硬化物にモールド貫通型ビアを形成する半導体装置の製造方法であり、下記工程（Ｉ）〜（ＩＩＩ）を備える半導体装置の製造方法。
（Ｉ）半導体素子の外周部の、第２の支持体と硬化性樹脂組成物との積層体に開口部を形成し、その開口部に銅ペーストを充填する工程、
（ＩＩ）前記銅ペーストを焼結処理し、銅層を形成する工程、
（ＩＩＩ）第２の支持体をはく離する工程。
形成した開口部の最大直径が３０〜２００μｍである、請求項１に記載の半導体装置の製造方法。
上記、銅ペーストの焼結によって得られる銅層の体積抵抗率（２５℃）が３〜２０μΩ・ｃｍである請求項１又は２に記載の半導体装置の製造方法。
上記銅ペーストが、酸存在下で８０〜２００℃で加熱することで焼結される請求項１〜３のいずれか一項に記載の半導体装置の製造方法。