JP2016139752A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2016139752A JP2016139752A JP2015015340A JP2015015340A JP2016139752A JP 2016139752 A JP2016139752 A JP 2016139752A JP 2015015340 A JP2015015340 A JP 2015015340A JP 2015015340 A JP2015015340 A JP 2015015340A JP 2016139752 A JP2016139752 A JP 2016139752A
- Authority
- JP
- Japan
- Prior art keywords
- metal foil
- semiconductor device
- manufacturing
- sealing
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Abstract
【課題】微細化や高密度化の要求が高い三次元対応の半導体装置を効率よく、低コストに製造するための製造方法を提供する。
【解決手段】本発明に係る半導体装置の製造方法は、（Ｉ）極薄金属箔を有する固定部材の極薄金属箔上に、接着材料を介して、半導体素子を固定する工程と、（ＩＩ）封止材料で半導体素子を封止する工程と、（ＩＩＩ）極薄金属箔の裏面を露出させる工程と、（ＩＶ）極薄金属箔を用いて配線パターンを形成する工程と、（Ｖ）配線パターン上に再配線絶縁層を形成する工程とを備える。
【選択図】図１３
【解決手段】本発明に係る半導体装置の製造方法は、（Ｉ）極薄金属箔を有する固定部材の極薄金属箔上に、接着材料を介して、半導体素子を固定する工程と、（ＩＩ）封止材料で半導体素子を封止する工程と、（ＩＩＩ）極薄金属箔の裏面を露出させる工程と、（ＩＶ）極薄金属箔を用いて配線パターンを形成する工程と、（Ｖ）配線パターン上に再配線絶縁層を形成する工程とを備える。
【選択図】図１３
Description
本発明は、半導体装置の製造方法に関する。より詳しくは、微細化や高密度化の要求が高い三次元対応の半導体パッケージを効率よく、低コストに製造する方法に関する。
パッケージ・オン・パッケージ（ＰｏＰ）は、半導体パッケージ上に他の半導体パッケージを積層する実装技術であり、面方向の実装密度を高くできるという利点がある。代表的な三次元半導体パッケージとして、ロジック系半導体パッケージの上にメモリ系半導体パッケージを積層するパッケージ・オン・パッケージがある。本技術は、スマートフォンやタブレット端末に広く採用されており、高速化、高機能化の必須技術となっている。
ところで、パッケージ・オン・パッケージでは、上下の半導体パッケージを電気的に接続する必要がある。従来、下段半導体パッケージは基板上に半導体素子をフリップチップ実装しただけの単純な構造であったため、上段半導体パッケージをはんだボールを介して接続すれば良かった。しかしながら、半導体装置の軽薄短小化が進むほど、下段半導体パッケージの反りが増大し、上段半導体パッケージとの接続を確保することが困難になってきている。
上記課題に対し、下段半導体パッケージの半導体素子を封止材で封止し、パッケージの反りを抑制する構造が提案され、実用化されている（例えば、非特許文献１参照）。
また、生産性向上の観点から、有機基板を使用せず、チップを再配置して、再配線絶縁層を形成するパッケージも実用化され始めている（例えば、非特許文献２参照）。
また、生産性向上の観点から、有機基板を使用せず、チップを再配置して、再配線絶縁層を形成するパッケージも実用化され始めている（例えば、非特許文献２参照）。
Ａｐｐｌｉｃａｔｉｏｎ ｏｆ Ｔｈｒｏｕｇｈ Ｍｏｌｄ Ｖｉａ （ＴＭＶ） ａｓ ＰｏＰ Ｂａｓｅ Ｐａｃｋａｇｅ， Ｅｌｅｃｔｒｏｎｉｃ Ｃｏｍｐｏｎｅｎｔｓ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏｎｆｅｒｅｎｃｅ （ＥＣＴＣ）， ２００８
Ａｄｖａｎｃｅｄ Ｌｏｗ Ｐｒｏｆｉｌｅ ＰｏＰ Ｓｏｌｕｔｉｏｎ ｗｉｔｈ Ｅｍｂｅｄｄｅｄ Ｗａｆｅｒ Ｌｅｖｅｌ ＰｏＰ （ｅＷＬＢ−ＰｏＰ） Ｔｅｃｈｎｏｌｏｇｙ， ＥＣＴＣ， ２０１２
上記非特許文献１又は２に記載されている下段半導体パッケージでは、封止部にレーザーによりビア（開口）を設けることにより、ビアを介して上下段パッケージを電気的に接続している。ここで、下段半導体パッケージの製造方法の一例について概説する。
図１４は、従来の下段半導体パッケージの製造工程を説明するための概略断面図である。本例では、図１４（ｈ）に示す下段半導体パッケージ１００Ａを作製する。始めに、下段半導体パッケージ用プリント配線板１１０を作製する（図１４（ｃ））。具体的に、コア基材１１１の両面に配線パターン１１２を形成する（図１４（ａ）参照）。次いで、層間絶縁層１１３を両面に形成した後、層間絶縁層１１３にビア１１４を設け、配線パターン１１５を形成する（図１４（ｂ）参照）。次いで、両面に液状又はフィルム状のソルダーレジスト１１６を形成し、所定箇所を露光及び現像処理により開口することにより、下段半導体パッケージ用プリント配線板１１０を作製する（図１４（ｃ）参照）。これらの工程は、従来公知の方法を用いることができる。
得られたプリント配線板１１０にバンプ付き半導体素子１２０を実装する（図１４（ｄ）参照）。次いで、アンダーフィル材１３０をバンプ付き半導体素子１２０と、プリント配線板１１０の間に含浸させる（図１４（ｅ）参照）。
次いで、半導体素子１２０を覆うように封止材１４０で封止する（図１４（ｆ）参照）。その後、封止材１４０に炭酸ガスレーザーを用いて封止開口１４１を設ける（図１４（ｇ）参照）。次いで、封止開口１４１にはんだや金属材料である接続材料１４２を供給し、下段半導体パッケージ１００Ａを作製する（図１４（ｈ）参照）。
次いで、半導体素子１２０を覆うように封止材１４０で封止する（図１４（ｆ）参照）。その後、封止材１４０に炭酸ガスレーザーを用いて封止開口１４１を設ける（図１４（ｇ）参照）。次いで、封止開口１４１にはんだや金属材料である接続材料１４２を供給し、下段半導体パッケージ１００Ａを作製する（図１４（ｈ）参照）。
下段半導体パッケージ１００Ａは、封止開口１４１が形成されているため、上段半導体パッケージを下段半導体パッケージに載せて電気的に接続することができる。しかしながら、本製造方法は工程が複雑で、多くの構成材料が必要であった。また、レーザー等の設備導入が必要であり、レーザーによって開口するため残渣が残りやすかった。さらに、上段半導体パッケージと接続する際に酸化物を除去するが、多量のフラックス材や活性の強いフラックス材が必要となり、その量や種類が適切でないと接続不良を生じ易い等の問題があり改善の余地があった。
本発明は、上記課題に鑑みてなされたものであり、微細化及び高密度化の要求が高い三次元対応の半導体装置を効率よく、低コストに製造するための製造方法を提供することを目的とする。
本発明者らは、鋭意検討した結果、極薄金属箔を有するピーラブル金属箔を固定部材として利用して上段半導体パッケージと電気的に接続するための導体（金属めっき部）を形成し、その後、固定部材を剥離して、極薄金属箔を配線パターンとして利用することにより、下段半導体パッケージを充分に効率的に形成できることを見出し、本発明を完成させた。
本発明によれば、以下の半導体装置の製造方法が提供される。
１．下記工程（Ｉ）〜（Ｖ）を有する半導体装置の製造方法。
（Ｉ）ピーラブル金属箔の極薄金属箔上に、接着材料を介して、半導体素子を固定する工程
（II）封止材料で半導体素子を封止する工程
（III）極薄金属箔の裏面を露出させる工程
（IV）極薄金属箔を加工して配線パターンを形成する工程
（Ｖ）配線パターン上に再配線絶縁層を形成する工程
２．前記工程（II）の後、かつ、前記工程（III）の前に、下記工程（IIａ）及び（IIb)を有する１に記載の半導体装置の製造方法。
（IIａ）前記工程（II)で形成した封止部の少なくとも一部に、前記極薄金属箔に至る開口部を形成する工程
（IIｂ）前記開口部に電解めっきにより金属めっき部を形成する工程
３．前記ピーラブル金属箔が、ガラスクロスと樹脂を含むコア基材と、金属箔と、極薄金属箔をこの順に有する１又は２に記載の半導体装置の製造方法。
４．前記極薄金属箔の厚みが０．５μｍ〜１２μｍである１〜３のいずれか一項に記載の半導体装置の製造方法。
５．前記極薄金属箔の材質が銅である１〜４のいずれか一項に記載の半導体装置の製造方法。
６．前記コア基材の厚みが０．２ｍｍ〜２．０ｍｍである３〜５のいずれか一項に記載の半導体装置の製造方法。
７．前記コア基材の室温から１５０℃までの平均熱膨張係数が１×１０−６／℃〜１５×１０−６／℃である３〜６のいずれか一項に記載の半導体装置の製造方法。
８．前記コア基材の室温弾性率が２０ＧＰａ〜４０ＧＰａである３〜７のいずれか一項に記載の半導体装置の製造方法。
本発明によれば、以下の半導体装置の製造方法が提供される。
１．下記工程（Ｉ）〜（Ｖ）を有する半導体装置の製造方法。
（Ｉ）ピーラブル金属箔の極薄金属箔上に、接着材料を介して、半導体素子を固定する工程
（II）封止材料で半導体素子を封止する工程
（III）極薄金属箔の裏面を露出させる工程
（IV）極薄金属箔を加工して配線パターンを形成する工程
（Ｖ）配線パターン上に再配線絶縁層を形成する工程
２．前記工程（II）の後、かつ、前記工程（III）の前に、下記工程（IIａ）及び（IIb)を有する１に記載の半導体装置の製造方法。
（IIａ）前記工程（II)で形成した封止部の少なくとも一部に、前記極薄金属箔に至る開口部を形成する工程
（IIｂ）前記開口部に電解めっきにより金属めっき部を形成する工程
３．前記ピーラブル金属箔が、ガラスクロスと樹脂を含むコア基材と、金属箔と、極薄金属箔をこの順に有する１又は２に記載の半導体装置の製造方法。
４．前記極薄金属箔の厚みが０．５μｍ〜１２μｍである１〜３のいずれか一項に記載の半導体装置の製造方法。
５．前記極薄金属箔の材質が銅である１〜４のいずれか一項に記載の半導体装置の製造方法。
６．前記コア基材の厚みが０．２ｍｍ〜２．０ｍｍである３〜５のいずれか一項に記載の半導体装置の製造方法。
７．前記コア基材の室温から１５０℃までの平均熱膨張係数が１×１０−６／℃〜１５×１０−６／℃である３〜６のいずれか一項に記載の半導体装置の製造方法。
８．前記コア基材の室温弾性率が２０ＧＰａ〜４０ＧＰａである３〜７のいずれか一項に記載の半導体装置の製造方法。
本発明によれば、微細化や高密度化の要求が高い三次元対応の半導体装置を効率的に製造できる。
本発明の半導体装置の製造方法は、下記工程（Ｉ）〜（Ｖ）を有する。
（Ｉ）ピーラブル金属箔の極薄金属箔上に、接着材料を介して、半導体素子を固定する工程
（II）封止材料で半導体素子を封止する工程
（III）極薄金属箔の裏面を露出させる工程
（IV）極薄金属箔を用いて配線パターンを形成する工程
（Ｖ）配線パターン上に再配線絶縁層を形成する工程
以下、図面を参照しながら本発明の一実施形態について詳細に説明する。なお、以下の説明では、同一又は相当部分には同一符号を付し、重複する説明は省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。また、図面の寸法比率は図示の比率に限られるものではない。
また、説明の都合上、図面では個片化後の１つの半導体素子を図示しているが、個片化前の状態（複数の半導体素子が１枚のシリコンウエハに形成されている状態）についても本発明は適用できる。
（Ｉ）ピーラブル金属箔の極薄金属箔上に、接着材料を介して、半導体素子を固定する工程
（II）封止材料で半導体素子を封止する工程
（III）極薄金属箔の裏面を露出させる工程
（IV）極薄金属箔を用いて配線パターンを形成する工程
（Ｖ）配線パターン上に再配線絶縁層を形成する工程
以下、図面を参照しながら本発明の一実施形態について詳細に説明する。なお、以下の説明では、同一又は相当部分には同一符号を付し、重複する説明は省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。また、図面の寸法比率は図示の比率に限られるものではない。
また、説明の都合上、図面では個片化後の１つの半導体素子を図示しているが、個片化前の状態（複数の半導体素子が１枚のシリコンウエハに形成されている状態）についても本発明は適用できる。
・工程（Ｉ）
本工程では、ピーラブル金属箔の極薄金属箔上に、接着材料を介して、半導体素子を固定する。
図１は、ピーラブル金属箔の一例の概略断面図である。
ピーラブル金属箔１は、キャリア金属箔３と、離型層（剥離層）４と、極薄金属箔５から構成される。キャリア金属箔３の厚みは、極薄金属箔の厚みより厚ければ特に制限はないが、１０〜３０μｍであることが好ましく、１０〜２０μｍであることがより好ましい。キャリア金属箔３は単層であってもよく、また、基材に金属箔を積層した積層体でもよい。
図２は、本実施形態で使用するピーラブル金属箔の概略断面図である。
固定部材としてのピーラブル金属箔１’は、例えば、コア基材１１の両面に銅箔１２を有し、銅箔１２の一面上に離型層（図示せず）を介して極薄金属箔１３を有する。
本工程では、ピーラブル金属箔の極薄金属箔上に、接着材料を介して、半導体素子を固定する。
図１は、ピーラブル金属箔の一例の概略断面図である。
ピーラブル金属箔１は、キャリア金属箔３と、離型層（剥離層）４と、極薄金属箔５から構成される。キャリア金属箔３の厚みは、極薄金属箔の厚みより厚ければ特に制限はないが、１０〜３０μｍであることが好ましく、１０〜２０μｍであることがより好ましい。キャリア金属箔３は単層であってもよく、また、基材に金属箔を積層した積層体でもよい。
図２は、本実施形態で使用するピーラブル金属箔の概略断面図である。
固定部材としてのピーラブル金属箔１’は、例えば、コア基材１１の両面に銅箔１２を有し、銅箔１２の一面上に離型層（図示せず）を介して極薄金属箔１３を有する。
コア基材１１は、極薄金属箔１３の支持体であり、また、ピーラブル金属箔１’に必要な剛性を有する層である。
コア基材は、特に限定されるものではないが、ガラスクロスと樹脂を含む基板（ガラスクロスに樹脂を含浸させたガラスクロス入り基板等）、シリコンウエハ、ガラス、ステンレス（ＳＵＳ）板等の高剛性材料が好ましい。
コア基材は、特に限定されるものではないが、ガラスクロスと樹脂を含む基板（ガラスクロスに樹脂を含浸させたガラスクロス入り基板等）、シリコンウエハ、ガラス、ステンレス（ＳＵＳ）板等の高剛性材料が好ましい。
コア基材の厚みは０．２ｍｍ〜２．０ｍｍであることが好ましい。この範囲であればハンドリング性がよく、また、材料費も抑制できる。コア基材の厚みは０．３ｍｍ〜１．０ｍｍであることがより好ましく、特に、０．４ｍｍ〜０．７ｍｍであることが好ましい。
コア基材の室温から１５０℃までの平均熱膨張係数は１×１０−６／℃〜１５×１０−６／℃であることが好ましい。平均熱膨張係数は２×１０−６／℃〜１０×１０−６／℃であることがより好ましく、３×１０−６／℃〜５×１０−６／℃であることがさらに好ましい。この範囲であれば、半導体素子（チップ）を固定部材に固定した後の反りの発生を抑制しやすく、また、材料費も抑制できる。なお、コア基材の平均熱膨張係数は、一般的な熱分析装置で測定することができる。
コア基材の室温弾性率は２０ＧＰａ〜４０ＧＰａであることが好ましい。この範囲であれば、半導体素子を固定部材に固定した後の反りの発生を抑制しやすく、また、コア基材の作製が容易である。なお、コア基材の室温弾性率は、２５℃で、一般的なマイクロフォース精密試験装置で測定することができる。
銅箔１２の厚みは、極薄金属箔の厚みより厚ければ特に制限はないが、１０〜３０μｍであることが好ましく、１０〜２０μｍであることがより好ましい。
この範囲であれば、材料費も抑制できる。
この範囲であれば、材料費も抑制できる。
極薄金属箔１３は、後の工程で銅箔１２から剥離し、配線パターンとなる導電層である。
極薄金属箔の厚みは、キャリア金属箔の厚みより薄ければ特に制限はないが、０．５μｍ〜１２μｍであることが好ましく、１〜９μｍであることがより好ましく、２〜５μｍであることがさらに好ましい。この範囲であれば、極薄金属箔の作製が容易であり、配線パターン形成時の微細加工性が高い。極薄金属箔の材質は、特に制限は無いが、配線材料として一般的な銅が好ましい。
極薄金属箔の厚みは、キャリア金属箔の厚みより薄ければ特に制限はないが、０．５μｍ〜１２μｍであることが好ましく、１〜９μｍであることがより好ましく、２〜５μｍであることがさらに好ましい。この範囲であれば、極薄金属箔の作製が容易であり、配線パターン形成時の微細加工性が高い。極薄金属箔の材質は、特に制限は無いが、配線材料として一般的な銅が好ましい。
上記ピーラブル金属箔（固定部材）は、例えば、ＭＣＬＥ−７０５（ＬＨ）Ｎ３ＤＸ）、ＭＣＬＥ−７００（ＬＨ）Ｎ３ＤＸ）（いずれも、日立化成株式会社製、製品名）として入手可能である。
図３は、本実施形態で使用する半導体素子の概略断面図である。半導体素子２は、ピーラブル金属箔（固定部材）１’と半導体素子本体１４の接続面側に、接着材料であるアンダーフィルフィルム１７を有し、半導体素子本体１４の接続端子部に形成されたアンダーフィルフィルム１７の開口部に金属ポスト１５及びはんだ１６を具備している。
半導体素子本体１４としては、例えば、マイクロプロセッサ、ロジックＬＳＩ等のロジック系半導体素子が挙げられる。
アンダーフィルフィルム１７は、半導体素子本体１４をピーラブル金属箔の極薄金属箔１３上に固定するものである。
アンダーフィルフィルム１７は、熱硬化性樹脂、熱可塑性樹脂、又は感光性樹脂等が使用できる。はんだ１６と極薄金属箔１３の間における樹脂の噛み込みが少ないという観点から、感光性樹脂が好ましい。
アンダーフィルフィルム１７は、予め個片化前のウエハ状の半導体素子本体１４の接続面側にラミネート等で貼り付けることが好ましい。
アンダーフィルフィルム１７は、熱硬化性樹脂、熱可塑性樹脂、又は感光性樹脂等が使用できる。はんだ１６と極薄金属箔１３の間における樹脂の噛み込みが少ないという観点から、感光性樹脂が好ましい。
アンダーフィルフィルム１７は、予め個片化前のウエハ状の半導体素子本体１４の接続面側にラミネート等で貼り付けることが好ましい。
以下、一例としてアンダーフィルフィルム１７が感光性樹脂の場合について説明する。フィルム状に成形した感光性樹脂を半導体素子本体１４の接続面側にラミネート等で貼り付ける。次いで、金属ポスト１５及びはんだ１６（金属ポスト１５及びはんだ１６を纏めて電極部という。）がある部分の感光性樹脂を開口して電極部を露出させる。感光性樹脂の開口は、露光及び現像処理によって形成することができる。
露光処理では、マスクパターンを通して活性光線を照射することにより、アンダーフィルフィルム１７の所定部分を露光し、光硬化させる。
この際に用いる活性光線の光源としては、公知の光源を用いることができる。例えば、カーボンアーク灯、水銀蒸気アーク灯、超高圧水銀灯、高圧水銀灯、キセノンランプ等の紫外線を有効に放射するものを使用できる。また、直接描画方式のダイレクトレーザ露光を用いてもよい。
この際に用いる活性光線の光源としては、公知の光源を用いることができる。例えば、カーボンアーク灯、水銀蒸気アーク灯、超高圧水銀灯、高圧水銀灯、キセノンランプ等の紫外線を有効に放射するものを使用できる。また、直接描画方式のダイレクトレーザ露光を用いてもよい。
露光量は使用する装置や感光性樹脂組成物の組成によって異なるが、１０ｍＪ／ｃｍ２〜７００ｍＪ／ｃｍ２が好ましい。この範囲であれば、開口形状を安定して得ることが容易となる。露光量は２０ｍＪ／ｃｍ２〜６００ｍＪ／ｃｍ２がより好ましい。
次いで、現像処理により露光部以外の部分（未露光部）を除去することで、感光性樹脂を開口して電極部を露出させる。
現像処理に用いる現像液としては、例えば、２０℃〜５０℃の水酸化テトラメチルアンモニウム（ＴＭＡＨ）の希薄溶液（１〜５質量％水溶液）等のアルカリ現像液が挙げられる。現像処理としては、スプレー、揺動浸漬、ブラッシング、スクラッピング等の公知の方法が適用できる。
現像処理に用いる現像液としては、例えば、２０℃〜５０℃の水酸化テトラメチルアンモニウム（ＴＭＡＨ）の希薄溶液（１〜５質量％水溶液）等のアルカリ現像液が挙げられる。現像処理としては、スプレー、揺動浸漬、ブラッシング、スクラッピング等の公知の方法が適用できる。
アンダーフィルフィルムの厚みは１０μｍ〜５０μｍであることが好ましい。この範囲であればフィルムの作製が容易であり、また、半導体装置の薄型化が達成できる。
アンダーフィルフィルムの室温から１５０℃までの平均熱膨張係数は、２５×１０−６／℃〜１００×１０−６／℃であることが好ましい。平均熱膨張係数が２５×１０−６／℃以上であれば、フィラーを増量する必要がなく、アンダーフィルフィルムの解像性が低下することを抑制できる。一方、１００×１０−６／℃以下であれば、弾性率が十分であり、熱衝撃性も高い傾向がある。同様な理由から、アンダーフィルフィルムの室温弾性率は１ＧＰａ〜１０ＧＰａであることが好ましい。
上述した固定部材１上に、アンダーフィルフィルム１７を介して、半導体素子２を固定する。
図４は、ピーラブル金属箔の極薄金属箔上に、半導体素子を固定した状態を示す概略断面図である。
図４は、ピーラブル金属箔の極薄金属箔上に、半導体素子を固定した状態を示す概略断面図である。
半導体素子２の固定には、フリップチップボンダー等の実装機を用いることが好ましい。ＴＣＢ（Ｔｈｅｒｍａｌ Ｃｏｍｐｒｅｓｓｉｏｎ Ｂｏｎｄｉｎｇ）方式により、アンダーフィルフィルム１７を極薄金属箔１３に固定し、さらにはんだ１６を溶融させて極薄金属箔１３と電気的に接続してもよい。
また、ＴＣＢにより、アンダーフィルフィルム１７を極薄金属箔１３に固定して、その後、リフローによって、はんだ１６を溶融させて極薄金属箔１３と電気的に接続してもよい。
その後、１５０℃前後で１時間程度、アンダーフィルフィルム１７の熱硬化を行ってもよい。また、後述する工程（II）の封止と併せて熱硬化を実施してもよい。
また、ＴＣＢにより、アンダーフィルフィルム１７を極薄金属箔１３に固定して、その後、リフローによって、はんだ１６を溶融させて極薄金属箔１３と電気的に接続してもよい。
その後、１５０℃前後で１時間程度、アンダーフィルフィルム１７の熱硬化を行ってもよい。また、後述する工程（II）の封止と併せて熱硬化を実施してもよい。
・工程（II）
本工程では、封止材料で半導体素子を封止する。
図５は、半導体素子を封止材料にて封止した状態を示す概略断面図である。本実施形態では、封止フィルムを用いて半導体素子２を覆うように封止部１８を形成する。封止には、熱硬化性樹脂、熱可塑性樹脂又は感光性樹脂が使用できる。微細な開口部を設けることができるため、感光性樹脂からなる封止フィルムを使用することが好ましい。
封止フィルムによる封止部１８の形成には、ラミネート方式やコンプレッション方式等、公知の方法が採用できる。
本工程では、封止材料で半導体素子を封止する。
図５は、半導体素子を封止材料にて封止した状態を示す概略断面図である。本実施形態では、封止フィルムを用いて半導体素子２を覆うように封止部１８を形成する。封止には、熱硬化性樹脂、熱可塑性樹脂又は感光性樹脂が使用できる。微細な開口部を設けることができるため、感光性樹脂からなる封止フィルムを使用することが好ましい。
封止フィルムによる封止部１８の形成には、ラミネート方式やコンプレッション方式等、公知の方法が採用できる。
封止フィルムの厚みは５０μｍ〜３００μｍであることが好ましい。５０μｍ以上であれば厚さが充分であるため半導体素子２を封止することが容易である。一方、３００μｍ以下であれば封止部１８に微細な開口部１８ａを容易に形成できる。
封止フィルムの室温から１５０℃までの平均熱膨張係数は、２５×１０−６／℃〜１００×１０−６／℃であることが好ましい。２５×１０−６／℃以上であれば、フィラーを増量する必要がなく、封止フィルムの解像性が低下することを抑制できる。一方、１００×１０−６／℃以下であれば得られる半導体装置（パッケージ）の反りを抑制できる。
同様な理由から、封止フィルムの室温弾性率は１ＧＰａ〜１０ＧＰａであることが好ましい。
同様な理由から、封止フィルムの室温弾性率は１ＧＰａ〜１０ＧＰａであることが好ましい。
本実施形態では、上記工程（II)の後に、工程（II)で形成した封止部１８の少なくとも一部に、極薄金属箔１３に至る開口部１８ａを形成する工程（IIａ）と、開口部１８ａに電解めっきにより金属めっき部１９を形成する工程（IIｂ）を実施することが好ましい。
図６は、封止部に開口部を形成した状態を示す概略断面図であり、図７は、該開口部に金属めっき部を形成した状態を示す概略断面図である。
図６は、封止部に開口部を形成した状態を示す概略断面図であり、図７は、該開口部に金属めっき部を形成した状態を示す概略断面図である。
封止部１８に、感光性樹脂からなる封止フィルムを用いた場合、開口部１８ａは露光、現像処理によって形成できる。露光処理については、マスクパターンを通して活性光線を照射することにより、封止部１８の所定部分を露光し、光硬化させる。
活性光線の光源としては、上述したアンダーフィルフィルムの形成と同様に公知の光源を用いることができる。露光量もアンダーフィルフィルムと同様である。
活性光線の光源としては、上述したアンダーフィルフィルムの形成と同様に公知の光源を用いることができる。露光量もアンダーフィルフィルムと同様である。
次いで、現像により露光部以外の部分（未露光部）を除去することで、極薄金属箔１３まで到達する開口部１８ａを形成する。現像処理に用いる現像液としては、例えば、２０℃〜５０℃の炭酸ナトリウムの希薄溶液（１〜５質量％水溶液）等のアルカリ現像液が用いられる。現像処理としては、スプレー、揺動浸漬、ブラッシング及びスクラッピング等の公知の方法が適用できる。これにより所定の開口部１８ａが形成される。
開口部１８ａを設けた後、１５０℃前後で１時間程度、封止部１８を熱硬化処理してもよい。
開口部１８ａを設けた後、１５０℃前後で１時間程度、封止部１８を熱硬化処理してもよい。
次いで、開口部１８ａに金属めっき部１９を形成する（図７参照）。金属めっき部１９を形成する前に極薄金属箔１３上の酸化膜や残渣を除去する目的で、酸洗処理やプラズマ処理を施してもよい。
金属めっき部は電解めっき法により形成することが好ましい。これにより、本半導体装置上にＤＲＡＭ等の半導体装置を搭載することが容易となる。
金属めっきとしては、銅が好ましい。
金属めっき部は電解めっき法により形成することが好ましい。これにより、本半導体装置上にＤＲＡＭ等の半導体装置を搭載することが容易となる。
金属めっきとしては、銅が好ましい。
・工程（III）
本工程では、極薄金属箔の裏面を露出させる。
図８は、極薄金属箔の裏面を露出させた状態を示す概略断面図である。極薄金属箔１３の裏面（極薄金属箔１３の半導体素子２を実装していない面）１３ａは、銅箔１２から極薄金属箔１３を剥離することにより露出できる。
剥離方法については特に制限はない。例えば、封止部１８の面を真空吸着して極薄金属箔１３からコア基材１１と銅箔１２を同時に剥離させる方法がある。なお、封止部１８の面に仮固定材を介してシリコンウエハ、ガラスフィルム、ＳＵＳ板、又はコア基材等の固定板を貼り付け、その後、極薄金属箔３を機械剥離してもよい。固定板は、半導体装置毎に個片化されるまで貼り付けたままとしてもよい。固定板を貼り付けることで、再配線絶縁層形成やはんだボール搭載時のハンドリング性が向上するため、特に半導体装置が薄い場合に有効である。
本工程では、極薄金属箔の裏面を露出させる。
図８は、極薄金属箔の裏面を露出させた状態を示す概略断面図である。極薄金属箔１３の裏面（極薄金属箔１３の半導体素子２を実装していない面）１３ａは、銅箔１２から極薄金属箔１３を剥離することにより露出できる。
剥離方法については特に制限はない。例えば、封止部１８の面を真空吸着して極薄金属箔１３からコア基材１１と銅箔１２を同時に剥離させる方法がある。なお、封止部１８の面に仮固定材を介してシリコンウエハ、ガラスフィルム、ＳＵＳ板、又はコア基材等の固定板を貼り付け、その後、極薄金属箔３を機械剥離してもよい。固定板は、半導体装置毎に個片化されるまで貼り付けたままとしてもよい。固定板を貼り付けることで、再配線絶縁層形成やはんだボール搭載時のハンドリング性が向上するため、特に半導体装置が薄い場合に有効である。
・工程（IV）
本工程では、極薄金属箔を加工して配線パターンを形成する。
配線パターンを形成する方法としては、例えば、レジスト材を使用したエッチング法が挙げられる。
図９は、極薄金属箔の下面にドライフィルムレジストのパターン硬化膜を形成した状態を示す概略断面図である。本実施形態では、極薄金属箔の裏面１３ａに、ドライフィルムレジストのパターン硬化膜２１を形成する。
ドライフィルムレジストは、液状でもフィルム状でもよい。液状の場合は、印刷やスピンコータにより硬化膜を形成できる。フィルム状の場合はラミネートによって形成できる。
次いで、マスクパターンを通して活性光線を照射することにより、ドライフィルムレジストの所定部分を露光し、光硬化させる。次いで、現像により露光部以外を除去することで、ドライフィルムレジストのパターン硬化膜２１を形成する。
本工程では、極薄金属箔を加工して配線パターンを形成する。
配線パターンを形成する方法としては、例えば、レジスト材を使用したエッチング法が挙げられる。
図９は、極薄金属箔の下面にドライフィルムレジストのパターン硬化膜を形成した状態を示す概略断面図である。本実施形態では、極薄金属箔の裏面１３ａに、ドライフィルムレジストのパターン硬化膜２１を形成する。
ドライフィルムレジストは、液状でもフィルム状でもよい。液状の場合は、印刷やスピンコータにより硬化膜を形成できる。フィルム状の場合はラミネートによって形成できる。
次いで、マスクパターンを通して活性光線を照射することにより、ドライフィルムレジストの所定部分を露光し、光硬化させる。次いで、現像により露光部以外を除去することで、ドライフィルムレジストのパターン硬化膜２１を形成する。
次いで、エッチングにより極薄金属箔１３の一部を除去し、配線パターンを形成する。
図１０は、極薄金属箔の一部を除去した状態を示す概略断面図であり、図１１は、ドライフィルムレジストを除去し、極薄金属箔を使用した配線パターンを形成した状態を示す概略断面図である。
本実施形態で使用するエッチング液は、極薄金属箔の種類によって適宜選択すればよい。例えば、極薄金属箔が銅の場合、塩化鉄と塩酸の混合水溶液や、塩化銅と塩酸の混合水溶液が一般的に用いられる。エッチング法としては、スプレー、揺動浸漬、ブラッシング及びスクラッピング等の公知の方法が採用できる。これにより極薄金属箔を使用した配線パターン２２が形成される（図１０参照）。その後、パターン硬化膜２１は、剥離液等によって除去される（図１１参照）。
図１０は、極薄金属箔の一部を除去した状態を示す概略断面図であり、図１１は、ドライフィルムレジストを除去し、極薄金属箔を使用した配線パターンを形成した状態を示す概略断面図である。
本実施形態で使用するエッチング液は、極薄金属箔の種類によって適宜選択すればよい。例えば、極薄金属箔が銅の場合、塩化鉄と塩酸の混合水溶液や、塩化銅と塩酸の混合水溶液が一般的に用いられる。エッチング法としては、スプレー、揺動浸漬、ブラッシング及びスクラッピング等の公知の方法が採用できる。これにより極薄金属箔を使用した配線パターン２２が形成される（図１０参照）。その後、パターン硬化膜２１は、剥離液等によって除去される（図１１参照）。
・工程（Ｖ）
本工程では、極薄金属箔から得た配線パターン上に再配線絶縁層を形成する。
図１２は、配線パターン上に再配線絶縁層を形成した状態を示す概略断面図である。本工程で使用する再配線絶縁層２３の材料は、特に制限はなく、公知の感光性樹脂や熱硬化性樹脂を使用できる。また、液状でもフィルム状でもよい。
例えば、液状の感光性材料を用いる場合、スピンコータで所定の厚みに形成し、その後、露光、現像処理により所定のパターンを形成する。その後、窒素雰囲気で熱硬化させることで再配線絶縁層を形成できる。
本工程では、極薄金属箔から得た配線パターン上に再配線絶縁層を形成する。
図１２は、配線パターン上に再配線絶縁層を形成した状態を示す概略断面図である。本工程で使用する再配線絶縁層２３の材料は、特に制限はなく、公知の感光性樹脂や熱硬化性樹脂を使用できる。また、液状でもフィルム状でもよい。
例えば、液状の感光性材料を用いる場合、スピンコータで所定の厚みに形成し、その後、露光、現像処理により所定のパターンを形成する。その後、窒素雰囲気で熱硬化させることで再配線絶縁層を形成できる。
再配線絶縁層を形成した後、必要に応じて、公知の工程を実施してもよい。例えば、多層化が必要な場合は、以下の工程サイクルを繰り返せばよい。
無電解めっきやスパッタ処理等によりシード層を形成する（図示省略）。その後、配線形成用レジストを形成し、露光、現像処理によりパターンを形成する。次いで、電解めっきにより配線パターンを形成する（図示省略）。次いで、レジストを剥離し、シード層を除去する（図示省略）。その後、感光性材料で再配線絶縁層を形成する（図示省略）。
無電解めっきやスパッタ処理等によりシード層を形成する（図示省略）。その後、配線形成用レジストを形成し、露光、現像処理によりパターンを形成する。次いで、電解めっきにより配線パターンを形成する（図示省略）。次いで、レジストを剥離し、シード層を除去する（図示省略）。その後、感光性材料で再配線絶縁層を形成する（図示省略）。
無電解銅めっき法によりシード層を形成する場合、シード層の厚さは特に制限はないが、通常０．１μｍ〜１．０μｍが好ましい。配線パターンを形成する前にシード層を形成することにより、電解銅めっき法が可能となり、選択的に配線パターンを形成することができる。シード層の形成は無電解銅めっき法の他に、スパッタ法によっても形成できる。ターゲットは適宜選択できるが、ＴｉやＣｕが一般的である。
ＴｉやＣｕの厚みは特に制限はないが、Ｔｉの場合は、２０ｎｍ〜１００ｎｍ、Ｃｕの場合は、１００ｎｍ〜５００ｎｍ程度が好適である。最外層の電極には市販の無電解ニッケル／金めっき液等を用いてめっき処理を施すこともできる。
図１３は、配線パターン上にはんだボールを形成した状態を示す概略断面図である。配線パターン２２は外部接続端子として機能し、はんだボール２４を使用して外部の基板等に接続される。はんだボール２４の搭載は市販のＮ２リフロー装置等を用いて容易に行うことができる。以上により、半導体装置１００が作製できる。
本実施形態の製造方法は、微細化や多ピン化が必要とされる半導体装置において好適である。特に、ｅＷＬＢ（ｅｍｂｅｄｅｄ Ｗａｆｅｒ Ｌｅｖｅｌ Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）を三次元化する形態において好適である。
以上、本発明の一実施形態に係る半導体装置の製造方法について説明したが、本発明は必ずしも上述した実施形態に限定されるものではなく、その趣旨を逸脱しない範囲で適宜変更を行ってもよい。
実施例１〜３
（１）固定部材
図２に示す構造を有する固定部材（日立化成株式会社製 ＭＣＬＥ−７０５（ＬＨ））を使用した。なお、コア基材の厚さは０．４１ｍｍであった。
銅箔の厚さは両面ともに１８μｍである。極薄金属箔は銅からなり、厚さは実施例１が２μｍ（Ｎ２ＤＸ）、実施例２が３μｍ（Ｎ３ＤＸ）、実施例３が５μｍ（Ｎ５ＤＸ）である。なお、極薄銅箔は離型層（剥離層）を介して銅箔上に位置している。固定部材の大きさは１００ｍｍ×１００ｍｍとした。コア基材の平均熱膨張係数は５×１０−６／℃、室温（２５℃）の弾性率は３０ＧＰａであった。なお、平均熱膨張係数は熱分析システム(ＴＭＡ／ＳＳ６０００、セイコーインスツルメンツ社製)を用いて測定し、その曲線から２５℃〜１５０℃の範囲の平均熱膨張係数を算出した。
弾性率はマイクロフォース精密試験装置(モデル５５４８ インストロン社製)を用いてＪＩＳ−Ｋ−６９１１に準拠した３点支持型の曲げ試験を行い、弾性率を求めた。
（１）固定部材
図２に示す構造を有する固定部材（日立化成株式会社製 ＭＣＬＥ−７０５（ＬＨ））を使用した。なお、コア基材の厚さは０．４１ｍｍであった。
銅箔の厚さは両面ともに１８μｍである。極薄金属箔は銅からなり、厚さは実施例１が２μｍ（Ｎ２ＤＸ）、実施例２が３μｍ（Ｎ３ＤＸ）、実施例３が５μｍ（Ｎ５ＤＸ）である。なお、極薄銅箔は離型層（剥離層）を介して銅箔上に位置している。固定部材の大きさは１００ｍｍ×１００ｍｍとした。コア基材の平均熱膨張係数は５×１０−６／℃、室温（２５℃）の弾性率は３０ＧＰａであった。なお、平均熱膨張係数は熱分析システム(ＴＭＡ／ＳＳ６０００、セイコーインスツルメンツ社製)を用いて測定し、その曲線から２５℃〜１５０℃の範囲の平均熱膨張係数を算出した。
弾性率はマイクロフォース精密試験装置(モデル５５４８ インストロン社製)を用いてＪＩＳ−Ｋ−６９１１に準拠した３点支持型の曲げ試験を行い、弾性率を求めた。
（２）半導体素子
（ａ）半導体素子本体
８インチのシリコンウエハの半導体素子（株式会社ウォルツ ＷＡＬＴＳ−ＴＥＧ ＣＣ８０−０１０１ＪＹ＿（ＰＩ）＿ＭｏｄｅｌＩ）を使用した。バックグラインド加工により、ウエハ厚みを７０μｍに加工した。電極部として、高さ３０μｍの銅ポスト、及び銅ポスト上に高さ１５μｍのはんだ（Ｓｎ−３．０Ａｇ−０．５Ｃｕ）が形成されている（図３参照）。
（ａ）半導体素子本体
８インチのシリコンウエハの半導体素子（株式会社ウォルツ ＷＡＬＴＳ−ＴＥＧ ＣＣ８０−０１０１ＪＹ＿（ＰＩ）＿ＭｏｄｅｌＩ）を使用した。バックグラインド加工により、ウエハ厚みを７０μｍに加工した。電極部として、高さ３０μｍの銅ポスト、及び銅ポスト上に高さ１５μｍのはんだ（Ｓｎ−３．０Ａｇ−０．５Ｃｕ）が形成されている（図３参照）。
（ｂ）感光性アンダーフィルフィルムの作製
感光性アンダーフィルフィルムに使用する感光性樹脂として、アルカリ可溶性樹脂Ｐ−１、イソシアヌル酸ＥＯ変性ジ及びトリアクリレート（光架橋剤、東亜合成株式会社製、商品名「Ｍ−３１５」）をアルカリ可溶性樹脂１００質量部に対して８０質量部、ビス（２，４，６−トリメチルベンゾイル）−フェニルフォスフィンオキサイド（光重合開始剤、ＢＡＳＦ株式会社製、商品名「Ｉ−８１９」）を同じく３質量部、さらに熱硬化剤成分として、ビスフェノールＦ型ビスグリシジルエーテル（東都化成株式会社製、商品名「ＹＤＦ−８７０ＧＳ」）を同じく３０質量部になるように配合した。
感光性アンダーフィルフィルムに使用する感光性樹脂として、アルカリ可溶性樹脂Ｐ−１、イソシアヌル酸ＥＯ変性ジ及びトリアクリレート（光架橋剤、東亜合成株式会社製、商品名「Ｍ−３１５」）をアルカリ可溶性樹脂１００質量部に対して８０質量部、ビス（２，４，６−トリメチルベンゾイル）−フェニルフォスフィンオキサイド（光重合開始剤、ＢＡＳＦ株式会社製、商品名「Ｉ−８１９」）を同じく３質量部、さらに熱硬化剤成分として、ビスフェノールＦ型ビスグリシジルエーテル（東都化成株式会社製、商品名「ＹＤＦ−８７０ＧＳ」）を同じく３０質量部になるように配合した。
得られた感光性樹脂組成物を、乾燥後の膜厚が４０μｍとなるように基材（剥離剤処理ＰＥＴフィルム）上に塗布し、オーブン中にて８０℃で２０分間加熱し、続いて１２０℃で２０分間加熱して、基材上に感光性樹脂組成物からなるアンダーフィルフィルム（接着剤層）を形成した。
続いて、アンダーフィルフィルムの支持体と接している側とは反対側の表面上に、ポリエチレンフィルムを保護フィルムとして貼り合わせ、感光性アンダーフィルフィルムを得た。
続いて、アンダーフィルフィルムの支持体と接している側とは反対側の表面上に、ポリエチレンフィルムを保護フィルムとして貼り合わせ、感光性アンダーフィルフィルムを得た。
なお、アルカリ可溶性樹脂Ｐ−１は以下のようにして合成した。
撹拌機、温度計、窒素置換装置（窒素流入管）、及び水分受容器付きの還流冷却器を備えた３００ｍＬフラスコ内に、２，２−ビス（３−アミノ−４−ヒドロキシフェニル）ヘキサフルオロプロパン（セントラル硝子株式会社製、商品名「ＢＩＳ−ＡＰ−ＡＦ」、分子量３６６）を１４．６４ｇ（０．０４ｍｏｌ）、ポリオキシプロピレンジアミン（ＢＡＳＦ株式会社製、商品名「Ｄ−４００」、分子量４３３）を１７．３２ｇ（０．０４ｍｏｌ）、３，３’−（１，１，３，３，−テトラメチルジシロキサン−１，３−ジイル）ビスプロピルアミン（東レ・ダウコーニング株式会社製、商品名「ＢＹ１６−８７１ＥＧ」、分子量２４８．５）を２．４８５ｇ（０．０１ｍｏｌ）、ｍ−アミノフェノール２．１８３ｇ（０．０２ｍｏｌ）と、溶媒であるＮ−メチル−２−ピロリドン（以下「ＮＭＰ」と略す。）８０ｇを仕込み、撹拌して溶媒に溶解させた。
上記フラスコを氷浴中で冷却しながら、４，４’−オキシジフタル酸二無水物（以下「ＯＤＰＡ」と略す。）を３１ｇ（０．１ｍｏｌ）、フラスコ内の溶液に少量ずつ添加した。添加終了後、窒素ガスを吹き込みながら溶液を１８０℃に昇温させて５時間保温して、アルカリ可溶性樹脂であるポリイミド樹脂Ｐ−１を得た。
撹拌機、温度計、窒素置換装置（窒素流入管）、及び水分受容器付きの還流冷却器を備えた３００ｍＬフラスコ内に、２，２−ビス（３−アミノ−４−ヒドロキシフェニル）ヘキサフルオロプロパン（セントラル硝子株式会社製、商品名「ＢＩＳ−ＡＰ−ＡＦ」、分子量３６６）を１４．６４ｇ（０．０４ｍｏｌ）、ポリオキシプロピレンジアミン（ＢＡＳＦ株式会社製、商品名「Ｄ−４００」、分子量４３３）を１７．３２ｇ（０．０４ｍｏｌ）、３，３’−（１，１，３，３，−テトラメチルジシロキサン−１，３−ジイル）ビスプロピルアミン（東レ・ダウコーニング株式会社製、商品名「ＢＹ１６−８７１ＥＧ」、分子量２４８．５）を２．４８５ｇ（０．０１ｍｏｌ）、ｍ−アミノフェノール２．１８３ｇ（０．０２ｍｏｌ）と、溶媒であるＮ−メチル−２−ピロリドン（以下「ＮＭＰ」と略す。）８０ｇを仕込み、撹拌して溶媒に溶解させた。
上記フラスコを氷浴中で冷却しながら、４，４’−オキシジフタル酸二無水物（以下「ＯＤＰＡ」と略す。）を３１ｇ（０．１ｍｏｌ）、フラスコ内の溶液に少量ずつ添加した。添加終了後、窒素ガスを吹き込みながら溶液を１８０℃に昇温させて５時間保温して、アルカリ可溶性樹脂であるポリイミド樹脂Ｐ−１を得た。
（ｃ）半導体素子の感光性アンダーフィルフィルムの形成
半導体素子の電極部のある面（能動面）に感光性アンダーフィルフィルムを形成した。具体的に、上記（ｂ）で作製した感光性アンダーフィルフィルムの保護フィルムを剥がして、半導体素子の能動面にプレス式真空ラミネータ（株式会社名機製作所製、商品名「ＭＶＬＰ−５００」）を用いて積層した。プレス条件は、プレス熱板温度６０℃、真空引き時間３０秒、ラミネートプレス時間６０秒、気圧４ｋＰａ以下、圧着圧力０．５ＭＰａとした。
感光性アンダーフィルフィルム上の基材（ＰＥＴフィルム）に、パターンを形成したフォトツールを密着させ、露光機（株式会社オーク製作所製、商品名「ＥＸＭ‐１２０１」）を使用して、５００ｍＪ／ｃｍ２のエネルギー量で露光した。
次いで、８０℃、３０秒の熱処理を行い、感光性アンダーフィルフィルム上上のＰＥＴフィルムを剥離した。
次いで、３０℃の２．３８重量％ＴＭＡＨ水溶液で、９０秒の時間でスプレー現像を行い、感光性アンダーフィルフィルムを開口し、電極部を露出させた（図３参照）。次いで、純水洗浄した。
半導体素子の電極部のある面（能動面）に感光性アンダーフィルフィルムを形成した。具体的に、上記（ｂ）で作製した感光性アンダーフィルフィルムの保護フィルムを剥がして、半導体素子の能動面にプレス式真空ラミネータ（株式会社名機製作所製、商品名「ＭＶＬＰ−５００」）を用いて積層した。プレス条件は、プレス熱板温度６０℃、真空引き時間３０秒、ラミネートプレス時間６０秒、気圧４ｋＰａ以下、圧着圧力０．５ＭＰａとした。
感光性アンダーフィルフィルム上の基材（ＰＥＴフィルム）に、パターンを形成したフォトツールを密着させ、露光機（株式会社オーク製作所製、商品名「ＥＸＭ‐１２０１」）を使用して、５００ｍＪ／ｃｍ２のエネルギー量で露光した。
次いで、８０℃、３０秒の熱処理を行い、感光性アンダーフィルフィルム上上のＰＥＴフィルムを剥離した。
次いで、３０℃の２．３８重量％ＴＭＡＨ水溶液で、９０秒の時間でスプレー現像を行い、感光性アンダーフィルフィルムを開口し、電極部を露出させた（図３参照）。次いで、純水洗浄した。
（３）工程（Ｉ）：固定部材への半導体素子の固定
７．３ｍｍ×７．３ｍｍに個片化した半導体素子をアンダーフィルフィルム面がピーラブル銅箔に張り合わさるように固定（実装）した（図４参照）。半導体素子の固定にはフリップチップボンダーを用いた。ステージ設定温度を８０℃、フリップチップボンダーのヘッド温度を３５０℃、圧着時間を１０秒に設定して固定した。荷重は２００Ｎで行った。
７．３ｍｍ×７．３ｍｍに個片化した半導体素子をアンダーフィルフィルム面がピーラブル銅箔に張り合わさるように固定（実装）した（図４参照）。半導体素子の固定にはフリップチップボンダーを用いた。ステージ設定温度を８０℃、フリップチップボンダーのヘッド温度を３５０℃、圧着時間を１０秒に設定して固定した。荷重は２００Ｎで行った。
（４）工程（II）
（ａ）封止フィルムの作製
封止フィルムに使用する感光性樹脂組成物を調製した。具体的に、カルボキシル基を含有するアルカリ現像性樹脂として、酸変性したクレゾールノボラック型エポキシアクリレート（日本化薬株式会社製、商品名「ＣＣＲ−１２１９Ｈ」）を８２質量部、光開始剤成分として、２，４，６−トリメチルベンゾイル−ジフェニル−フォスフィンオキサイド（ＢＡＳＦ株式会社製、商品名「ダロキュアＴＰＯ」）を３.０質量部、エタノン,１−［９−エチル−６−（２−メチルベンゾイル）−９Ｈ−カルバゾール−３−イル］−,１−（ｏ−アセチルオキシム）（ＢＡＳＦ株式会社製、商品名「イルガキュアＯＸＥ−０２」）を０．１質量部、熱硬化剤成分として、ビフェノール型エポキシ樹脂（ジャパンエポキシレジン株式会社製、商品名「ＹＸ−４０００」）とビフェニルアラルキル型エポキシ樹脂を２：１の割合で合計２４質量部用いた。
無機フィラー成分としては、平均粒径が５００ｎｍ、シランカップリング処理したシリカフィラーを用いた。なお、無機フィラー成分は、樹脂分に対し、４０重量％になるように配合した。分散状態は、動的光散乱式ナノトラック粒度分布計「ＵＰＡ−ＥＸ１５０」（日機装株式会社製）、及びレーザー回折散乱式マイクロトラック粒度分布計「ＭＴ−３１００」（日機装株式会社製）を用いて測定し、最大粒径が５μｍ以下となっていることを確認した。
（ａ）封止フィルムの作製
封止フィルムに使用する感光性樹脂組成物を調製した。具体的に、カルボキシル基を含有するアルカリ現像性樹脂として、酸変性したクレゾールノボラック型エポキシアクリレート（日本化薬株式会社製、商品名「ＣＣＲ−１２１９Ｈ」）を８２質量部、光開始剤成分として、２，４，６−トリメチルベンゾイル−ジフェニル−フォスフィンオキサイド（ＢＡＳＦ株式会社製、商品名「ダロキュアＴＰＯ」）を３.０質量部、エタノン,１−［９−エチル−６−（２−メチルベンゾイル）−９Ｈ−カルバゾール−３−イル］−,１−（ｏ−アセチルオキシム）（ＢＡＳＦ株式会社製、商品名「イルガキュアＯＸＥ−０２」）を０．１質量部、熱硬化剤成分として、ビフェノール型エポキシ樹脂（ジャパンエポキシレジン株式会社製、商品名「ＹＸ−４０００」）とビフェニルアラルキル型エポキシ樹脂を２：１の割合で合計２４質量部用いた。
無機フィラー成分としては、平均粒径が５００ｎｍ、シランカップリング処理したシリカフィラーを用いた。なお、無機フィラー成分は、樹脂分に対し、４０重量％になるように配合した。分散状態は、動的光散乱式ナノトラック粒度分布計「ＵＰＡ−ＥＸ１５０」（日機装株式会社製）、及びレーザー回折散乱式マイクロトラック粒度分布計「ＭＴ−３１００」（日機装株式会社製）を用いて測定し、最大粒径が５μｍ以下となっていることを確認した。
得られた感光性樹脂組成物を支持体である１６μｍ厚のＰＥＴフィルム（帝人株式会社製、商品名「Ｇ２−１６」）上に均一に塗布することにより感光性樹脂組成物層を形成し、熱風対流式乾燥機を用いて１００℃で約１０分間乾燥した。感光性樹脂組成物層の乾燥後の膜厚は、１２０μｍであった。
続いて、感光性樹脂組成物層の支持体と接している側とは反対側の表面上に、ポリエチレンフィルム（タマポリ株式会社製、商品名「ＮＦ−１５」）を保護フィルムとして貼り合わせ、感光性樹脂組成物からなる封止フィルムを得た。
（ｂ）封止部の形成
上記（ａ）で作製した封止フィルムを用いて、半導体素子を封止した（図５参照）。具体的に、保護フィルムを剥離した封止フィルムを、固定部材上及び半導体素子上に載せ、プレス式真空ラミネータ（株式会社名機製作所製、商品名「ＭＶＬＰ−５００」）を用いて積層することにより封止した。プレス条件は、プレス熱板温度８０℃、真空引き時間２０秒、ラミネートプレス時間３０秒、気圧４ｋＰａ以下、圧着圧力０．５ＭＰａとした。
上記（ａ）で作製した封止フィルムを用いて、半導体素子を封止した（図５参照）。具体的に、保護フィルムを剥離した封止フィルムを、固定部材上及び半導体素子上に載せ、プレス式真空ラミネータ（株式会社名機製作所製、商品名「ＭＶＬＰ−５００」）を用いて積層することにより封止した。プレス条件は、プレス熱板温度８０℃、真空引き時間２０秒、ラミネートプレス時間３０秒、気圧４ｋＰａ以下、圧着圧力０．５ＭＰａとした。
（４）工程（IIａ）：開口部の形成
形成した封止部上の支持体（ＰＥＴフィルム）に、パターンを形成したフォトツールを密着させ、露光機（株式会社オーク製作所製、商品名「ＥＸＭ‐１２０１」）を使用して、５００ｍＪ／ｃｍ２のエネルギー量で露光を行った。次いで、常温で１時間静置した後、ＰＥＴフィルムを剥離し、３０℃の１重量％炭酸ナトリウム水溶液で、１８０秒の時間でスプレー現像を行い、封止部に開口部を設けた（図６参照）。続いて、紫外線照射装置（株式会社オーク製作所製）を使用して１．５Ｊ／ｃｍ２のエネルギー量で紫外線照射し、クリーンオーブンで１７５℃、２時間で熱硬化した。
形成した封止部上の支持体（ＰＥＴフィルム）に、パターンを形成したフォトツールを密着させ、露光機（株式会社オーク製作所製、商品名「ＥＸＭ‐１２０１」）を使用して、５００ｍＪ／ｃｍ２のエネルギー量で露光を行った。次いで、常温で１時間静置した後、ＰＥＴフィルムを剥離し、３０℃の１重量％炭酸ナトリウム水溶液で、１８０秒の時間でスプレー現像を行い、封止部に開口部を設けた（図６参照）。続いて、紫外線照射装置（株式会社オーク製作所製）を使用して１．５Ｊ／ｃｍ２のエネルギー量で紫外線照射し、クリーンオーブンで１７５℃、２時間で熱硬化した。
（５）工程（IIｂ）：開口部に金属めっき部を形成
上記工程（IIａ）で形成した封止部の開口部に、電解銅めっき法により金属材料（銅）を充填した（図７参照）。
上記工程（IIａ）で形成した封止部の開口部に、電解銅めっき法により金属材料（銅）を充填した（図７参照）。
（６）工程（III）：極薄金属箔の裏面を露出
封止面を真空吸着してコア基材及び銅箔を同時に機械剥離して極薄銅箔の裏面を露出させた（図８参照）。
封止面を真空吸着してコア基材及び銅箔を同時に機械剥離して極薄銅箔の裏面を露出させた（図８参照）。
（７）工程（IV）：極薄金属箔を用いた配線パターンの形成
（ａ）エッチング用ドライフィルムレジストの形成
ドライフィルムレジスト（日立化成株式会社製、商品名「Ｐｈｏｔｅｃ Ｈ−７０２５」）を用いて、ロールラミネーターにより、極薄金属箔上にラミネートした。次いで、パターンを形成したフォトツールを密着させ、露光機（株式会社オーク製作所製、商品名「ＥＸＭ‐１２０１」）を使用して、５０ｍＪ／ｃｍ２のエネルギー量で露光を行った。次いで、３０℃の１質量％炭酸ナトリウム水溶液で、９０秒間スプレー現像を行い、ドライフィルムレジストを開口させてパターン硬化膜を形成した（図９参照）。
（ａ）エッチング用ドライフィルムレジストの形成
ドライフィルムレジスト（日立化成株式会社製、商品名「Ｐｈｏｔｅｃ Ｈ−７０２５」）を用いて、ロールラミネーターにより、極薄金属箔上にラミネートした。次いで、パターンを形成したフォトツールを密着させ、露光機（株式会社オーク製作所製、商品名「ＥＸＭ‐１２０１」）を使用して、５０ｍＪ／ｃｍ２のエネルギー量で露光を行った。次いで、３０℃の１質量％炭酸ナトリウム水溶液で、９０秒間スプレー現像を行い、ドライフィルムレジストを開口させてパターン硬化膜を形成した（図９参照）。
（ｂ）配線パターンの形成
塩化第二鉄（３０重量％）の水溶液を用いて、スプレー方式により極薄金属箔をエッチングし、配線パターンを形成した（図１０参照）。
次いで、剥離液によってドライフィルムレジストを除去した（図１１参照）。
塩化第二鉄（３０重量％）の水溶液を用いて、スプレー方式により極薄金属箔をエッチングし、配線パターンを形成した（図１０参照）。
次いで、剥離液によってドライフィルムレジストを除去した（図１１参照）。
（８）工程（Ｖ）：再配線絶縁層の形成
極薄金属箔から形成した配線パターン上に再配線絶縁層を形成した（図１２参照）。具体的に、スピンコータで感光性再配線材料（日立化成株式会社製、商品名「ＡＨ−１１７０Ｔ」）を塗布し、露光、現像処理を行った。次いで、所定温度２００℃で窒素雰囲気（酸素濃度５０ｐｐｍ以下）下、１時間熱硬化した。
極薄金属箔から形成した配線パターン上に再配線絶縁層を形成した（図１２参照）。具体的に、スピンコータで感光性再配線材料（日立化成株式会社製、商品名「ＡＨ−１１７０Ｔ」）を塗布し、露光、現像処理を行った。次いで、所定温度２００℃で窒素雰囲気（酸素濃度５０ｐｐｍ以下）下、１時間熱硬化した。
次いで、スパッタ法により、Ｔｉを１００ｎｍ蒸着し、さらに連続してＣｕを３００ｎｍ蒸着し、シード層を形成した。
次いで、ドライフィルムレジスト（日立化成株式会社製、商品名「Ｐｈｏｔｅｃ ＲＹ−３５２５」）をロールラミネーターで貼着し、パターンを形成したフォトツールを密着させ、露光機（株式会社オーク製作所製、商品名「ＥＸＭ‐１２０１」）を使用して、１００ｍＪ／ｃｍ２のエネルギー量で露光を行った。次いで、３０℃の１重量％炭酸ナトリウム水溶液で、９０秒間スプレー現像を行い、ドライフィルムレジストを開口させた。
次いで、電解銅めっき法により、シード層上に、厚さ５μｍの銅めっきを形成した。次いで、剥離液により、ドライフィルムレジストを剥離した。次いでシード層をエッチング液より除去した。
次いで、スピンコータで再度、感光性再配線材料（日立化成株式会社製、商品名「ＡＨ−１１７０Ｔ」）を塗布し、露光・現像処理を行った。次いで、所定温度２００℃で窒素雰囲気（酸素濃度５０ｐｐｍ以下）下、１時間の熱硬化を行った（図示省略）。以上により、極薄金属箔から形成した配線パターン上にシード層（Ｔｉ／Ｃｕ）及び銅めっき層をこの順に形成した。
次いで、ドライフィルムレジスト（日立化成株式会社製、商品名「Ｐｈｏｔｅｃ ＲＹ−３５２５」）をロールラミネーターで貼着し、パターンを形成したフォトツールを密着させ、露光機（株式会社オーク製作所製、商品名「ＥＸＭ‐１２０１」）を使用して、１００ｍＪ／ｃｍ２のエネルギー量で露光を行った。次いで、３０℃の１重量％炭酸ナトリウム水溶液で、９０秒間スプレー現像を行い、ドライフィルムレジストを開口させた。
次いで、電解銅めっき法により、シード層上に、厚さ５μｍの銅めっきを形成した。次いで、剥離液により、ドライフィルムレジストを剥離した。次いでシード層をエッチング液より除去した。
次いで、スピンコータで再度、感光性再配線材料（日立化成株式会社製、商品名「ＡＨ−１１７０Ｔ」）を塗布し、露光・現像処理を行った。次いで、所定温度２００℃で窒素雰囲気（酸素濃度５０ｐｐｍ以下）下、１時間の熱硬化を行った（図示省略）。以上により、極薄金属箔から形成した配線パターン上にシード層（Ｔｉ／Ｃｕ）及び銅めっき層をこの順に形成した。
リフロー装置を用いて、窒素雰囲気（酸素濃度１００ｐｐｍ以下）ではんだボールを搭載し、最後に、ダイシングすることによって、パッケージサイズが１４ｍｍ×１４ｍｍの半導体装置を得た。
極薄金属箔をエッチングした後の配線パターン形成性について、以下の基準に基づいて評価した。
◎：配線パターン幅／配線パターン間のスペース幅が１０μｍ／１０μｍ以下のもの。
○：配線パターン幅／配線パターン間のスペース幅が１０μｍ／１０μｍより広く１５μｍ／１５μｍ以下のもの。
△：配線パターン幅／配線パターン間のスペース幅が１５μｍ／１５μｍより広く２０μｍ／２０μｍ以下のもの。
◎：配線パターン幅／配線パターン間のスペース幅が１０μｍ／１０μｍ以下のもの。
○：配線パターン幅／配線パターン間のスペース幅が１０μｍ／１０μｍより広く１５μｍ／１５μｍ以下のもの。
△：配線パターン幅／配線パターン間のスペース幅が１５μｍ／１５μｍより広く２０μｍ／２０μｍ以下のもの。
封止部の開口性について、以下の基準に基づいて評価した。
◎：開口部の開口径が８０μｍ以下のもの。
○：開口部の開口径が８０μｍより大きく１００μｍ以下のもの。
△：開口部の開口径が１００μｍより大きく１４０μｍ以下のもの。
◎：開口部の開口径が８０μｍ以下のもの。
○：開口部の開口径が８０μｍより大きく１００μｍ以下のもの。
△：開口部の開口径が１００μｍより大きく１４０μｍ以下のもの。
半導体素子の実装性については以下の基準に基づいて評価した。
○：はんだが極薄金属箔に濡れ広がり接続できたもの。
○：はんだが極薄金属箔に濡れ広がり接続できたもの。
表１に実施例１〜３で作製した半導体装置の仕様を示す。また、表２に評価結果を示す。
本発明の製造方法は、微細化や多ピン化が必要とされる半導体装置の製法として好適である。特に、ｅＷＬＢを三次元化する形態において好適である。本発明の製造方法は各種半導体装置、例えば、半導体パッケージ上に半導体パッケージを積み重ねる際の下段半導体パッケージの製造方法として好適である。
１、１’ ピーラブル金属箔（固定部材）
２ 半導体素子
３ キャリア金属箔
４ 離型層
５ 極薄金属箔
１１ コア基材
１２ 銅箔
１３ 極薄金属箔
１４ 半導体素子本体
１５ 金属ポスト
１６ はんだ
１７ アンダーフィルフィルム
１８ 封止部
１８ａ 開口部
１９ 金属めっき部
２１ パターン硬化膜
２２ 配線パターン
２３ 再配線絶縁層
２４ はんだボール
１００、１００Ａ 半導体パッケージ
１１１ コア基材
１１２ 配線パターン
１１３ 層間絶縁層
１１４ ビア
１１５ 配線パターン
１１６ ソルダーレジスト
１１０ 下段パッケージ用プリント配線板
１２０ バンプ付き半導体素子
１３０ アンダーフィル材
１４０ 封止材
１４１ 封止開口
１４２ 接続材料
２ 半導体素子
３ キャリア金属箔
４ 離型層
５ 極薄金属箔
１１ コア基材
１２ 銅箔
１３ 極薄金属箔
１４ 半導体素子本体
１５ 金属ポスト
１６ はんだ
１７ アンダーフィルフィルム
１８ 封止部
１８ａ 開口部
１９ 金属めっき部
２１ パターン硬化膜
２２ 配線パターン
２３ 再配線絶縁層
２４ はんだボール
１００、１００Ａ 半導体パッケージ
１１１ コア基材
１１２ 配線パターン
１１３ 層間絶縁層
１１４ ビア
１１５ 配線パターン
１１６ ソルダーレジスト
１１０ 下段パッケージ用プリント配線板
１２０ バンプ付き半導体素子
１３０ アンダーフィル材
１４０ 封止材
１４１ 封止開口
１４２ 接続材料
Claims (8)
- 下記工程（Ｉ）〜（Ｖ）を有する半導体装置の製造方法。
（Ｉ）ピーラブル金属箔の極薄金属箔上に、接着材料を介して、半導体素子を固定する工程
（II）封止材料で半導体素子を封止する工程
（III）極薄金属箔の裏面を露出させる工程
（IV）極薄金属箔を加工して配線パターンを形成する工程
（Ｖ）配線パターン上に再配線絶縁層を形成する工程 - 前記工程（II）の後、かつ、前記工程（III）の前に、下記工程（IIａ）及び（IIb)を有する請求項１に記載の半導体装置の製造方法。
（IIａ）前記工程（II)で形成した封止部の少なくとも一部に、前記極薄金属箔に至る開口部を形成する工程
（IIｂ）前記開口部に電解めっきにより金属めっき部を形成する工程 - 前記ピーラブル金属箔が、ガラスクロスと樹脂を含むコア基材と、金属箔と、極薄金属箔をこの順に有する請求項１又は２に記載の半導体装置の製造方法。
- 前記極薄金属箔の厚みが０．５μｍ〜１２μｍである請求項１〜３のいずれか一項に記載の半導体装置の製造方法。
- 前記極薄金属箔の材質が銅である請求項１〜４のいずれか一項に記載の半導体装置の製造方法。
- 前記コア基材の厚みが０．２ｍｍ〜２．０ｍｍである請求項３〜５のいずれか一項に記載の半導体装置の製造方法。
- 前記コア基材の室温から１５０℃までの平均熱膨張係数が１×１０−６／℃〜１５×１０−６／℃である請求項３〜６のいずれか一項に記載の半導体装置の製造方法。
- 前記コア基材の室温弾性率が２０ＧＰａ〜４０ＧＰａである請求項３〜７のいずれか一項に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015015340A JP2016139752A (ja) | 2015-01-29 | 2015-01-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015015340A JP2016139752A (ja) | 2015-01-29 | 2015-01-29 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2016139752A true JP2016139752A (ja) | 2016-08-04 |
Family
ID=56559371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015015340A Pending JP2016139752A (ja) | 2015-01-29 | 2015-01-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2016139752A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018074115A (ja) * | 2016-11-04 | 2018-05-10 | 日立化成株式会社 | 半導体用仮固定材及びそれを用いた半導体装置の製造方法。 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005217225A (ja) * | 2004-01-30 | 2005-08-11 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2011523213A (ja) * | 2008-06-04 | 2011-08-04 | ナショナル セミコンダクタ コーポレイション | 薄箔を基礎とした半導体パッケージ |
| WO2011118572A1 (ja) * | 2010-03-23 | 2011-09-29 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP2013030593A (ja) * | 2011-07-28 | 2013-02-07 | J Devices:Kk | 半導体装置、該半導体装置を垂直に積層した半導体モジュール構造及びその製造方法 |
| JP2014110337A (ja) * | 2012-12-03 | 2014-06-12 | Fujitsu Ltd | 電子部品装置の製造方法、電子部品装置及び電子装置 |
| WO2014119178A1 (ja) * | 2013-01-30 | 2014-08-07 | 京セラ株式会社 | 実装構造体の製造方法 |
-
2015
- 2015-01-29 JP JP2015015340A patent/JP2016139752A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005217225A (ja) * | 2004-01-30 | 2005-08-11 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2011523213A (ja) * | 2008-06-04 | 2011-08-04 | ナショナル セミコンダクタ コーポレイション | 薄箔を基礎とした半導体パッケージ |
| WO2011118572A1 (ja) * | 2010-03-23 | 2011-09-29 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP2013030593A (ja) * | 2011-07-28 | 2013-02-07 | J Devices:Kk | 半導体装置、該半導体装置を垂直に積層した半導体モジュール構造及びその製造方法 |
| JP2014110337A (ja) * | 2012-12-03 | 2014-06-12 | Fujitsu Ltd | 電子部品装置の製造方法、電子部品装置及び電子装置 |
| WO2014119178A1 (ja) * | 2013-01-30 | 2014-08-07 | 京セラ株式会社 | 実装構造体の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018074115A (ja) * | 2016-11-04 | 2018-05-10 | 日立化成株式会社 | 半導体用仮固定材及びそれを用いた半導体装置の製造方法。 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6468017B2 (ja) | 半導体装置の製造方法 | |
| JP2013251368A (ja) | 半導体装置の製造方法及びそれに用いる熱硬化性樹脂組成物並びにそれにより得られる半導体装置 | |
| JP2014056924A (ja) | 半導体装置の製造方法及びそれに用いる熱硬化性樹脂組成物並びにそれらにより得られる半導体装置 | |
| US11979990B2 (en) | Wiring board and method for manufacturing the same | |
| WO2018139407A1 (ja) | 半導体装置の製造方法、モールドアンダーフィル用感光性樹脂組成物及び半導体装置 | |
| JP2016213315A (ja) | 半導体装置の製造方法、及び半導体装置 | |
| JP2002043467A (ja) | 半導体パッケージ用基板とその製造方法およびその基板を用いた半導体パッケージ並びに半導体パッケージの製造方法 | |
| JP2016139754A (ja) | 半導体装置の製造方法 | |
| JP7326761B2 (ja) | 配線基板の製造方法 | |
| JP7459892B2 (ja) | 配線層及びこれを備えるパネル | |
| JP2016139752A (ja) | 半導体装置の製造方法 | |
| JP6511830B2 (ja) | 半導体装置の製造方法 | |
| JP6627390B2 (ja) | 感光性封止樹脂組成物、それを用いた半導体装置の製造方法及び半導体装置 | |
| JP6384118B2 (ja) | 半導体装置の製造方法、半導体装置及び半導体装置製造用部材 | |
| JP2016025217A (ja) | プリント配線板及びその製造方法並びに熱硬化性樹脂組成物及び樹脂フィルム | |
| JP2016201414A (ja) | 半導体装置及びその製造方法 | |
| JP2018067659A (ja) | 半導体装置の製造方法 | |
| US20230253215A1 (en) | Method for producing circuit board | |
| JP2003174257A (ja) | 配線板及びその製造方法、半導体搭載用基板及びその製造方法、半導体パッケージ及びその製造方法 | |
| JP7263710B2 (ja) | 配線基板の製造方法 | |
| JP7439384B2 (ja) | 配線基板 | |
| JP2017069257A (ja) | 半導体装置の製造方法 | |
| JP2021129052A (ja) | 半導体装置の製造方法 | |
| JP2015215452A (ja) | ポジ型感光性樹脂組成物、接着シート、接着剤パターン、接着剤層付半導体ウェハ及び半導体装置 | |
| JP4513196B2 (ja) | 半導体装置の製造方法および半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20171204 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171214 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180813 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180828 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181015 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181218 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190215 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190709 |