JP4513196B2 - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置 Download PDF

Info

Publication number
JP4513196B2
JP4513196B2 JP2000300728A JP2000300728A JP4513196B2 JP 4513196 B2 JP4513196 B2 JP 4513196B2 JP 2000300728 A JP2000300728 A JP 2000300728A JP 2000300728 A JP2000300728 A JP 2000300728A JP 4513196 B2 JP4513196 B2 JP 4513196B2
Authority
JP
Japan
Prior art keywords
insulating resin
resin layer
opening
chip
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000300728A
Other languages
English (en)
Other versions
JP2002110855A (ja
Inventor
均 川口
宏之 沢井
高橋  豊誠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Priority to JP2000300728A priority Critical patent/JP4513196B2/ja
Publication of JP2002110855A publication Critical patent/JP2002110855A/ja
Application granted granted Critical
Publication of JP4513196B2 publication Critical patent/JP4513196B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体装置の小型化及び低コスト化に寄与する、ウェハーレベルのパッケージの製造方法に関するものである。
【0002】
【従来の技術】
近年の電子機器の高機能化並びに軽薄短小化の要求に伴い、電子部品の高密度集積化、さらには高密度実装化が進んできている。これらの電子機器に使用される半導体パッケージは、小型化かつ多ピン化してきており、また、半導体パッケージを含めた電子部品を実装する、実装用基板も小型化してきている。さらには電子機器への収納性を高めるため、リジット基板とフレキシブル基板を積層し一体化して、折り曲げを可能としたリジットフレックス基板が、実装用基板として使われるようになってきている。
【0003】
半導体パッケージはその小型化に伴って、従来のようなリードフレームを使用した形態のパッケージでは、小型化に限界がきているため、最近では回路基板上にチップを実装したものとして、BGA(Ball Grid Array)や、CSP(Chip Scale Package)と言った、エリア実装型の新しいパッケージ方式が提案されている。これらの半導体パッケージにおいて、半導体チップの電極と従来型半導体パッケージのリードフレームの機能を有する、半導体パッケージ用基板と呼ばれる、プラスチックやセラミックス等各種材料を使って構成される、サブストレートの端子との電気的接続方法として、ワイヤーボンディング方式やTAB(Tape Automated Bonding)方式、さらにはFC(Frip Chip)方式などが知られているが、最近では、半導体パッケージの小型化に有利なFC接続方式を用いた、BGAやCSPの構造が盛んに提案されている。しかし、これらのパッケージは半導体チップを個片化した後に、1つ1つパッケージング及びテストを実施しなくてはならず、コストを押し上げる要因となっていた。
【0004】
このため、半導体チップを個片化する前に、一括してパッケージング及びテストする方法が各社より提案されている。その中でも、ウェハー上に応力緩和機能を持つ絶縁層を樹脂により形成し、その上に設けたパッドとの間を、従来からある接合技術であるワイヤーボンディングを用いて接合する方法が、最も高い次元で信頼性とコストを両立させ得る手法であるとして注目を集めている。
【0005】
【発明が解決しようとする課題】
従来より提案されている様な、接着剤付き樹脂フィルム上に、半田ボールを搭載するためのパッド、チップとの接続のためのボンドフィンガー、および両者をつなぐための回路を、ウェハー上の各チップに対応して反復して形成し、チップと該回路との接続のためのワイヤーボンディング用の開口部を形成し、これをウェハーに貼り付ける方法では、上記構造を有する半導体装置を作ることは可能であるが、コストダウンのために有用なウェハーの大径化には、貼り付け位置精度の問題があり、歩留まり低下が予測されている。
【0006】
また、ルーター加工は加工コストが高く、プレス加工の場合は、チップデザインによりワイヤボンディングパッドの配置が変更された場合、その度に開口部形成用の打ち抜き金型を新調する必要があり、コストを押し上げる要因になると予測されている。
【0007】
また発明者らは、種々検討の結果、半導体ウェハー表面に直接、半田ボールを搭載するためのパッド、チップとの接続のためボンドフィンガー、および両者をつなぐための回路を、ウェハー上の各チップに対応して反復して形成し、ワイヤーボンディング用開口部も同様に、ウェハー上の各チップにあわせてネガ型もしくはポジ型感光システムを用いて、アルカリもしくは溶剤などの所定の現像液により、ウェハー上で形成することにより、歩留まり良く、所定位置に所定の開口部及び再配線用回路が形成でき、ウェハーが大径化した際にも対応が可能であり、チップデザインの変更による開口部形状の変更にも、簡単に対応することができる半導体装置の製造方法(特願2000−187937号)を提案したが、α線遮蔽や実装信頼性向上のために樹脂層厚を厚くする必要のある場合には、絶縁樹脂層の減膜が発生しやすいなどの問題点を有していた。
【0008】
そこで、本発明ではさらに検討を進めて、半導体ウェハー表面に直接2層の絶縁樹脂層を形成し、その上に再配線用回路を、ウェハー上の各チップに対応して反復して形成し、ワイヤーボンディング用開口部も同様に、ウェハー上の各チップに合わせて、ウェハーに接している第1層はスクリーン印刷により、第2層はネガ型もしくはポジ型感光システムを用いて、アルカリもしくは溶剤などの所定の現像液により、ウェハー上で形成することにより、歩留まり良く、所定位置に所定の開口部及び再配線用回路が形成でき、ウェハーが大径化した際にも対応が可能であり、チップデザインの変更による開口部形状の変更にも、簡単に対応することができ、さらに容易に絶縁層厚みを厚くすることができる半導体装置の製造方法を提供することを目指した。
【0009】
【課題を解決するための手段】
即ち本発明は、半導体チップの集合体である半導体ウェハー表面のワイヤーボンディング用の開口部となる部分を露出させるように第一の絶縁樹脂をスクリーン印刷により形成し、前記第一の絶縁樹脂層上に、感光性樹脂からなる第二の絶縁樹脂層が半導体ウェハー全面に形成され、前記第二の絶縁樹脂層上には、半田ボールを搭載するためのボンディングパッド、チップとの接続のためのボンドフィンガー、および両者をつなぐための回路からなる再配線用回路を、ウェハー上の各チップに対応して反復して形成した後、前記第二の絶縁樹脂層にワイヤーボンディング用の開口部を第一の絶縁樹脂層の開口部と同一部位に設け、この開口部を通して、チップ上に設けられたパッドとボンドフィンガーとを一括してワイヤボンドした後、ダイシングして、各チップを個片化することを特徴とし、また、前記第一の絶縁樹脂層の上に、その開口部であるウェハー露出部も覆うように、スクリーン印刷により第二の絶縁樹脂層を形成し、該第二の絶縁樹脂層上に半田ボールを搭載するためのボンディングパッド、チップとの接続のためのボンドフィンガー、および両者をつなぐための回路である再配線用回路を形成した後、第一の絶縁樹脂層の開口部と同一部位に、フォトリソグラフの手法により前記第二の絶縁樹脂層に開口部を設け、第一の絶縁樹脂層と第二の絶縁樹脂層を貫通する開口部を形成することを特徴とし、また、前記第一の絶縁樹脂層の上に、その開口部であるウェハー露出部も覆うように、液状樹脂をスピンコーターにて塗工することにより第二の絶縁樹脂層を形成し、該第二の絶縁樹脂層上に半田ボールを搭載するためのボンディングパッド、チップとの接続のためのボンドフィンガー、および両者をつなぐための回路である再配線用回路を形成した後、第一の絶縁樹脂層の開口部と同一部位に、フォトリソグラフの手法により第二の絶縁樹脂層に開口部を設け、第一の絶縁樹脂層と第二の絶縁樹脂層を貫通する開口部を形成することを特徴とし、また、前記第一の絶縁樹脂層の上に、その開口部であるウェハー露出部も覆うように、銅箔もしくは樹脂フィルム上に塗工された形態で供給された第二の絶縁樹脂層を貼りつけ、該第二の絶縁樹脂層上に半田ボールを搭載するためのボンディングパッド、チップとの接続のためのボンドフィンガー、および両者をつなぐための回路である再配線用回路を形成した後、第一の絶縁樹脂層の開口部と同一部位に、フォトリソグラフの手法により第二の絶縁樹脂層に開口部を設け、第一の絶縁樹脂層と第二の絶縁樹脂層を貫通する開口部を形成することを特徴とする半導体装置の製造方法である。
【0010】
本発明の製造方法は、まず、半導体ウェハー表面に、スクリーン印刷により第1の絶縁樹脂層を形成するが、この時にワイヤーボンディング用の開口部には、樹脂を印刷しないようにスクリーンを形成しておく。さらにその上に、感光性絶縁樹脂層を形成するが、前述の第1層の開口部を埋め込むか、覆うように形成する。その後、再配線用回路(半田ボールを搭載するためのボンディングパッド、チップとの接続のためのボンドフィンガー、および両者をつなぐための回路)を形成し、次に、感光性樹脂からなる第2の絶縁樹脂層に、フォトリソグラフィー法により露光・現像して、ワイヤーボンディング用の開口部を設け、この開口部を通して一括してワイヤボンドした後、ダイシングして、各チップを個片化することを主旨とする。
【0011】
再配線用回路の形成方法として、具体的には、スクリーン印刷によって形成された第1の絶縁樹脂層に、感光性絶縁樹脂付き銅箔を銅箔面を外側にして貼付けるか、または、感光性絶縁樹脂からなるドライフィルムを貼付け、もしくは液状の感光性絶縁樹脂を塗布、乾燥して絶縁樹脂層を形成し、その上に銅箔を貼付け、もしくは無電解メッキによって銅箔層を形成させた後、その銅箔を用いて、サブトラクティブ法もしくはセミアディティブ法により回路を形成する。また、ドライフィルムもしくは液状の感光性絶縁樹脂を用いて形成した絶縁樹脂層上に、アディティブ法により回路を形成する方法でも良い。
【0012】
【発明の実施の形態】
第1の絶縁樹脂層は、スクリーン印刷可能な樹脂なら何でも適用でき、スクリーン印刷された後は、光や熱により硬化される。また、第2の絶縁樹脂層は感光性絶縁樹脂層であり、これをを形成するための樹脂は、紫外線などの特定の波長の光線により反応する成分と、熱により反応する成分を主成分として含有し、ネガ型もしくはポジ型の露光現像システムに適した組成となっている。また、形成された第1・第2絶縁樹脂層の合計厚みは、半導体装置となった後の信頼性とパッケージ容積を考慮して、30〜200μm、好ましくは45〜150μmであることが望ましい。
【0013】
第2の絶縁樹脂層を形成するための感光性絶縁樹脂は、感光性絶縁樹脂付き銅箔(RCC)、ドライフィルム、あるいは液状樹脂の形態で供給されており、生産設備の種類によって供給形態を選択することが可能である。RCCおよびドライフィルムの場合は、ロールラミネーター、プレス等の手段を用いて、ウェハー表面に感光性絶縁樹脂を貼付ける。一方、液状樹脂の場合は、スピンコーター、スクリーン印刷機、カーテンコーターなどの手段を用いて、ウェハー表面に樹脂を塗布、乾燥し、絶縁樹脂層を形成させる。このとき第1層の開口部は上記樹脂により再度覆われ、第2層が形成された後は、ウェハーが露出しない状態になっている。また、ドライフィルムおよび液状樹脂を用いた場合は、必要に応じて、絶縁樹脂層の上にさらに銅箔を張付ける。
【0014】
このようにして形成された絶縁樹脂層上には、半導体ウェハーのデザインに見合った位置に合わせて、再配線用回路が形成されるが、一般的に知られている回路形成法である、サブトラクティブ法、セミアディティブ法、アディティブ法のいずれでも適用可能である。RCCを用いた場合は、それを構成する銅箔をそのまま用いて、サブトラクティブ法、あるいは、銅箔の厚みによってはセミアディティブ法を選択できるし、銅箔を全てエッチングして除去すれば、フルアディティブ法、銅箔をエッチング除去した面にスパッタリングなどの手法によって給電層を形成すれば、セミアディティブ法を選択できる。また、ドライフィルムもしくは液状樹脂を用いた場合は、感光性絶縁樹脂表面に、そのままフルアディティブ法、スパッタリング、もしくは2〜8μm厚みの極薄銅箔を貼付けすることにより、給電層を形成すれば、セミアディティブ法が適用できる。さらに、通常の厚みの銅箔を貼付れば、サブトラクティブ法を選択することも可能である。
【0015】
これら回路形成の際に必要となるアライメントマークは、それをあらかじめウェハー上に形成しておくことにより、所定の位置に非常に精度良く回路を形成することが可能となる。
【0016】
このようにして調製された、表面に再配線用回路を持つ感光性絶縁樹脂層は、フォトリソグラフィーの手法により、その下にある第1層の開口部の上で、ウェハーのワイヤーボンディングパッド部を露出せしめるよう露光される。ポジ型の場合は開口部が露光するように、ネガ型の場合は開口部を遮光するように、あらかじめ準備したフォトマスクを使用する。
【0017】
次に、上記の露光済み感光性絶縁樹脂を所定の現像液により現像し、その下にあるワイヤーボンディングパッド部を露出せしめる。このための現像液としては、一般的に知られている炭酸ナトリウム、水酸化ナトリウム、テトラメチルアンモニウムハイドライド(TMAH)、有機溶剤などを、使用した感光性樹脂の組成に応じて選択し、適切な濃度に調製して用いる。続いて、加熱して第2の絶縁樹脂層である感光性絶縁樹脂を反応硬化せしめ、ソルダーレジスト層を形成し、ワイヤーボンディング、半田ボールマウントなどの後工程に供する。
【0018】
ワイヤーボンディングのためには、再配線用回路のワイヤーボンディング時にステッチングされる部位を、ボンディングし易いように表面処理を施す必要があるが、具体的には、回路形成後に、電解メッキもしくは無電解メッキによって、ニッケルを被覆した後、金メッキする方法や、回路形成前に、あらかじめ回路形成部位全体もしくは必要な部位を、電解メッキもしくは無電解メッキによって、ニッケルを被覆した後、金メッキする方法を採ることができる。回路形成後に電解メッキする方法を採った場合は、あらかじめ給電用リードを形成しておき、メッキ工程の後、リード部をエッチング手法などにより除去する必要がある。さらに、回路形成前に回路形成する部位全体を処理する手法をとった場合は、これをエッチングマスクとして、サブトラクティブ手法により回路形成することも可能である。また、半田ボールが搭載される部位にも、同様の処理を行うことにより高い接続信頼性が得られる。
【0019】
【実施例】
以下、実施例により本発明を具体的に説明するが、本発明はこれによって何ら限定されるものではない。
【0020】
(実施例1)
半導体ウェハー表面に、スクリーン印刷によりフェノールノボラック、エポキシ樹脂を主成分とする光硬化形樹脂を、各チップのワイヤーボンディングパットが露出するように印刷して、紫外線を2J照射することにより光硬化させ、膜厚70μmの第1の絶縁樹脂層を形成した。この上に、ノボラック系ポジ型感光性樹脂のMEK溶液を、スピンコーターにより30μm厚に塗工し、70℃で20分間乾燥した後、その上にさらに、厚さ18μmの電解銅箔をロールラミネーターにより貼付けて、構造物を得た。
【0021】
次に、この構造物上に、スピンコーターにより液状メッキレジストを塗工・乾燥し、ワイヤーボンドフィンガー、半田ボールパッド、およびそれらをつなぐための回路となるべき部位を、フォトリソグラフィー手法により開口した後、ここに5μm厚のニッケル層および1μm厚の金層を、電解メッキにより形成した。この後、メッキレジストを3%水酸化ナトリウム水溶液で剥離除去した後、金メッキ層をレジストとして、銅箔をアルカリエッチャントによりエッチングし、金メッキ層直下に導体回路を形成した。
【0022】
さらに、エッチングにより銅箔を除去された構造物の樹脂表面を、樹脂層の下にあるウェハーに形成された、ワイヤーボンドパッド上の部位を現像、開口できるように、ステッパーを用いて露光し、2.38%TMAH水溶液にて所定位置の樹脂を溶解除去し、その表面に紫外線を500mJ照射した後、150℃1時間加熱することにより、ウェハー上に、ワイヤーボンディング用の樹脂開口部、および金メッキで表面を被覆されたワイヤーボンドフィンガー、半田ボールパッド、およびこれらをつなぐ回路を持つ、完全硬化した総厚92μmの構造物を得た。
【0023】
このようにして得られた構造物は、絶縁樹脂およびその上に設けられた回路上にソルダーレジストを設け、樹脂開口部を経由して金線によりチップと絶縁樹脂上回路が接合された後、樹脂開口部およびワイヤーボンドフィンガー周辺が、印刷封止樹脂により封止された。更に、所定の位置に半田ボールが搭載され、半導体装置としての動作に支障のないことが確認された。
【0024】
(実施例2)
半導体ウェハー表面に、エポキシ樹脂を主成分とする熱硬化型樹脂を、各チップのワイヤーボンディングパットが露出するように印刷して、150℃で2時間加熱することにより硬化させ、膜厚90μmの第1の絶縁樹脂層を得た。さらに、18μm厚の電解銅箔上に、ノボラック系ネガ型感光性樹脂のMEK溶液を、バーコーターにより流延塗布し、60℃で10分間、80℃で10分間乾燥することにより、厚さ110μmのノボラック型ネガ型感光性樹脂と銅箔からなるRCCを得た。このRCCを、第1の絶縁樹脂層にロールラミネーターにより貼付けして、構造物を得た。次に、この構造物の上に、ロールラミネーターによりドライフィルムエッチングレジストを貼付けて、エッチングレジスト層を形成し、ワイヤーボンドフィンガー、半田ボールパッド、およびそれらをつなぐための回路となるべき部位以外を、フォトリソグラフィー手法により開口した後、不要な銅箔を塩化第2鉄水溶液を主成分とするエッチング液により除去し、導体回路を形成した。
【0025】
さらに、エッチングにより銅箔を除去された樹脂表面を、ワイヤーボンドパッド上の部位を現像、開口できるように、平行光露光機を用いて露光し、2.38%TMAH水溶液にて所定位置の樹脂を溶解除去し、その表面に紫外線を500mJ照射した後、150℃1時間加熱することにより、ウェハー上に、ワイヤーボンディング用の樹脂開口部、および金メッキで表面を被覆されたワイヤーボンドフィンガー、半田ボールパッド、およびこれらをつなぐ回路を持つ、完全硬化した厚み層厚190μmの2層の絶縁樹脂層からなる絶縁樹脂層を得た。
【0026】
このようにして得られた絶縁層付きチップは、絶縁樹脂およびその上に設けられた回路上にソルダーレジストを設け、ソルダーレジスト開口部に存在する導体回路上に、電解メッキにより5μm厚のニッケル層、その上に0.5μm厚の金層を形成した。その後、樹脂開口部を経由して金線によりチップと絶縁樹脂上回路が接合された後、樹脂開口部及びワイヤーボンドフィンガー周辺が、印刷封止樹脂により封止された。更に、所定の位置に半田ボールが搭載され、半導体装置としての動作に支障のないことが確認された。
【0027】
(実施例3)
半導体ウェハー表面に、スクリーン印刷によりフェノールノボラック、エポキシ樹脂を主成分とする光硬化型樹脂を、各チップのワイヤーボンディングパットが露出するように印刷して、紫外線を2J照射することにより光硬化させ、膜厚105μmの第1の絶縁樹脂層を得た。さらに、25μm厚のPETフィルム上に、ノボラック系ネガ型感光性樹脂のMEK溶液を、バーコーターにより流延塗布し、60℃で10分間、80℃で10分間乾燥することにより、厚さ25μmのノボラック型ネガ型感光性樹脂とPETフィルムからなるドライフィルムを得た。このドライフィルムを、第1の絶縁樹脂層にロールラミネーターにより貼付けし、構造物を得た。
【0028】
次に、この構造物の表面全面に、スパッタリングにより給電層を設け、さらにその上にスピンコーターにより液状メッキレジストを塗工し、ワイヤーボンドフィンガー、半田ボールパッド、およびそれらをつなぐための回路となるべき部位を、フォトリソグラフィー手法により開口した後、そこに電解メッキにより5μm厚みの銅層、その上に6μm厚のニッケル層、更にその上に厚さ1μmの金層を形成した。その後、メッキレジストを除去し、ニッケル−金層をレジストとして、過水硫酸によりフラッシュエッチングし導体回路を形成した。
【0029】
さらに、エッチングにより銅箔を除去された樹脂表面を、ワイヤーボンドパッド上の部位が現像、開口できるように、平行光露光機を用いて露光し、2.38%TMAH水溶液にて所定位置の樹脂を溶解除去し、その表面に紫外線を500mJ照射した後、150℃1時間加熱することにより、ウェハー上に、ワイヤーボンディング用の樹脂開口部、および金メッキで表面を被覆されたワイヤーボンドフィンガー、半田ボールパッド、およびこれらをつなぐ回路を持つ、完全硬化した厚み層厚123μmの絶縁樹脂層を得た。
【0030】
このようにして得られた絶縁層付きチップは、絶縁樹脂およびその上に設けられた回路上にソルダーレジストを設け、樹脂開口部を経由して金線によりチップと絶縁樹脂上回路が接合された後、樹脂開口部およびワイヤーボンドフィンガー周辺が印刷封止樹脂により封止された。更に、所定の位置に半田ボールが搭載され、半導体装置としての動作に支障のないことが確認された。
【0031】
(実施例4)
半導体ウェハー表面に、スクリーン印刷によりフェノールノボラック、エポキシ樹脂を主成分とする光硬化型樹脂を、各チップのワイヤーボンディングパットが露出するように印刷して、紫外線を2J照射することにより光硬化させ、膜厚97μmの第1の絶縁樹脂層を得た。さらに、スクリーン印刷により、フェノールノボラック系ネガ型感光性樹脂を主成分とする印刷インクを、スクリーン印刷機を用いて第1層の開口部を含むウェハー全面に印刷し、60℃で10分間、80℃で10分間乾燥することにより、厚さ70μmの第2の樹脂層を得た。
【0032】
次に、この構造物の表面全面に、無電界メッキにより給電層を設け、さらにその上にスピンコーターにより液状メッキレジストを塗工し、ワイヤーボンドフィンガー、半田ボールパッド、およびそれらをつなぐための回路となるべき部位を、フォトリソグラフィー手法により開口した後、そこに電解メッキにより5μm厚みの銅層、その上に6μm厚のニッケル層、更にその上に厚さ1μmの金層を形成した。その後、メッキレジストを除去し、ニッケル−金層をレジストとして、過水硫酸によりフラッシュエッチングし導体回路を形成した。
【0033】
さらに、エッチングにより銅箔を除去された樹脂表面を、ワイヤーボンドパッド上の部位が現像、開口できるように、平行光露光機を用いて露光し、2.38%TMAH水溶液にて所定位置の樹脂を溶解除去し、その表面に紫外線を500mJ照射した後、150℃1時間加熱することにより、ウェハー上に、ワイヤーボンディング用の樹脂開口部、および金メッキで表面を被覆されたワイヤーボンドフィンガー、半田ボールパッド、およびこれらをつなぐ回路を持つ、完全硬化した厚み層厚155μmの絶縁樹脂層を得た。
【0034】
このようにして得られた絶縁層付きチップは、絶縁樹脂およびその上に設けられた回路上にソルダーレジストを設け、樹脂開口部を経由して金線によりチップと絶縁樹脂上回路が接合された後、樹脂開口部およびワイヤーボンドフィンガー周辺が、印刷封止樹脂により封止された。更に、所定の位置に半田ボールが搭載され、半導体装置としての動作に支障のないことが確認された。
【0035】
(実施例5)
半導体ウェハー表面に、スクリーン印刷によりフェノールノボラック、エポキシ樹脂を主成分とする光硬化型樹脂を、各チップのワイヤーボンディングパットが露出するように印刷して、紫外線を2J照射することにより光硬化させ、膜厚105μmの第1の絶縁樹脂層を得た。さらに、25μm厚のPETフィルム上に、ノボラック系ネガ型感光性樹脂のMEK溶液を、バーコーターにより流延塗布し、60℃で10分間、80℃で10分間乾燥することにより、厚さ25μmのノボラック型ネガ型感光性樹脂とPETフィルムからなるドライフィルムを得た。このドライフィルムを、第1の絶縁樹脂層にロールラミネーターにより貼付けし、構造物を得た。
【0036】
次に、この構造物の表面全面に、スパッタリングにより給電層を設け、さらにこの上にスピンコーターにより液状メッキレジストを塗工し、ワイヤーボンドフィンガー、半田ボールパッド、およびそれらをつなぐための回路となるべき部位を、フォトリソグラフィー手法により開口した後、そこに電解メッキにより5μm厚みの銅層、その上に6μm厚のニッケル層、更にその上に厚さ1μmの金層を形成した。その後、メッキレジストを除去し、ニッケル−金層をレジストとし過水硫酸によりフラッシュエッチングし導体回路を形成した。
【0037】
さらに、エッチングにより銅箔を除去された樹脂表面を、ワイヤーボンドパッド上の部位が現像、開口できるように、平行光露光機を用いて露光し、2.38%TMAH水溶液にて所定位置の樹脂を溶解除去し、その表面に紫外線を500mJ照射した後、150℃1時間加熱することにより、ウェハー上に、ワイヤーボンディング用の樹脂開口部、および金メッキで表面を被覆されたワイヤーボンドフィンガー、半田ボールパッド、およびこれらをつなぐ回路を持つ、完全硬化した厚み層厚123μmの絶縁樹脂層を得た。
【0038】
このようにして得られた絶縁層付きチップは、絶縁樹脂およびその上に設けられた回路上にソルダーレジストを設け、樹脂開口部を経由して金線によりチップと絶縁樹脂上回路が接合された後、樹脂開口部およびワイヤーボンドフィンガー周辺が、印刷封止樹脂により封止された。更に、所定の位置に半田ボールが搭載され、半導体装置としての動作に支障のないことが確認された。
【0039】
【発明の効果】
本発明によれば、半導体チップの集合体である半導体ウェハー上で容易に、ワイヤーボンディング用の開口部を有した絶縁樹脂層を、一括して形成することができ、ウェハーレベルパッケージの低コスト化が可能になる。

Claims (4)

  1. 半導体チップの集合体である半導体ウェハー表面のワイヤーボンディング用の開口部となる部分を露出させるように第一の絶縁樹脂をスクリーン印刷により形成し、前記第一の絶縁樹脂層上に、感光性樹脂からなる第二の絶縁樹脂層が半導体ウェハー全面に形成され、前記第二の絶縁樹脂層上には、半田ボールを搭載するためのボンディングパッド、チップとの接続のためのボンドフィンガー、および両者をつなぐための回路からなる再配線用回路を、ウェハー上の各チップに対応して反復して形成した後、前記第二の絶縁樹脂層にワイヤーボンディング用の開口部を第一の絶縁樹脂層の開口部と同一部位に設け、この開口部を通して、チップ上に設けられたパッドとボンドフィンガーとを一括してワイヤボンドした後、ダイシングして、各チップを個片化することを特徴とする半導体装置の製造方法。
  2. 前記第一の絶縁樹脂層の上に、その開口部であるウェハー露出部も覆うように、スクリーン印刷により前記第二の絶縁樹脂層を形成し、該第二の絶縁樹脂層上に半田ボールを搭載するためのボンディングパッド、チップとの接続のためのボンドフィンガー、および両者をつなぐための回路である再配線用回路を形成した後、第一の絶縁樹脂層の開口部と同一部位に、フォトリソグラフの手法により前記第二の絶縁樹脂層に開口部を設け、第一の絶縁樹脂層と第二の絶縁樹脂層を貫通する開口部を形成することを特徴とする、請求項に記載の半導体装置の製造方法。
  3. 前記第一の絶縁樹脂層の上に、その開口部であるウェハー露出部も覆うように、液状樹脂をスピンコーターにて塗工することにより第二の絶縁樹脂層を形成し、該第二の絶縁樹脂層上に半田ボールを搭載するためのボンディングパッド、チップとの接続のためのボンドフィンガー、および両者をつなぐための回路である再配線用回路を形成した後、第一の絶縁樹脂層の開口部と同一部位に、フォトリソグラフの手法により第二の絶縁樹脂層に開口部を設け、第一の絶縁樹脂層と第二の絶縁樹脂層を貫通する開口部を形成することを特徴とする、請求項に記載の半導体装置の製造方法。
  4. 前記第一の絶縁樹脂層の上に、その開口部であるウェハー露出部も覆うように、銅箔もしくは樹脂フィルム上に塗工された形態で供給された第二の絶縁樹脂層を貼りつけ、該第二の絶縁樹脂層上に半田ボールを搭載するためのボンディングパッド、チップとの接続のためのボンドフィンガー、および両者をつなぐための回路である再配線用回路を形成した後、第一の絶縁樹脂層の開口部と同一部位に、フォトリソグラフの手法により第二の絶縁樹脂層に開口部を設け、第一の絶縁樹脂層と第二の絶縁樹脂層を貫通する開口部を形成することを特徴とする、請求項に記載の半導体装置の製造方法。
JP2000300728A 2000-09-29 2000-09-29 半導体装置の製造方法および半導体装置 Expired - Fee Related JP4513196B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000300728A JP4513196B2 (ja) 2000-09-29 2000-09-29 半導体装置の製造方法および半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000300728A JP4513196B2 (ja) 2000-09-29 2000-09-29 半導体装置の製造方法および半導体装置

Publications (2)

Publication Number Publication Date
JP2002110855A JP2002110855A (ja) 2002-04-12
JP4513196B2 true JP4513196B2 (ja) 2010-07-28

Family

ID=18782365

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000300728A Expired - Fee Related JP4513196B2 (ja) 2000-09-29 2000-09-29 半導体装置の製造方法および半導体装置

Country Status (1)

Country Link
JP (1) JP4513196B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102440119B1 (ko) * 2017-08-10 2022-09-05 삼성전자주식회사 반도체 패키지 및 그 제조방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000164761A (ja) * 1998-11-27 2000-06-16 Nec Corp 半導体装置および製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000164761A (ja) * 1998-11-27 2000-06-16 Nec Corp 半導体装置および製造方法

Also Published As

Publication number Publication date
JP2002110855A (ja) 2002-04-12

Similar Documents

Publication Publication Date Title
JP5005603B2 (ja) 半導体装置及びその製造方法
CN107134414B (zh) 半导体装置及其制造方法、倒装芯片型半导体装置及其制造方法
US8410614B2 (en) Semiconductor device having a semiconductor element buried in an insulating layer and method of manufacturing the same
JP5249173B2 (ja) 半導体素子実装配線基板及びその製造方法
JP4880006B2 (ja) 流れ防止用ダムを備えたプリント基板の製造方法
WO2022012422A1 (zh) 封装基板制作方法
WO2010116622A1 (ja) 半導体素子用基板の製造方法および半導体装置
US8176628B1 (en) Protruding post substrate package structure and method
GB2362031A (en) Flip-chip type semiconductor device with stress absorbing laYer made of resin
US7615408B2 (en) Method of manufacturing semiconductor device
JP2002043467A (ja) 半導体パッケージ用基板とその製造方法およびその基板を用いた半導体パッケージ並びに半導体パッケージの製造方法
WO2010106779A1 (ja) 半導体素子用基板の製造方法および半導体装置
JP4513196B2 (ja) 半導体装置の製造方法および半導体装置
JP2008204968A (ja) 半導体パッケージ基板とその製造方法
JP2016139754A (ja) 半導体装置の製造方法
JP2004165234A (ja) 半導体装置およびその製造方法
JP2007059851A (ja) 半導体装置の製造方法
JP2004158747A (ja) 半導体装置の製造方法
JP4461628B2 (ja) 半導体パッケージの製造方法
JP4103482B2 (ja) 半導体搭載基板とそれを用いた半導体パッケージ並びにそれらの製造方法
JP2004047725A (ja) 半導体装置及び製造方法
JP2002009195A (ja) 半導体装置の製造方法および半導体装置
KR20110015904A (ko) 솔더 범프 제조방법
JP2003179047A (ja) 半導体装置の製造方法および半導体装置
JP4605177B2 (ja) 半導体搭載基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070517

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090512

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090709

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090804

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091104

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100330

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100420

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100503

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130521

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees