JP2022070566A - 回路基板の製造方法、回路基板、積層基板および支持基板 - Google Patents

回路基板の製造方法、回路基板、積層基板および支持基板 Download PDF

Info

Publication number
JP2022070566A
JP2022070566A JP2020179694A JP2020179694A JP2022070566A JP 2022070566 A JP2022070566 A JP 2022070566A JP 2020179694 A JP2020179694 A JP 2020179694A JP 2020179694 A JP2020179694 A JP 2020179694A JP 2022070566 A JP2022070566 A JP 2022070566A
Authority
JP
Japan
Prior art keywords
circuit board
layer
wiring layer
support substrate
board according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020179694A
Other languages
English (en)
Inventor
貴章 加藤
Takaaki Kato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aoi Electronics Co Ltd
Original Assignee
Aoi Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aoi Electronics Co Ltd filed Critical Aoi Electronics Co Ltd
Priority to JP2020179694A priority Critical patent/JP2022070566A/ja
Publication of JP2022070566A publication Critical patent/JP2022070566A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】特殊な支持基板を用いることなく回路基板を製造する。【解決手段】回路基板の製造方法は、金属材料からなる支持基板の表面に、回路基板の回路パターンに対応する第1配線層を形成する第1形成工程と、支持基板の表面と第1配線層とを封止する封止層を形成する封止工程と、封止層上に第2配線層を形成する第2形成工程と、支持基板を除去する除去工程と、を有する。【選択図】図4

Description

本発明は、回路基板の製造方法、回路基板、積層基板および支持基板に関する。
いわゆるチップラスト型(RDLファースト型)の半導体装置は、一時的に使用する仮の支持基板(キャリア)上に配線層及び絶縁層を形成し、半導体チップを配置してモールドした後、仮の支持基板を除去する工程を経て製造される。仮の支持基板の除去は、モールドされた半導体チップ、配線層および絶縁層から、仮の支持基板を機械的に引き剥がして分離することにより行われる。
特許文献1には、キャリアが備える剥離層上に形成された極薄銅層上に積層体を形成した後、キャリアを剥離することにより製造されたプリント配線板(半導体装置)が開示されている。
特開2018-029184号公報
特許文献1のプリント配線板は、気相法により成膜された極薄銅層の表面に電気銅めっき層が形成された配線層を有する。しかし、配線層を形成するために、剥離層を有する特殊な支持基板を使用するため、プリント配線板の製造コストがかかるという問題がある。
本発明の第1の態様によれば、回路基板の製造方法は、金属材料からなる支持基板の表面に、前記回路基板の回路パターンに対応する第1配線層を形成する第1形成工程と、前記支持基板の表面と前記第1配線層とを封止する封止層を形成する封止工程と、前記封止層上に第2配線層を形成する第2形成工程と、前記支持基板を除去する除去工程と、を有する。
本発明の第2の態様によれば、回路基板は、金属材料からなる複数の配線層と、前記複数の配線層の間に形成された封止層とを備え、前記複数の配線層のうちの少なくとも1つは多孔質金属層である。
本発明によれば、特殊な支持基板を用いることなく回路基板が得られる。
実施の形態における回路基板の概略構成を示す断面図である。 実施の形態における回路基板の製造方法を説明する図である。 実施の形態における回路基板の製造方法を説明する図であり、図2に続く工程を示す図である。 実施の形態における回路基板の製造方法を説明する図であり、図3に続く工程を示す図である。 変形例における支持基板の構造を模式的に示す断面図である。 実施例における各サンプルの計測データを示す図である。 実施例における多孔質金属層の断面を示す図である。
図面を参照しながら、本発明の実施の形態による回路基板について説明する。
図1は、本実施の形態の回路基板30の概略構成を示す断面図である。回路基板30は、複数の配線層(本実施の形態においては、第1配線層31と、第2配線層33と、第3配線層37)と、封止層32、35とを含む積層体38によって構成される。第1配線層31は、例えばCuからなる金属層であり、回路基板30の暴露面(図1における下方の面)に配置される。第2配線層33と第3配線層37とは、例えばCuやAgからなる金属層である。第1配線層31、第2配線層33および第3配線層37の少なくとも1つは、多孔質金属層である。
封止層32、35は、ガラス転移温度が200℃以上の材料、例えば、エポキシ樹脂による絶縁樹脂により形成される絶縁層である。封止層32は、第1配線層31の側面に形成された封止層32-1と、第1配線層31の上方に形成された封止層32-2とを有する。第1配線層31の厚さは、例えば15μm以下程度であり、封止層32の厚さは、30μm以下程度である。すなわち、封止層32-1の厚さも15μm以下程度である。
なお、図1では、回路基板30の積層体38が封止層35と第3配線層37とを含む場合の断面図を一例として示しているが、積層体38が封止層35と第3配線層37とを含まなくてもよく、また、封止層35と第3配線層37の上部に複数の封止層と配線層とを含んでもよい。
以下、図2~図4を参照して、上述した回路基板30の製造方法の第1の実施の形態について説明する。回路基板30の製造方法は、金属材料からなる支持基板10の表面に、回路基板30の回路パターンに対応する第1配線層31を形成する工程(第1形成工程)と、支持基板10の表面と第1配線層31とを封止する封止層32を形成する工程(封止工程)と、封止層32上に第2配線層33を形成する工程(第2形成工程)と、支持基板10を除去する工程(除去工程)と、を有する。
以下、各工程についての詳細な説明を行う。
(第1形成工程)
図2(a)は、製造工程の初期における支持基板10の断面を示す図である。支持基板10は、1種類の金属からなる金属板である。支持基板10の材料は、例えばCu、Fe、Al、ステンレス鋼(SUS)からなる群から選択される少なくとも1種類以上の金属である。支持基板10の厚さ(図中の上下方向の長さ)は特に限定されるものではない。
図2(b)は、図2(a)に示す支持基板10と、支持基板10の主面(おもて側の面であって、図中の上方の面)に形成された第1配線層31の断面を示す図である。第1配線層31は、支持基板10の主面に導電性ペースト(金属ペースト)を塗布して、10μm程度の厚さを有するパターンを形成する。導電性ペーストは、導電性材料である金属粒子と分散媒とを含む。導電性ペーストは有機材料(樹脂)等のバインダーを含んでいてもよいが、主材料である金属粒子が80重量パーセント以上であるとよい。金属粒子としては、例えばCu粒子またはAg粒子がある。金属粒子としてCu粒子を用いる場合には、導電性ペーストはバインダーを含まなくてよく、金属粒子としてAg粒子を用いる場合には、導電性ペーストとしてバインダーを含んでよい。導電性ペーストに含まれる金属粒子の平均径が1μm以下のナノペーストを用いることができる。
分散媒としては特に限定されず、例えば、アルコール系溶剤、ケトン系溶剤、エーテル系溶剤、エステル系溶剤、芳香族炭化水素系溶剤、脂肪族炭化水素系溶剤等が挙げられる。分散媒としては、上記の1種を単独で使用してもよく、2種以上を併用してもよい。
導電性ペーストによるパターンは、回路基板30における回路を形成する部分に相当する。導電性ペーストのパターンは回路基板30の回路のパターンに応じて適宜設定する。パターンの幅は150μm以下、パターン間距離は150μm以下とすることが望ましい。導電性ペーストを塗布する方法としては、印刷法が好ましい。印刷法としては、例えば、スクリーン印刷、インクジェット印刷等が挙げられる。導電性ペーストが塗布された支持基板10を加熱する焼成処理を施すことにより、導電性ペーストに含まれる分散媒と、バインダーが含まれる場合にはバインダーとが除去され、第1配線層31が形成される。焼成処理は、例えば200℃以上かつ300℃以下の焼成温度にて行われる。第1配線層31がAgを材料として形成された場合、多孔質金属層である第1配線層31の体積抵抗率は3.0μΩ・cm未満であるとよい。
なお、第1配線層31を導電性ペーストにより形成するものに代えて、電解または無電解めっきにより形成したものであってもよい。
(封止工程)
第1形成工程の後、支持基板10及び第1配線層31を封止層32により封止する。
図2(c)は、封止工程により支持基板10の主面のうち第1配線層31が形成されていない領域の上部と、第1配線層31の上部とに封止層32を形成した状態を示している。本実施の形態においては、スクリーン印刷、ポッティング加工等により絶縁樹脂による封止層32を形成する。封止層32は、絶縁材料を、例えばスクリーン印刷、ポッティング加工、ラミネート加工等の処理により形成する。封止層32として用いる絶縁樹脂の好ましい例としては、エポキシ樹脂、P E T 樹脂、P E N 樹脂、アラミド樹脂、ポリイミド樹脂、ナイロン樹脂、液晶ポリマー、P E E K 樹脂、ポリイミド樹脂、ポリアミドイミド樹脂、ポリエーテルサルフォン樹脂、ポリフェニレンサルファイド樹脂、P T F E 樹脂、E T F E 樹脂等が挙げられる。なお、封止層32の厚さは、例えば20μm程度である。すなわち、封止層32は、10μm程度の厚さを有する第1配線層31の上部にも10μm程度の厚さを有する。
上記のようにして形成された封止層32は、上述したようにガラス転移温度が200℃以上の材料からなり、200℃以上300℃以下の高温環境下に6時間晒されたときのガラス転移温度の変化が10℃以内である。
上記のように封止工程で形成された封止層32と第1形成工程にて形成された第1配線層31との線膨張係数の差は、上述した封止層32のガラス転移温度以下の領域で3×10-5/℃未満、ガラス転移温度より大きい領域で2×10-5/℃未満である。
図3(a)は、封止工程により形成された封止層32に開口部34が設けられた状態を示している。この開口部34は、第1配線層31の上部の少なくとも一部を露出させるために形成される。開口部34は、回路基板30の第1配線層31と第2配線層33との導通を目的としたビア穴であり、例えばレーザドリルによる加工で開口される。開口処理の際に生じた樹脂残渣をデスミア処理により除去してもよい。
なお、開口部34を形成するものに代えて、第1配線層31と第2配線層33とを導通させる位置にAuボールや半田ボールを付着させて、封止層32が形成された後に露出させてもよい。このとき、Auボールや半田ボールは、例えばφ50μmとすることができる。
(第2形成工程)
図3(b)に示すように、第2形成工程では、開口工程により形成された開口部34を含む所定の範囲に第2配線層33を形成する。第2配線層33は、第1形成工程にて第1配線層31を形成した場合と同様の材料を用いて、同様の工程を行うことにより形成される。
第2配線層33を形成した後、図3(c)に示すように、第2配線層33および封止層32の主面に封止層35を形成する。封止層35は、封止層32を形成した場合と同様の絶縁樹脂を用いて同様の方法により形成する。
封止層35を形成した後、図4(a)に示すように、封止層35に開口部36が設けられる。この開口部36は、第2配線層33の上部の少なくとも一部を露出させるために形成される。開口部36は、図3(a)に示す開口部34を形成する場合と同様にして加工されることにより形成される。
開口部36を形成した後、図4(b)に示すように、形成された開口部36を含む所定の範囲に第3配線層37を形成する。第3配線層37は、第3形成工程にて第2配線層33を形成した場合と同様の材料を用いて、同様の工程を行うことにより形成される。
上記の各工程により、支持基板10の主面には、第1配線層31、封止層32、第2配線層33、封止層35および第3配線層37の複数の層が積層された積層体38が形成される。なお、積層体38の配線層と封止層との層数を図示の例よりも増やす場合には、第3配線層37の主面に、図3(c)~図4(b)を用いて説明した工程を繰り返すことにより、所望の層数の積層体38を形成することができる。この結果、積層体38と支持基板10とからなる、積層基板50が得られる。
(除去工程)
上述のようにして形成された積層体38から支持基板10を除去する。除去工程では、図4(b)に示す支持基板10の主面と反対側の面(図中の下側)に対してエッチング処理を施すことにより、積層体38から支持基板10を除去する。エッチング処理としては、例えば、一般的なウエットエッチングやドライエッチングを採用することができる。エッチング処理により、支持基板10の主面と反対側の面から、図4(b)に破線で示す除去位置Aまで支持基板10の除去を行う。除去位置Aは、支持基板10の主面の位置である。
なお、除去工程としてエッチング処理を行う例に限定されず、機械的に支持基板10を研磨して除去してもよい。この場合も、除去位置Aまで支持基板10を研磨する。
上記の工程により、図1に示す回路基板30を製造することができる。
なお、上述した説明においては、配線層と封止層とからなる積層体38が形成された後、除去工程により支持基板10を除去する場合を例に挙げたが、この例に限定されない。例えば、配線層に半導体素子を接続(ボンディング)し、封止工程と同様の処理により封止を行った後、除去工程を行ってもよい。
上述した実施の形態によれば、次の作用効果が得られる。
(1)回路基板30の製造方法は、金属材料からなる支持基板10の表面に、回路基板30の回路パターンに対応する第1配線層31を形成する第1形成工程と、支持基板10の表面と第1配線層31とを封止する封止層32を形成する封止工程と、封止層32上に第2配線層33を形成する第2形成工程と、支持基板10を除去する除去工程と、を有する。これにより、剥離層を有する支持基板を用いずに、汎用性のある金属板を用いて回路基板30を製造することができるので、材料コストと製造工数とを削減することができる。
(2)除去工程において、支持基板10を第1配線層31が形成されている面と反対側の面に対してエッチングすることにより、支持基板10を除去する。これにより、剥離層を有していない支持基板10を積層体38から除去して回路基板30を製造することができる。
(4)回路基板30が備える複数の配線層のうち少なくとも1つが多孔質金属層であり、多孔質金属層は、金属ペーストを200℃以上かつ300℃以下の焼成温度にて焼成されることにより形成される。従来から、導電性ペーストに含有される金属粒子の大きさをφ1μm以下にし、金属粒子間の結合を誘導させることで印加される熱エネルギーを抑制させることにより、200℃以下の低温焼成で形成可能な導電性ペーストが知られている。しかし、金属材料として用いられるAgやCuの融点は1000℃前後であり、この融点の半分の温度の500℃を超えなければ金属粒子間のシンタリング(焼結)が促進されない。このため、200℃以下の温度で焼成をした場合、金属粒子どうしが点接触している状態であり、金属粒子が溶解して金属粒子の集合体である粒体を形成している状態ではない。その結果、配線層の抵抗自体が各金属固有の値を大きく上回り、配線パターンが長くなった時の電気的損失が無視できないという問題がある。これに対して本実施の形態では、200℃以上の焼成温度にて焼成することにより配線層を形成することで、配線層の抵抗による電気的損失を抑制することができる。
(5)回路基板30が備える封止層32、35は、ガラス転移温度が200℃以上の材料からなる。これにより、配線層を形成する際に、焼成温度が200℃以上の高温条件下にて焼成処理が行われた場合であっても、封止層32、35が高温条件下で分解することを抑制し、封止層32、35の組成を安定させることができる。また、各配線層を焼成処理により形成する場合、封止層32に対して加わる熱ストレスに起因する劣化を抑制することができる。
(6)回路基板30が備える封止層32、35と、各配線層との線膨張係数の差は、ガラス転移温度以下の領域で3×10-5/℃未満であり、ガラス転移温度よりも大きい領域で2×10-5/℃未満である。これにより、回路基板30を駆動させた際の発熱による配線層が熱膨張し、整列して実装された各半導体のピッチが狂う事による不具合、及び、配線層と封止層32、35の熱膨張係数の差にて反りや、断線が生じることを抑制できる。
以上で説明した第1の実施の形態を次のように変形することができる。
支持基板10が1層の金属からなる金属板であるものに代えて、材料の異なる複数の金属層を有してよい。図5(a)は、変形例における支持基板101の概略構造を示す断面図である。
支持基板101は、第1金属層11と、第2金属層14とを有する。第1金属層11は、実施の形態の支持基板10と同様に、例えばCu、Fe、Al、SUSからなる群から選択される少なくとも1種類以上の金属材料から形成された金属層である。第2金属層14は、第1金属層11とは異なる金属材料、例えばNi、Ti、Cr、Sn、Pb、Ag、Au、Pd、Al等からなる群から選択される少なくとも1種類以上の金属を材料とする金属層である。Cuのエッチング液に耐性のあるTi、Crがより好ましい。第2金属層14は、例えばめっきにより第1金属層11の上面に形成される。すなわち、支持基板101の第1配線層31が形成される面に、支持基板101とは異なる金属材料からなる第2金属層14が形成される。
第2金属層14の主面(図中の上方の面)に対して、実施の形態において図2~図4を参照しながら説明した工程と同様の工程を行うことにより、支持基板101上に積層体38を形成する。この結果、積層体38と支持基板101とからなる、積層基板51が得られる。
図5(b)は、支持基板101上に積層体38が形成された場合の構造を模式的に示す断面図である。上述したように、支持基板101の第2金属層14上に、図2~図4を参照して説明した工程と同様の工程により積層体38が形成される。図5(b)に示す状態から、除去工程により、支持基板101を積層体38から除去する。
変形例においても、除去工程では、図5(b)に示す支持基板101の主面と反対側の面(図中の下側)に対してエッチング処理を施す。ただし、第1金属層11と第2金属層14とは異なる金属材料から構成されるため、第1金属層11と第2金属層14とに対して異なる条件にてエッチング処理を施す。例えば、第1金属層11のエッチング処理に用いるエッチング剤を第2金属層14のエッチング処理に用いるエッチング剤とは異なるものとすることができる。この場合、第1金属層11の材料がCuであれば、一例としてHを主成分としたエッチング剤を使用し、第2金属層14の材料がNiであれば、一例として過酸化水素タイプや硫酸タイプのエッチング剤を使用することができる。また、第2金属層14を構成する金属材料によっては、第1金属層11の除去をウエットエッチングにより行い、第2金属層14の除去をドライエッチングにより行ってもよい。エッチング処理により、支持基板101の主面と反対側の面から、図5(b)に破線で示す除去位置Bまで支持基板101の除去を行う。除去位置Bは、第1金属層11と第2金属層14との境界面に位置する。この結果、第2金属層14が存在することにより、第1金属層11に対するエッチング処理によって第1配線層31が除去されることを防ぐことができる。
上記の工程により、図1に示す回路基板30を製造することができる。
変形例においては、支持基板101の第1配線層31が形成される面に、支持基板101とは異なる金属材料からなる第2金属層14を有する。これにより、支持基板101の除去を行う際に、第2金属層14が存在することにより、第1金属層11に対するエッチング処理により第1配線層31まで除去されてしまうことを防ぐことができる。
[実施例]
上述した第1の実施の形態における回路基板30の配線層を形成した多孔質金属層の実施例について説明する。
実施例においては、ガラス基板上に、10mm×10mmの範囲に25μmの厚さにて導電性ペーストを印刷法により塗布し、異なる条件下で焼成処理を行うことにより第1~第4のサンプルを得た。金属材料としてAgを使用した。
第1のサンプルの焼成条件は焼成温度150℃で1時間であり、第2のサンプルの焼成条件は焼成温度200℃で1時間である。第3のサンプルの焼成条件は、焼成温度200℃で1時間の後、焼成温度250℃で1時間である。第4のサンプルの焼成条件は、焼成温度200℃で1時間の後、焼成温度300℃で1時間である。
図6は第1~第4のサンプルのそれぞれについての計測データを示す。
第1のサンプルにおいては、焼成後の膜厚は12.9μmであり、導電性ペーストを塗布した際の厚さ25μmとの差分に基づき算出した減衰率は52%である。第1のサンプルの体積抵抗値は4.50μΩ・cmである。第2のサンプルにおいては、焼成後の膜厚は12.6μmであり、焼成による減衰率は50%である。第2のサンプルの体積抵抗値は3.08μΩ・cmである。第3のサンプルにおいては、焼成後の膜厚は10.8μmであり、焼成による減衰率は43%である。第3のサンプルの体積抵抗値は2.32μΩ・cmである。第4のサンプルにおいては、焼成後の膜厚は9.4μmであり、焼成による減衰率は38%である。第4のサンプルの体積抵抗値は1.83μΩ・cmである。
図7は、第1~第4のサンプルの断面を示し、図7(a)は第1のサンプルの断面、図7(b)は第2のサンプルの断面、図7(c)は第3のサンプルの断面、図7(d)は、第4のサンプルの断面である。図7(c)、図7(d)に示すように、焼成温度が250℃を以上の場合に導電性ペーストが十分に焼成し、多孔質金属層が形成されることが分かる。
上記では、種々の実施の形態および変形例を説明したが、本発明はこれらの内容に限定されるものではない。本発明の技術的思想の範囲内で考えられるその他の態様も本発明の範囲内に含まれる。
10、101…支持基板
11…第1金属層
14…第2金属層
30…回路基板
31…第1配線層
32…封止層
33…第2配線層
50、51…積層基板

Claims (25)

  1. 回路基板の製造方法であって、
    金属材料からなる支持基板の表面に、前記回路基板の回路パターンに対応する第1配線層を形成する第1形成工程と、
    前記支持基板の表面と前記第1配線層とを封止する封止層を形成する封止工程と、
    前記封止層上に第2配線層を形成する第2形成工程と、
    前記支持基板を除去する除去工程と、を有する回路基板の製造方法。
  2. 請求項1に記載の回路基板の製造方法において、
    前記支持基板は、Cu、Fe、Al及びSUSからなる群から選択される少なくとも1種類以上の金属を含む回路基板の製造方法。
  3. 請求項1または2に記載の回路基板の製造方法において、
    前記除去工程において、前記支持基板を前記第1配線層が形成されている面と反対側の面に対してエッチングすることにより、前記支持基板を除去する回路基板の製造方法。
  4. 請求項1から3までのいずれか一項に記載の回路基板の製造方法において、
    前記支持基板は、前記第1配線層が形成される面に、前記支持基板とは異なる金属材料からなる金属層を有する回路基板の製造方法。
  5. 請求項4に記載の回路基板の製造方法において、
    前記金属層はNi、Ti、Cr、Sn、Pb、Ag、Au、Pd、Alからなる群から選択される少なくとも1種類以上の金属により形成される回路基板の製造方法。
  6. 請求項1から5までのいずれか一項に記載の回路基板の製造方法において、
    前記第1形成工程において、導電性ペーストにより前記第1配線層を形成する回路基板の製造方法。
  7. 請求項1から6までのいずれか一項に記載の回路基板の製造方法において、
    前記第2形成工程において、導電性ペーストにより前記第2配線層を形成する回路基板の製造方法。
  8. 金属材料からなる複数の配線層と、
    前記複数の配線層の間に形成された封止層とを備え、
    前記複数の配線層のうちの少なくとも1つは多孔質金属層である、回路基板。
  9. 請求項8に記載の回路基板において、
    前記封止層は、ガラス転移温度が200℃以上の材料からなる、回路基板。
  10. 請求項8または9に記載の回路基板において、
    前記封止層は、エポキシ系樹脂を含む、回路基板。
  11. 請求項8から10のいずれか一項に記載の回路基板において、
    前記封止層は、200℃以上の高温環境下に6時間晒されたときのガラス転移温度の変化が10℃以内である、回路基板。
  12. 請求項9から11までのいずれか一項に記載の回路基板において、
    前記封止層と前記配線層との線膨張係数の差は、ガラス転移温度以下の領域で3×10-5/℃未満である、回路基板。
  13. 請求項9から12までのいずれか一項に記載の回路基板において、
    前記封止層と前記配線層との線膨張係数の差は、ガラス転移温度よりも大きい領域で2×10-5/℃未満である、回路基板。
  14. 請求項9から13までのいずれか一項に記載の回路基板において、
    前記多孔質金属層は、金属ペーストを200℃以上かつ300℃以下の焼成温度で焼成されることにより形成される、回路基板。
  15. 請求項14に記載の回路基板において、
    前記多孔質金属層は、金属ペーストに含まれる金属粒子の平均径が1μm以下のナノペーストにより形成される、回路基板。
  16. 請求項14または15に記載の回路基板において、
    前記焼成温度で形成された前記多孔質金属層の断面は、前記多孔質金属層の膜厚の20%以上の空隙を1個以上有する、回路基板。
  17. 請求項16に記載の回路基板において、
    前記膜厚は略10μmである、回路基板。
  18. 請求項8から17までのいずれか一項に記載の回路基板において、
    前記金属材料は、AgまたはCuである、回路基板。
  19. 請求項18に記載の回路基板において、
    前記多孔質金属層はAgからなり、体積抵抗率が3.0μΩ・cm未満である、回路基板。
  20. 請求項18または19に記載の回路基板において、
    前記多孔質金属層は、金属粒子を80重量パーセント以上含む、回路基板。
  21. 請求項18に記載の回路基板において、
    前記複数の配線層のうちの第1配線層はCuを主材料として形成され、前記複数の配線層のうち第2配線層はAgを主材料として形成され、前記第1配線層と前記第2配線層とはビアにより接続される、回路基板。
  22. 請求項21に記載の回路基板において、
    前記第1配線層は電解または無電解めっきにより形成される、回路基板。
  23. 請求項21に記載の回路基板において、
    前記第1配線層はCuを主材料とする多孔質金属層である、回路基板。
  24. 請求項8から23までのいずれか一項に記載の回路基板と、
    前記回路基板を支持する支持基板と、を備える積層基板。
  25. 請求項8から23までのいずれか一項に記載の回路基板を形成するための支持基板であって、
    第1金属層と、
    前記回路基板の前記配線層を形成する金属材料とは異なる金属材料から形成される第2金属層を有し、
    前記第1金属層は、前記第2金属層の上部に形成される、支持基板。
JP2020179694A 2020-10-27 2020-10-27 回路基板の製造方法、回路基板、積層基板および支持基板 Pending JP2022070566A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020179694A JP2022070566A (ja) 2020-10-27 2020-10-27 回路基板の製造方法、回路基板、積層基板および支持基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020179694A JP2022070566A (ja) 2020-10-27 2020-10-27 回路基板の製造方法、回路基板、積層基板および支持基板

Publications (1)

Publication Number Publication Date
JP2022070566A true JP2022070566A (ja) 2022-05-13

Family

ID=81534870

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020179694A Pending JP2022070566A (ja) 2020-10-27 2020-10-27 回路基板の製造方法、回路基板、積層基板および支持基板

Country Status (1)

Country Link
JP (1) JP2022070566A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05259639A (ja) * 1992-03-13 1993-10-08 Toshiba Corp プリント配線板の製造方法
JP2015015285A (ja) * 2013-07-03 2015-01-22 新光電気工業株式会社 配線基板及び配線基板の製造方法
WO2017038110A1 (ja) * 2015-08-28 2017-03-09 日立化成株式会社 半導体装置及びその製造方法
JP2017069328A (ja) * 2015-09-29 2017-04-06 日立化成株式会社 配線パターン及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05259639A (ja) * 1992-03-13 1993-10-08 Toshiba Corp プリント配線板の製造方法
JP2015015285A (ja) * 2013-07-03 2015-01-22 新光電気工業株式会社 配線基板及び配線基板の製造方法
WO2017038110A1 (ja) * 2015-08-28 2017-03-09 日立化成株式会社 半導体装置及びその製造方法
JP2017069328A (ja) * 2015-09-29 2017-04-06 日立化成株式会社 配線パターン及びその製造方法

Similar Documents

Publication Publication Date Title
JP5451719B2 (ja) 配線基板及び半導体パッケージ
JP4108643B2 (ja) 配線基板及びそれを用いた半導体パッケージ
CN108476585B (zh) Pcb混合重分布层
KR100574847B1 (ko) 인쇄회로기판 및 그의 제조방법
US20100315796A1 (en) Conductive material, conductive paste, circuit board, and semiconductor device
JP5220766B2 (ja) 実装基板
JP6028449B2 (ja) 半導体装置、電子装置、半導体装置の製造方法
JP2009253283A (ja) 取外し可能な相互接続構造体
JP3207174B2 (ja) 電気素子搭載配線基板およびその製造方法
TWI300978B (en) A plate having a chip embedded therein and the manufacturing method of the same
JP4890959B2 (ja) 配線基板及びその製造方法並びに半導体パッケージ
JP4254757B2 (ja) 導電材料及び導電性ペースト及び基板
JP4157705B2 (ja) 高性能電子基板の開口を埋める方法及び部材
JP2005109307A (ja) 回路部品内蔵基板およびその製造方法
KR100979818B1 (ko) 인쇄회로기판 제조방법
KR101626536B1 (ko) 반도체 패키지 및 그 제조 방법
JP2022070566A (ja) 回路基板の製造方法、回路基板、積層基板および支持基板
JP2015198093A (ja) インターポーザー、半導体装置、インターポーザーの製造方法、半導体装置の製造方法
JP2022070565A (ja) 回路基板の製造方法、回路基板、積層基板および支持基板
JP2004179647A (ja) 配線基板、半導体パッケージ、基体絶縁膜及び配線基板の製造方法
US20110097856A1 (en) Method of manufacturing wafer level package
JP2010109293A (ja) 配線構造の製造方法及び低温配線部品回収方法
JP2006237233A (ja) 複合配線基板構造体及びその製造方法
JP4605176B2 (ja) 半導体搭載基板及び半導体パッケージの製造方法並びに半導体パッケージ
CN111162047A (zh) 布线基板和电子装置

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20210423

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210514

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20210713

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20210812

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220608

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230425

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230822

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20240227