KR100574847B1 - 인쇄회로기판 및 그의 제조방법 - Google Patents

인쇄회로기판 및 그의 제조방법 Download PDF

Info

Publication number
KR100574847B1
KR100574847B1 KR1020020033020A KR20020033020A KR100574847B1 KR 100574847 B1 KR100574847 B1 KR 100574847B1 KR 1020020033020 A KR1020020033020 A KR 1020020033020A KR 20020033020 A KR20020033020 A KR 20020033020A KR 100574847 B1 KR100574847 B1 KR 100574847B1
Authority
KR
South Korea
Prior art keywords
conductor pattern
ceramic substrate
printed
film
circuit board
Prior art date
Application number
KR1020020033020A
Other languages
English (en)
Other versions
KR20020094930A (ko
Inventor
시라이시요시히코
곤도고지
Original Assignee
가부시키가이샤 덴소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 덴소 filed Critical 가부시키가이샤 덴소
Publication of KR20020094930A publication Critical patent/KR20020094930A/ko
Application granted granted Critical
Publication of KR100574847B1 publication Critical patent/KR100574847B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4605—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49162—Manufacturing circuit on or in base by using wire as conductive path
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y10T29/49208—Contact or terminal manufacturing by assembling plural parts
    • Y10T29/4921—Contact or terminal manufacturing by assembling plural parts with bonding
    • Y10T29/49211—Contact or terminal manufacturing by assembling plural parts with bonding of fused material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

본 발명에 따르면, 도체 패턴(22)은 열가소성 수지로 이루어진 수지 필름(23)에 형성된다. 각 일면 도체 패턴 필름(21)은 전기적 도전성 페이스트(50)가 충전된 비아 홀(24)을 구비한다. 인쇄 도체 패턴(32) 및 인쇄 저항체(33)는 세라믹 기판(31)에 형성된다. 상기 일면 도체 패턴 필름(21)은 세라믹 기판(31)에 적층된다. 그런 다음, 상기 다층 조립체는 인쇄회로기판(100)을 얻기 위하여 그의 양측에서 가열 및 가압된다. 가열 및 가압 처리되는 동안, 각 일면 도체 패턴 필름(21) 및 세라믹 기판(31)은 서로 접착되고, 도체 패턴(22) 사이 뿐만 아니라, 도체 패턴(22)과 인쇄 도체 패턴(32) 사이에서도 층간 접속이 이루어진다.
인쇄회로기판, 도체 패턴, 수지 필름, 도전성 페이스트

Description

인쇄회로기판 및 그의 제조방법{Printed circuit board and its manufacturing method}
도 1a 내지 도1h 는 본 발명의 바람직한 실시예에 의한 인쇄회로기판의 제조 공정을 각각 설명하기 위한 단면도.
도 2 는 본 발명의 다른 실시예에 의한 인쇄회로기판을 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
21: 일면 도체 패턴 필름 22: 도체 패턴
23: 수지 필름 24: 비아 홀
26: 수지 베이스층 31: 세라믹 기판
32: 인쇄 도체 패턴 33: 인쇄 저항체
50: 도전 페이스트 51: 도전성 조성물
61: 전기 소자 100: 인쇄회로기판
본 발명은 인쇄회로기판(printed circuit board) 및 그의 제조방법에 관한 것으로, 특히 세라믹 기판상에 적층된 수지층을 포함하는 소위 복합 인쇄회로기판 및 그 복합 인쇄회로기판의 제조 방법에 관한 것이다.
일반적으로 세라믹 기판상에 적층된 수지층을 포함하는 소위 복합 인쇄회로기판은, 우수한 방열 및 다른 열적 특성을 확실히 할 뿐만 아니라, 고밀도 전자부품 실장을 실행할 수 있는 인쇄회로기판으로서 잘 알려져 있다.
상기 복합 인쇄회로기판은 다음의 방식으로 제조된다.
먼저, 미경화 상태의 열경화성 수지(예를 들면, 폴리이미드(polyimide) 수지 등)는 인쇄 도전 패턴 및 인쇄 저항체가 형성된 세라믹 부재(즉, 세라믹 기판)에 코팅된다. 다음으로, 열경화성 수지층의 소정 부위에 레이져 빔을 조사시켜 그 수지 층을 가로질러 연장하는 비아 홀(via-hole)을 형성한다. 이후, 도체 패턴 및 비아 홀이 도금 또는 스퍼터링(sputtering)에 의하여 열경화 수지층에 형성된다.
복수개의 수지 기판이 적층될 경우, 다른 미경화 상태의 열경화성 수지는 경화된 열경화성 수지상에 코팅된다. 그런 다음, 요구되는 개수의 수지층을 구비하는 복합 인쇄회로기판을 얻기 위하여 전술한 과정을 반복한다.
그러나, 전술한 일반적인 기술은 세라믹 기판상에 열경화성 수지를 코팅하는 단계로부터 도체 패턴 및 비아 홀을 형성하는 단계까지 많은 제조 공정수를 요구한 다. 복합 인쇄회로기판을 구성하는 층의 요구 개수가 증가할 경우, 상기 층을 적층하기 위하여 유사한 공정을 반복해야만 한다. 따라서, 제조 공정이 매우 복잡해지는 문제점이 있다.
따라서, 본 발명은 상기의 제반 문제점을 해결하기 위하여 안출된 것으로서, 많은 개수의 수지층이 세라믹 기판에 적층될 경우라도 제조 공정을 단순화 할 수 있는 인쇄회로기판 및 그의 제조 방법을 제공하는데 그 목적이 있다.
상기 본 발명의 목적을 달성하기 위하여, 본 발명은 세라믹 기판 및 상기 세라믹 기판에 일체로 적층된 수지 베이스층을 포함하고, 상기 수지 베이스층은 도체 패턴 형성 필름과 세라믹 기판으로 구성되는 적층체를 가압 가열함으로써 형성되며, 상기 도체 패턴 형성 필름은 열가소성 수지로 이루어진 수지 필름과 상기 수지 필름의 일면에 형성된 도체 패턴을 포함하는 인쇄회로기판을 제공한다.
이러한 배치에 의하면, 상기 수지 베이스층은 열가소성 수지로 이루어진 수지 필름에 의하여 형성된다. 상기 수지 필름 및 세라믹 기판은 세라믹 기판상에 일체로 형성된 수지 베이스층을 얻기 위하여 서로 가압 가열된다.
요구되는 공정 시간은 감소될 수 있다. 복수개의 층을 적층할 경우, 이 층들은 가압 및 가열에 의하여 한번에 서로 접착된다. 그러므로, 본 발명은 인쇄회로기 판의 제조 공정이 단순하게 된다.
본 발명의 인쇄회로기판에 의하면, 열가소성 수지는 가열 및 가열 처리되는 동안의 온도 수준에 있어 1∼1,000MPa 범위의 탄성율을 갖는다.
이러한 배치에 의하면, 상기 수지 필름 및 세라믹 기판은 수지 필름의 탄성율이 1∼1,000MPa 범위로 충분히 저하되는 상태하에서 가압 처리를 실행함으로써 서로 확실하게 접착된다.
특히, 도체 패턴 형성 필름은 수지 필름의 일면에만 형성된 도체 패턴을 갖는 일면 도체 패턴으로 이루어지는 것이 바람직하다.
이러한 배치에 의하면, 복수개의 도체 패턴 형성 필름이 적층될 경우, 복수개의 다른 종류의 도체 패턴 형성 필름을 준비 및 가공할 필요가 없다. 따라서, 제조 공정이 보다 단순하게 된다.
또한, 상기 세라믹 기판은 인쇄 도체 패턴 및 도체 패턴 형성 필름이 접착된 면에 형성되고 서로 접속된 인쇄 전기 소자를 포함하되, 상기 인쇄 도체 패턴은 도체 형성 페이스트(paste)를 인쇄한 다음, 도체 형성 페이스트를 소결시킴으로써 형성되고, 상기 인쇄 전기 소자는 도체 형성 페이스트에 접속되도록 전기 소자 형성 페이스트를 인쇄한 다음, 상기 전기 소자 형성 페이스트를 소결시킴으로써 형성되며, 상기 인쇄 도체 패턴은 수지 필름을 가로 질러 연장하는 비아 홀내에 충전된 전기적 도전성 페이스트를 통하여 상기 수지 필름에 형성된 도체 패턴에 접속된다.
이러한 배치는 세라믹 기판과 도체 패턴 형성 필름 사이의 접착면을 따라 인쇄 전기 소자를 내장 가능하게 한다. 그러므로, 상기 인쇄회로기판의 최외측면에 실장될 전기 소자의 총 개수를 감소시킬 수 있다. 이는 인쇄회로기판의 소형화를 가능하게 한다.
또한, 상기 세라믹 기판은 도체 패턴 형성 필름이 접착된 일면에 형성된 인쇄 전기 소자만을 포함하되, 상기 인쇄 전기 소자는 전기 소자 형성 페이스트를 인쇄한 다음, 상기 전기 소자 형성 페이스트를 소결시킴으로써 형성되고, 상기 인쇄 전기 소자는 수지 필름을 가로질러 연장하는 비아 홀내에 충전된 전기적 도전성 페이스트를 통하여 상기 수지 필름에 형성된 도체 패턴에 접속된다.
이러한 배치는 세라믹 기판과 도체 패턴 형성 필름 사이의 접착면을 따라 인쇄 전기 소자를 내장할 수 있다. 그러므로, 인쇄회로기판의 최외측면에 실장될 전기 소자의 총 개수는 감소될 수 있다. 이는 인쇄회로기판의 소형화를 가능하게 한다. 또한, 상기 도체 패턴 형성 필름이 접착된 세라믹 기판의 일면에 인쇄 도체 패턴을 형성할 필요가 없다. 따라서, 제조 공정은 보다 단순하게 된다.
본 발명은 인쇄회로기판를 제조하기 위한 방법을 제공한다. 적층 단계에서, 도체 패턴 형성 필름과 세라믹 기판이 적층된다. 상기 도체 패턴 형성 필름은 열가소성 수지로 이루어진 수지 필름 및 상기 수지 필름의 일면에 형성된 도체 패턴을 포함한다. 접착 공정에서는, 상기 도체 패턴 형성 필름 및 세라믹 기판은 그 도체 패턴 형성 필름과 세라믹 기판의 적층체의 양측으로 가열 및 가압함으로써 접착되어, 상기 세라믹 기판에 일체로 적층된 수지 베이스층을 얻을 수 있다.
본 발명의 제조 방법은 요구되는 공정 시간을 감소시킬 수 있다. 복수개의 층이 적층될 경우, 이 복수개의 층을 서로 가열 및 가압함으로써 일시에 접착된다. 그러므로, 본 발명은 인쇄회로기판의 제조 공정을 단순하게 한다.
또한, 상기 도체 패턴은 적어도 하나의 금속 성분을 포함하고, 접착 공정은 250℃ 이상에서, 또한 상기 수지 필름을 구성하는 열가소성 수지의 탄성율이 1∼1,000MPa 범위에서 실행된다.
본 발명의 제조 방법에 의하면, 상기 수지 필름 및 세라믹 기판은 접착 공정에서 상기 수지 필름의 탄성율이 1∼1,000MPa 범위로 충분히 저하된 상태에서 가압 처리를 실행함으로써 서로 확실하게 접착될 수 있다. 또한, 250℃ 이상으로 가열하는 것은, 상기 도체 패턴내에 포함된 금속 성분의 표면 활성도(activity)를 효과적으로 향상시킬 수 있다. 그러므로, 상기 도체 패턴이 충분히 저하된 탄성율을 갖는 수지 필름에 대하여 가압될 경우, 상기 도체 패턴 및 수지 필름은 확실하게 서로 접착된다.
특히, 상기 도체 패턴 형성 필름은 수지 필름의 일면에만 형성된 도체 패턴을 갖는 일면 도체 패턴 필름이다.
이러한 배치에 의하면, 복수개의 도체 패턴 형성 필름이 적층될 경우, 복수개의 다른 종류의 도체 패턴 형성 필름을 준비하고 가공할 필요가 없다. 따라서, 제조 공정은 보다 단순하게 된다.
또한, 인쇄회로기판의 제조 방법은 다음의 단계를 포함한다.
인쇄 도체 패턴을 형성하는 단계에서, 인쇄 도체 패턴은 적층 단계를 실행하기 전에 형성된다. 상기 인쇄 도체 패턴은, 접착 단계에서 도체 패턴 형성 필름이 접착된 세라믹 기판의 일면에 도체 형성 페이스트를 인쇄한 다음, 도체 형성 페이 스트를 소결시킴으로써 형성된다. 인쇄 전기소자 형성 단계에서, 적층 단계를 수행하기 전에 인쇄 전기 소자가 형성된다. 상기 인쇄 전기 소자는, 접착 단계에서 도체 패턴 형성 필름이 접착된 세라믹 기판의 일면에 도체 형성 페이스트에 연결되도록 전기 소자 형성 페이스트를 인쇄한 다음, 상기 전기 소자 형성 페이스트를 소결시킴으로써 형성된다. 그리고, 충전 단계에서는, 적층 단계를 수행하기 전에, 전기적 도전성 페이스트가 일단이 밀폐된 비아 홀에 충전된다. 상기 일단이 밀폐된 비아 홀은 도체 패턴 형성 필름을 가로질러 연장하고, 도체 패턴 형성 필름에 형성된 도체 패턴에 의하여 형성된 바닥면을 갖는다.
그런 다음, 접착 단계를 통하여, 상기 일단이 밀폐된 비아 홀내에 충전된 전기적 도전성 페이스트는 도체 패턴 형성 필름에 형성된 도체 패턴과 세라믹 기판에 형성된 인쇄 도체 패턴 사이의 전기적 접속을 제공한다.
이러한 제조 방법은 세라믹 기판과 도체 패턴 형성 필름 사이의 접착면을 따라 인쇄 전기 소자를 내장할 수 있도록 한다. 그러므로, 상기 인쇄회로기판의 최외측면에 실장될 전기 소자의 총 개수를 감소시킬 수 있다. 이는 인쇄회로기판의 소형화를 가능하게 한다.
또한, 인쇄회로기판의 제조 방법은 다음의 단계를 포함한다. 인쇄 전기 소자 형성 단계에 있어, 인쇄 전기 소자는 적층 단계를 실행하기 전에 형성된다. 상기 인쇄 전기 소자는, 접착 단계에서 도체 패턴 형성 필름이 접착된 세라믹 기판의 일면에 전기 소자 형성 페이스트를 인쇄한 다음, 상기 전기 소자 형성 페이스트를 소결시킴으로써 형성된다. 그리고, 충전 단계에서, 적층 단계를 수행하기 전에, 전기 적 도전성 페이스트가 일단이 밀폐된 비아 홀로 충전된다. 상기 일단이 밀폐된 비아 홀은 도체 패턴 형성 필름을 가로질러 연장하고, 상기 도체 패턴 형성 필름에 형성된 도체 패턴에 의하여 형성된 바닥면을 갖는다.
그런 다음, 접착 단계를 통하여, 상기 일단이 밀폐된 비아 홀내에 충전된 전기적 도전성 페이스트는 도체 패턴 형성 필름에 형성된 도체 패턴과 세라믹 기판에 형성된 인쇄 도체 패턴 사이의 전기적 접속을 제공한다.
이러한 제조 방법은 상기 세라믹 기판과 도체 패턴 형성 필름 사이의 접착면을 따라 인쇄 전기 소자를 내장할 수 있다. 그러므로, 상기 인쇄회로기판의 최외측면에 실장될 전기 소자의 총 개수는 감소될 수 있다. 이는 인쇄회로기판의 소형화를 가능하게 한다. 또한, 도체 패턴 형성 필름이 접착된 세라믹 기판의 일면에 인쇄회로기판을 형성할 필요가 없다. 이러한 제조 공정이 보다 단순하게 된다.
본 발명의 다른 목적들 및 특징들은 첨부 도면을 참조하여 다음의 바람직한 실시예로부터 더 명료하게 이해될 수 있다.
이하, 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다. 동일 구성 부분은 도면 전반에 걸쳐 동일 참조 부호를 부여한다.
도 1a 내지 도 1h 는 본 발명의 바람직한 실시예에 따른 인쇄회로기판의 제조 공정을 설명하기 위한 단면도이다.
도 1a 는 수지 필름(23)에 형성된 도체 패턴(22)을 포함하는 일면 도체 페턴 필름(21)을 도시한 것이다. 상기 도체 패턴(22)은 수지 필름(23)의 일면에 접착된 도체 포일(foil)(예를 들면, 본 실시예에 의하면 18㎛ 두께를 갖는 구리 포일)을 에칭함으로써 형성된 소정의 패턴을 갖는다. 상기 수지 필름(23)은 65∼35중량%의 폴리에테르 에테르 케톤(polyether ether ketone) 수지 및 35∼65중량%의 폴리에테르이미드(polyetherimide) 수지로 이루어진 열가소성 수지이다. 상기 수지 필름의 두께는 25∼75㎛이다. 상기 일면 도체 패턴 필름(21)은 본 발명의 도체 패턴 형성 필름이다.
도 1a 에 도시한 도체 패턴(22)을 형성한 후, 도체 패턴이 형성되지 않은 수지 필름(23)의 일면으로 탄산 가스 레이져를 조사한다. 도 1b 에 도시한 바와 같이, 상기 탄산 가스 레이져의 조사는 비아 홀(via hole)(24)을 형성한다. 상기 비아 홀(24)은 바닥면을 갖는 일단이 밀폐된 비아 홀이다. 상기 비아 홀(24)의 바닥면은 도체 패턴(22)에 의하여 형성된다. 상기 비아 홀(24)을 형성하는 과정에서, 상기 탄산 가스 레이져는 비아 홀(24)이 도체 패턴(22)의 영역으로 확장되는 것을 방지하기 위하여 출력 및 조사 시간에 있어서 정확하게 제어된다. 상기 탄산 가스 레이져 이외에, 엑시머(excimer) 레이져가 상기 비아 홀(24) 형성에 이용될 수 있다. 또한, 상기 비아 홀(24)을 형성하기 위하여 드릴링 또는 다른 기계적 가공을 이용할 수 있다. 그러나, 레이져의 이용은 상기 비아 홀(24)의 크기가 정확하게 제어될 수 있어 도체 패턴(22)에 손상을 주지 않는 장점이 있다.
상기 도 1b 에 도시한 바와 같이 비아 홀(24)의 형성을 실행한 후, 각 비아 홀(24)은, 도 1c 에 도시한 바와 같이, 층간 접착 재질로서 제공되는 전기적 도전성 페이스트(50)가 충전된다. 여기에서, 상기 전기적 도전성 페이스트(50)를 얻기 위하여, 주석 입자 300g 및 은 입자 300g을 테르피네올(terpineol) 60g과 혼합한다. 상기 주석 입자의 평균 입경은 5㎛이고, 비표면적(즉, 면적/중량 비율)은 0.5m2/g이다. 상기 은 입자의 평균 입경은 1㎛이고, 비표면적(즉, 면적/중량 비율)은 1.2m2/g이다. 상기 테르피네올은 유기 용제이다. 상기 혼합된 입자 및 유기 용제는 페이스트를 얻을 수 있도록 믹서에서 반죽된다.
상기 전기적 도전성 페이스트(50)는 스크린 인쇄 장치에 의하여 일면 도체 패턴 필름(21)의 비아 홀(24)내에 충전된다. 그런 다음, 상기 비아 홀(24)의 전기적 도전성 페이스트(50)는 140∼160℃에서 약 30분간 테르피네올을 건조시킨다. 상기 비아 홀(24)에 전기적 도전성 페이스트(50)를 충전함에 있어, 본 실시예는 스크린 인쇄 장치를 이용한다. 그러나, 충전 작업이 정확하게 실행될 수 있으면, 상기 비아 홀(24)에 전기적 도전성 페이스트(50)를 충전하도록 디스펜서(dispenser)를 이용한 다음 방법이 적용될 수 있다.
테르피네올 이외에 다른 유기 용제가 이용될 수 있다. 전기적 도전성 페이스트(50)을 얻기 위한 금속 입자가 추가된 유기 용제는 150∼300℃의 비점을 갖는 것이 바람직하다. 비점이 150℃ 미만의 유기 용제가 이용될 경우, 전기적 도전성 페이스트(50)의 점도의 경과 시간이 크게 변화될 수 있다. 비점이 300℃ 초과의 유기 용제가 이용될 경우, 이 유기 용제를 건조시키기 위한 시간이 길어지게 된다.
또한, 전기적 도전성 페이스트(50)를 형성하기 위한 금속 입자로서, 본 실시예에서는 5㎛의 평균 입경과 0.5m2/g의 비표면적을 갖는 주석 입자 및 1㎛의 평균 입경과 1.2m2/g의 비표면적을 갖는 은 입자를 이용한다. 이러한 금속 입자는 0.5 내지 2.0㎛ 범위의 평균 입경과, 0.1 내지 1.5m2/g 범위의 비표면적을 갖는 것이 바람직하다.
상기 금속 입자들의 평균 입경이 0.5㎛ 미만이거나, 비표면적이 1.5m2/g을 초과할 경우, 비아 홀을 충전하기 위한 알맞은 점도를 갖는 페이스트를 얻기 위하여 많은 양의 유기 용제를 필요로 한다. 상기 전기적 도전성 페이스트가 많은 양의 유기 용제를 포함하고 있을 경우, 그 유기 용제를 건조시키기 위한 시간이 길어지게 된다. 건조 처리가 불충분하게 이루어질 경우, 층을 접착하기 위한 가열 처리 동안에 많은 양의 가스가 발생하게 된다. 상기 비아 홀(24)내에 보이드(void)가 발생하기 쉽다. 이는 층간 접착성에 대한 신뢰성을 저하시킨다.
한편, 상기 금속 입자들의 평균 입경이 20㎛ 을 초과하거나, 비표면적이 0.1m2/g 미만일 경우, 상기 비아 홀(24)내로 전기적 도전성 페이스트(50)의 충전이 어렵게 된다. 상기 금속 입자들이 균일하지 않게 퍼지게 된다. 가열할 경우라도, 균일한 합금으로 되는 후술하는 전기적 도전성 조성물(51)을 형성하기 어렵게 된다. 층간 접속성에 대한 신뢰성이 확실하지 않게 된다.
또한, 상기 비아 홀(24)내로 전기적 도전성 페이스트(50)를 충전하기 전에, 상기 비아 홀(24)에 면하는 부분의 도체 패턴(22)을 얇게 에칭 처리를 하는 것이 바람직하다. 또한, 상기 비아 홀(24)에 면하는 부분의 도체 패턴(22)을 환원 처리 를 하는 것도 바람직하다. 이러한 처리는 후술하는 비아 접속의 형성을 양호하게 할 수 있다.
도 1d 는 0.6∼1.0mm의 두께를 갖는 세라믹 기판을 도시한 것이다. 도체 형성 페이스트는 세라믹 기판(31)의 상부면에 인쇄된 패턴이다. 그런 다음, 도체 형성 페이스트는 인쇄 도체 패턴(22)을 형성하기 위하여 소결된다.
본 실시예에 의하면, 상기 인쇄 도체 패턴(32)은 다음의 방식으로 형성된다. 도체 형성 페이스트는 은 입자와 글래스(glass) 입자 그리고 유기 용제를 반죽함으로써 제조된다. 그런 다음, 이와 같이 얻어진 도체 형성 페이스트를 600∼900℃의 온도에서 약 60분 동안 가열하여 인쇄 도체 패턴(32)을 형성한다. 본 실시예에 의하면, 은 입자는 도체 형성 페이스트에 추가된 금속 입자이다. 그러나, 백금(platinum) 입자와 팔라듐(palladium) 입자 그리고 은 입자를 혼합하는 것이 바람직하다. 상기 은 입자를 이용하는 것 대신에 구리 입자나 금 입자를 이용할 수 있다.
도 1d 에 나타낸 바와 같이 인쇄 도체 패턴(32)을 형성한 후, 저항체 형성 페이스트는 세라믹 기판(31)의 상부면에 인쇄된 패턴이다. 상기 저항체 형성 페이스트는 인쇄 도체 패턴(32)의 소정 부위 사이에 걸쳐 얹혀지고(straddling), 도 1e 에 도시한 바와 같이 인쇄 저항체(33)를 형성하도록 소결된다. 상기 인쇄 저항체(33)는 인쇄 전기 소자이다.
본 실시예에 의하면, 저항체 형성 페이스트는 루테늄(ruthenium) 산화물(RuO2) 입자와 글래스(glass) 입자 그리고 유기 용제를 반죽함으로써 제조된 다.
그런 다음, 상기와 같이 얻어진 저항체 형성 페이스트는 600∼900℃의 온도에서 약 60분 동안 가열되어 인쇄 저항체(33)를 형성한다.
본 실시예에 의하면, 루테늄 산화물은 저항체 형성 페이스트에 첨가된 저항체 입자이다. 그러나, 규토(silica)(SiO2) 입자 또는 란탄(lanthanum) 붕화물(LaB6)을 이용하는 것도 바람직하다. 또한, 상기 인쇄 전기 소자는 캐패시터(capacitor)의 전기 소자를 인쇄하고 소결함으로써 형성될 수 있다.
또한, 상기 인쇄 저항체(33)의 저항값이 정확히 조절되도록 요구될 경우, 형성된 인쇄 저항체(33)에 레이져 트림밍(trimming)을 가하는 것이 바람직하다.
도 1c 에 도시한 바와 같이 일면 도체 패턴 필름(21)의 비아 홀(24)내로 전기적 도전성 페이스트(50)의 충전을 완료하고, 도 1e 에 도시한 바와 같이 세라믹 기판(31)에 인쇄 저항체(33)를 형성한 후, 복수개(예를 들면, 본 실시예에 의하면 총 3 개)의 일면 도체 패턴 필름(21)이 도 1f 에 도시한 바와 같이 세라믹 기판(31)에 적층된다.
이 경우, 각 일면 도체 패턴 필름(21)의 도체 패턴(22)은 세라믹 기판(31)에 실장될 경우 상부측을 향한다. 즉, 상기 일면 도체 패턴 필름(21)은, 도체 패턴(22)이 없는 일면 도체 패턴 필름(21)의 일면이 도체 패턴(22)이 형성된 인접한 일면 도체 패턴 필름(21)의 일면에 면하도록 하는 방식으로 적층된다.
상기 세라믹 기판(31)은 상측으로 향하는 인쇄 도체 패턴(32)과 인쇄 저항체(33)를 갖고 다층의 일면 도체 패턴 필름(21) 하부에 위치된다. 상기 최하부 측 일면 도체 패턴 필름(21)은, 수지 필름(23)의 비아 홀(24)이 인쇄 도체 패턴(32) 바로 위에 위치되는 방식으로, 세라믹 기판(31)에 실장된다. 이러한 위치 결정을 통하여, 상기 비아 홀(24)은 인쇄 도체 패턴(32)의 소정 부위에 전기적으로 접속된다.
도 1f 에 도시한 바와 같이 세라믹 기판(31)에 일면 도체 패턴 필름(21)을 적층한 후, 진공 가압 장치에 의하여 다층 조립체의 상하에서 가열 및 가압하고, 상기 다층 조립체는 소정의 고온을 유지한다. 본 실시예에 의하면, 상기 다층 조립체는 250∼350℃의 온도로 가열되고, 1∼10MPa의 가압력으로 10∼20분 동안 가압한다.
상기한 진공 처리하에서 가열을 통하여, 각 일면 도체 패턴 필름(21) 및 세라믹 기판(31)은 도 1g 에 도시한 바와 같이 상호 접착된다. 상기 수지 필름(23)은 동일한 열가소성 수지로 이루어진다. 따라서, 상기 수지 필름(23)은 쉽게 용화되고 수지 베이스층(resin base layer)(26)으로 서로 일체화된다.
또한, 상기 전기적 도전성 페이스트(50)는 비아 홀(24)내에서 소결되고, 전기적 도전성 조성물(51)로 변화된다. 상기 전기적 도전성 조성물(51)은 인접한 도체 패턴(22) 사이의 층간 접속을 제공한다. 또한, 상기 전기적 도전성 조성물(51)은 도체 패턴(22)과, 인쇄 저항체(33)에 접속된 도체 패턴(32) 사이의 접속을 제공하여, 인쇄 저항체(33)가 내장된 다층 인쇄회로기판(100)을 얻는다. 이 경우, 상기 전기적 도전성 조성물(51)은 층간 접속 재질이다. 상기 전기적 도전성 조성물(51) 및 비아 홀(24)은 상호적으로 비아(via)를 형성한다.
이하, 상기 도체 패턴(22)의 층간 접속 메커니즘을 간단히 설명한다.
비아 홀(24)내에 충전되고 건조된 전기적 도전성 페이스트(50)는 주석 입자와 은 입자의 혼합물을 포함한다. 그 결과, 주석 및 은의 합금(480℃의 융점을 갖는)이 형성된다. 이 경우, 전기적 도전성 페이스트(50)에 1∼10MPa의 가압력이 가해진다. 주석 및 은 합금의 형성에 따라, 상기 전기적 도전성 조성물(51)은 비아 홀(24)내에 형성된다. 상기 전기적 도전성 조성물(51)은 소결 처리를 통하여 얻어진 일체화된 합금으로 구성된다.
상기 비아 홀(24)내에 전기적 도전성 조성물(51)이 형성되는 동안에, 상기 전기적 도전성 조성물(51)은 가압되되, 도체 패턴(22)의 일면인 비아 홀(24) 바닥면에 대하여 가압된다. 이러한 상태에서, 전기적 도전성 조성물(51)에 포함된 주석 조성물과 도체 패턴(22)을 구성하는 구리 포일(foil)의 구리 조성물 사이에서 고상(solid-phase) 확산이 일어난다. 그러므로, 고상 확산층은 그의 계면에 형성된다. 그러므로 상기 형성된 고상 확산층은 전기적 도전성 조성물(51)과 도체 패턴(22) 사이의 전기적 접속을 제공한다.
또한, 전술한 도체 형성 페이스트에 가해진 소결 처리로 인하여, 상기 인쇄 도체 패턴(32)은 그 인쇄 도체 패턴(32)과 세라믹 기판(31) 사이의 계면 가까이에 글래스-리치(glass-rich) 영역을 갖는다. 상기 글래스-리치 영역은 풍부한 글래스 성분을 포함한다. 한편, 상기 인쇄 도체 패턴(32)은 대향면측에 은-리치(silver-rich) 영역을 갖는다. 상기 은-리치 영역은 풍부한 은 성분을 포함한다. 전술한 상기 도체 패턴(22) 사이의 층간 접속 메커니즘과 같이, 도체 패턴(22)과 전기적 도 전성 조성물(51) 사이에 형성된 고상 확산층을 구성하는 경로를 통하여 도체 패턴(22)과 인쇄 도체 패턴(32) 사이에서 전기적 접속이 제공되고, 상기 전기적 도전성 조성물(51)은 비아 홀(24)내에서 연장되며, 상기 고상 확산층은 전기적 도전성 조성물(51)과 인쇄 도체 패턴(32) 사이에 형성된다.
수지 필름(23)이 진공 가압 장치 하에서 가압 및 가열 될 경우, 수지 필름(23)의 탄성율(elastic coefficient)은 대략 5∼40MPa 수준으로 감소된다. 상기 도체 패턴(22), 인쇄 도체 패턴(32) 그리고 전기적 도전성 조성물(51)은, 그들이 250℃ 이상으로 가열될 경우, 향상된 활성도를 갖는다. 따라서, 각 수지 필름(23)과 세라믹 기판(31)은 서로 확실하게 접착됨과 동시에, 도체 패턴(22), 인쇄 도체 패턴(32) 그리고 전기적 도전성 조성물(51) 및 수지 필름(23)은 확실하게 접착된다.
상기 수지 필름(23)의 탄성율은, 가압 및 가열 처리되는 동안, 1MPa 내지 1,000MPa 범위로 되는 것이 바람직하다. 상기 수지 필름(23)의 탄성율이 1,000MPa 를 초과할 경우, 수지 필름(23) 사이에서 열적 용해가 일어나지 않는다. 상기 도체 패턴(22)은 큰 응력이 가해질 수 있고, 파손되거나 손상된다. 한편, 상기 수지 필름(23)의 탄성율이 1MPa 미만일 경우, 상기 수지 필름(23)은 가열 및 가압 처리 동안 그의 형태를 유지할 수 없다. 이는 도체 패턴(22)의 이동을 유발하고, 인쇄회로기판(100)의 형성을 어렵게 한다. 전술한 바와 같이 상기 인쇄회로기판(100)을 얻은 후, 도 1h 에 도시한 바와 같이, 인쇄회로기판(100)의 상부면에 형성된 도체 패턴(22)의 소정 부위에 플립 칩(flip chip) 소자 또는 다른 패키지 부품(61)들이 실 장된다. 그런 다음, 상기 실장된 패키지 부품(61)은 그의 실장을 완수하기 위하여 납땜된다.
또한, 전술한 제조 방법에 있어, 도 1c 에 도시된 공정은 본 실시예의 충전 단계에 대응한다. 도 1d 에 도시된 공정은 본 실시예의 인쇄 도체 패턴 형성 단계에 대응한다. 도 1e 에 도시된 공정은 본 실시예의 인쇄 전기 소자 형성 단계에 대응한다. 도 1f 에 도시된 공정은 적층 단계에 대응한다. 또한, 도 1g 에 도시된 인쇄회로기판(100)을 형성하기 위하여 도 1f 에 도시한 적층체를 가열 및 가압하는 공정은 본 실시예의 접착 단계에 대응한다.
전술한 배치 및 제조 방법에 의하면, 복수개의 일면 도체 패턴 필름(21)과 세라믹 기판(31)은 서로 적층된다. 적층체는 그의 양측에서 가열 및 가압되어 각 수지 필름(23)과 세라믹 기판(31)은 일시에 접착된다. 그 결과, 상기 적층된 수지 필름(23)은 세라믹 기판(31)에 위치된 수지 베이스층(26)으로 바뀐다. 그러므로, 소위 다층 복합 기판인 인쇄회로기판(100)을 얻을 수 있다. 전술한 바와 같이, 본 실시예는 일반적인 제조 방법에 비하여 간단한 인쇄회로기판의 새로운 제조 방법을 제공한다.
또한, 세라믹 기판(31)에 적층된 일면 도체 패턴 필름(21)은 동일 배치를 갖는다. 이는 복수 종류의 도체 패턴 형성 필름을 준비하고 가공할 필요가 없기 때문에, 제조 공정을 단순화 할 수 있는 장점이 있다.
또한, 상기 인쇄회로기판(100)은 그의 하부측에 세라믹 기판(31)을 포함한다. 도 1h 에 도시한 바와 같이, 인쇄회로기판(100)의 상부면에 전기 소자(61)를 실장할 수 있게 된다. 상기 인쇄 저항체(33)는 인쇄회로기판(100)에 내장된다. 이는 우수한 방열 및 다른 열적 특성을 확실히 할 뿐만 아니라, 고밀도 전기 조성물 실장을 실현시킬 수 있는 인쇄회로기판을 제공할 수 있게 된다.
또한, 도 1h 에 도시한 팩키지 실장 구조에 의하면, 상기 세라믹 기판(31) 및 플립 칩 소자 또는 다른 팩키지 부품(61)은 인쇄회로기판(100)의 양측에 위치된다. 각 세라믹 기판(31) 및 팩키지 부품(61)은 수지 베이스층(26)보다 높은 강성(rigidity)을 갖는다. 상기 세라믹 기판(31) 및 팩키지 부품(61)은 열적 팽창율이 비슷하다. 이는 열 발생으로 인하여 발생하는 응력 집중이 없는 우수한 팩키지 실장을 효과적으로 실현할 수 있다.
전술한 바와 같이, 전술한 본 발명의 바람직한 일 실시예는 세라믹 기판(31)과 그 세라믹 기판(31)에 일체로 적층된 수지 베이스층(26)을 포함하고, 상기 수지 베이스층(26)은 필름(21)을 형성한 도체 패턴 및 세라믹 기판(31)을 구성하는 적층체를 가압 및 가열함으로써 형성되며, 필름(21)을 형성한 도체 패턴은 열가소성 수지로 이루어진 수지 필름(23)과 그 수지 필름(23)의 일면에 형성된 도체 패턴(23)을 포함하는 인쇄회로기판을 제공한다.
전술한 본 발명의 바람직한 일 실시예에서 설명된 인쇄회로기판에 의하면, 가열 및 가압되는 동안의 온도 수준에 있어 열가소성 수지는 1∼1,000MPa 범위의 탄성율을 갖는다. 도체 패턴 형성 필름(21)은 수지 필름(23)의 일면에만 형성된 도체 패턴(22)을 갖는 일면 도체 패턴 필름(21)이다. 상기 세라믹 기판(31)은 인쇄 도체 패턴(32) 및 서로 접속되고 도체 패턴 형성 필름(21)이 접착된 세라믹 기판(31)의 일면에 형성된 인쇄 전기 소자를 포함한다. 상기 인쇄 도체 패턴(32)은 도체 형성 페이스트를 인쇄한 다음, 상기 도체 형성 페이스트를 소결시킴으로써 형성되고, 상기 인쇄 전기 소자는 도체 형성 페이스트에 접속되도록 전기 소자 형성 페이스트를 인쇄한 다음, 상기 전기 소자 형성 페이스트를 소결시킴으로써 형성된다. 그리고, 상기 인쇄 도체 패턴(32)은 수지 필름(23)을 가로질러 연장한 비아 홀(24)내에 충전된 전기적 도전성 페이스트(50)를 통하여 수지 필름(23)에 형성된 도체 패턴(22)에 접속된다.
전술한 본 발명의 바람직한 일 실시예는, 도체 패턴 형성 필름(21) 및 세라믹 기판(31)을 적층하는 적층단계를 포함하는 인쇄회로기판을 제조하기 위한 방법을 제공하고, 도체 패턴 형성 필름(21)은 열가소성 수지로 이루어진 수지 필름(23)과 수지 필름(23)의 일면에 형성된 도체 패턴(22)을 포함한다. 또한, 이 제조 방법은 도체 패턴 형성 필름(21)과 세라믹 기판(31)을 그들 적층체의 양측에서 가열 및 가압함으로써 접착하는 접착 단계를 포함하여 세라믹 기판(31)에 일체로 적층된 수지 베이스층(26)을 얻는다.
전술한 본 발명의 바람직한 일 실시예에서 설명된 인쇄회로기판의 제조 방법에 의하면, 도체 패턴(22)은 적어도 하나의 금속 성분을 포함하고, 수지 필름(23)을 구성하는 열가소성 수지의 탄성율이 1∼1,000MPa 범위에서 250℃ 미만의 온도 수준에서 접착 단계를 실행하는 것이 바람직하다. 상기 도체 패턴 형성 필름(21)은 수지 필름(23)의 일면에만 형성된 도체 패턴(22)을 갖는 일면 도체 패턴 필름(21)이다.
또한, 전술한 인쇄회로기판의 제조 방법은 적층 단계를 실행하기 전에 인쇄 도체 패턴(32)을 형성하는 인쇄 도체 패턴 형성 단계를 더 포함한다. 상기 인쇄 도체 패턴(32)은 접착 단계에서 도체 패턴 형성 필름(21)이 접착된 세라믹 기판(31)의 일면에 도체 형성 페이스트를 인쇄한 다음, 상기 도체 형성 페이스트를 소결시킴으로써 형성된다.
전술한 인쇄회로기판의 제조 방법은 적층 단계를 실행하기 전에 인쇄 전기 소자를 형성하는 인쇄 전기 소자 형성 단계를 더 포함한다. 상기 인쇄 전기 소자는 접착 단계에서, 도체 패턴 형성 필름(21)이 접착된 세라믹 기판(31)의 일면에 도체 형성 페이스트에 연결되도록 전기 소자 형성 페이스트를 인쇄한 다음, 상기 전기 소자 형성 페이스트를 소결시킴으로써 형성된다.
전술한 인쇄회로기판의 제조 방법은 적층 단계를 실행하기 전에 일단부가 밀폐된 비아 홀(24)내로 전기적 도전성 페이스트(50)를 충전하는 단계를 더 포함한다. 상기 일단부가 밀폐된 비아 홀(24)은 도체 패턴 형성 필름(21)을 가로질러 연장하고, 상기 도체 패턴 형성 필름(21)에 형성된 도체 패턴(22)에 의하여 형성된 바닥면을 갖는다.
그런 다음, 접착 단계에서, 상기 일단부가 밀폐된 비아 홀(24)에 충전된 전기적 도전성 페이스트(50)는 도체 패턴 형성 필름(21)에 형성된 도체 패턴(22)과 세라믹 기판(31)에 형성된 인쇄 도체 패턴(32) 사이의 전기적 접속을 제공한다.
전술한 일 실시예에 의하면, 인쇄회로기판의 제조에 있어, 상기 인쇄 도체 패턴(32)은 도 1d 에 도시한 바와 같이 세라믹 기판(31)에 형성된다. 그런 다음, 상기 인쇄 저항체(33)는 도 1e 에 도시한 바와 같이 세라믹 기판(31)에 형성된다. 그러나, 어떠한 인쇄 도체 패턴을 형성하지 않고 세라믹 기판(31)에 인쇄 저항체(33)를 포함하는 인쇄 전기 소자만을 형성하도록 하는 것이 바람직하다.
이 경우, 최하부측 일면 도체 패턴 필름(21)은 세라믹 기판(31)에 접촉한다. 적층 공정에 있어, 상기 최하부측 일면 도체 패턴 필름(21)은, 전기적 접속이 수지 필름(23)의 비아 홀(24)과 인쇄 저항체(33) 사이에 제공되는 방식으로, 세라믹 기판(31)에 위치된다. 그런 다음, 가열 및 가압 함으로써, 상기 도체 패턴(22)은 도 2 에 도시한 바와 같이 전기적 도전성 조성물(51)(즉, 전기적 도전성 페이스트(50)의 소결 처리를 통하여 얻어진 조성물)을 통하여 인쇄 저항체(33)에 전기적으로 접속된다.
본 실시예에 의하면, 전술한 일 실시예에서 요구된 도체 패턴 형성 공정을 생략할 수 있다. 따라서 제조 공정은 보다 단순하게 될 수 있다.
즉, 상기 세라믹 기판(31)은 도체 패턴 형성 필름이 접착된 세라믹 기판(31)의 일면에 형성된 인쇄 전기 소자만을 포함한다. 상기 인쇄 전기 소자는 전기 소자 형성 페이스트를 인쇄한 다음, 상기 전기 소자 형성 페이스트를 소결시킴으로써 형성된다. 그리고, 상기 인쇄 전기 소자는 수지 필름(23)을 가로질러 연장하는 비아 홀(24)에 충전된 전기적 도전성 페이스트(50)를 통하여 수지 필름(23)에 형성된 도체 패턴(22)에 접속된다.
본 실시예는 적층 단계를 실행하기 전에 인쇄 전기 소자를 형성하는 인쇄 전기 소자 형성 단계를 포함하는 인쇄회로기판의 다른 제조 방법을 제공한다. 상기 인쇄 전기 소자는 접착 단계에서 도체 패턴 형성 필름(21)이 접착된 세라믹 기판의 일면에 전기 소자 형성 페이스트를 인쇄한 다음, 전기 소자 형성 페이스트를 소결시킴으로써 형성된다.
상기 인쇄회로기판의 다른 제조 방법은 적층 단계를 실행하기 전에 일단부가 밀폐된 비아 홀(24)로 전기적 도전성 페이스트(50)를 충전하는 충전 단계를 포함한다. 상기 일단부가 밀폐된 비아 홀(24)은 도체 패턴 형성 필름(21)을 가로질러 연장하고, 도체 패턴 형성 필름(21)에 형성된 도체 패턴(22)에 의하여 형성된 바닥면을 갖는다. 그런 다음, 접착 단계에서, 상기 일단부가 밀폐된 비아 홀(24)에 충전된 전기적 도전성 페이스트(50)는 도체 패턴 형성 필름(21)에 형성된 도체 패턴(22)과 세라믹 기판(31)에 형성된 인쇄 도체 패턴(32) 사이의 전기적 접속을 제공한다.
전술한 일 실시예에 의하면, 상기 수지 필름(23)은 65∼35중량%의 폴리에테르 에테르 케톤 수지 및 35∼65중량%의 폴리에테르이미드(polyetherimide) 수지로 이루어진다. 그러나, 본 발명의 수지 필름은 전술한 수지 필름에 한정되지 않는다. 예를 들면, 수지 필름(23)은 폴리에테르에테르케톤 수지 및 폴리에테르이미드 수지에 비전도성 충전재를 포함하는 필름으로 이루어질 수 있다. 또한, 상기 수지 필름은 폴리에테르에테르케톤(PEEK) 또는 폴리에테르이미드(PEI)만을 이용함으로써 수지 필름(23)을 형성할 수 있다.
또한, 열가소성 폴리이미드 또는 소위 액정 폴리머(liquid crystal polymer) 또는 다른 열가소성 수지가 이용될 수 있다. 사용되는 수지 필름은 1∼1,000MPa 범 위의 탄성율을 가지며, 납땜 공정(즉, 후공정)에서 요구된 충분한 열저항을 갖는 것이 바람직하다.
또한, 전술한 일 실시예에 의하면, 상기 도체 패턴(22)은 도체 포일을 에칭함으로써 형성된 패턴이다. 그러나, 상기 도체 패턴(22)은 금속 성분을 포함한 전기적 도전성 페이스트를 이용함으로써 형성된 패턴일 수 있다.
또한, 전술한 실시예에 의하면, 세라믹 기판(31)은 인쇄회로기판(100)의 일면 전체를 따라 연장한다. 그러나, 인쇄회로기판(100)의 일면의 일부분으로서의 세라믹 기판(31)을 형성할 수 있다. 또한 인쇄회로기판(100)의 양면에 세라믹 기판(31)을 제공할 수 있다. 또한, 상기 세라믹 기판(31)의 양면에 도체 패턴 형성 필름을 접착함으로써 수지 베이스층을 형성할 수 있다.
더욱이, 전술한 각 실시예에 의하면, 상기 인쇄회로기판(100)은 총 4개의 기판을 적층함으로써 형성된다. 그러나, 적층된 층의 총 개수는 특정값에 한정되지 않는다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기한 바와 같은 본 발명에 따른 인쇄회로기판 및 그의 제조방법은 제조 공 정을 단순화 할 수 있는 효과가 있다.

Claims (16)

  1. 세라믹 기판; 및
    상기 세라믹 기판에 일체로 적층된 수지 베이스층을 포함하되,
    상기 수지 베이스층은 도체 패턴 형성 필름과 세라믹 기판으로 구성되는 적층체를 1∼10MPa의 압력하에서 250∼350℃의 온도로 가압 및 가열함으로써 형성되고,
    상기 도체 패턴 형성 필름은 열가소성 수지로 이루어진 수지 필름과, 상기 수지 필름의 일면에 형성된 도체 패턴을 포함하는
    인쇄회로기판.
  2. 제1항에 있어서,
    상기 열가소성 수지는
    가열 및 가압 처리되는 동안의 온도에서 1∼1,000MPa 범위의 탄성율을 갖는
    인쇄회로기판.
  3. 제1항 또는 제2항에 있어서,
    상기 도체 패턴 형성 필름은
    상기 수지 필름의 일면에만 형성된 도체 패턴을 갖는 일면 도체 패턴 필름인
    인쇄회로기판.
  4. 제1항에 있어서,
    상기 세라믹 기판은 인쇄 도체 패턴과, 서로 접속되고 상기 도체 패턴 형성 필름이 접착된 세라믹 기판의 일면에 형성된 인쇄 전기 소자를 포함하고, 상기 인쇄 도체 패턴은 도체 형성 페이스트를 인쇄한 다음, 상기 도체 형성 페이스트를 소결시킴으로써 형성되며, 상기 인쇄 전기 소자는 상기 도체 형성 페이스트에 접속되도록 전기 소자 형성 페이스트를 인쇄한 다음, 상기 전기 소자 형성 페이스트를 소결시킴으로써 형성되며,
    상기 인쇄 도체 패턴은 상기 수지 필름을 가로질러 연장하는 비아 홀내에 충전된 전기적 도전성 페이스트를 통하여 상기 수지 필름에 형성된 도체 패턴에 접속되는
    인쇄회로기판.
  5. 제1항에 있어서,
    상기 세라믹 기판은 상기 도체 패턴 형성 필름이 접착된 세라믹 기판의 일면에 형성된 인쇄 전기 소자를 포함하고, 상기 인쇄 전기 소자는 전기 소자 형성 페이스트를 인쇄한 다음, 상기 전기 소자 형성 페이스트를 소결시킴으로써 형성되며,
    상기 인쇄 전기 소자는 상기 수지 필름을 가로질러 연장한 비아 홀에 충전된 전기적 도전성 페이스트를 통하여 상기 수지 필름에 형성된 도체 패턴에 접속되는
    인쇄회로기판.
  6. 열가소성수지로 이루어진 수지 필름 및 상기 수지 필름의 일면에 형성된 도체 패턴을 포함하는 도체 패턴 형성 필름을 형성하는 도체 패턴 형성 필름 형성 단계;
    상기 도체 패턴 형성 필름과 세라믹 기판을 소정 순서로 일체로 적층하는 적층 단계; 및
    상기 도체 패턴 형성 필름과 세라믹 기판의 적층체의 양측에서 1∼10MPa의 압력하에서 250∼350℃의 온도로 가압 및 가열함으로써 상기 도체 패턴 형성 필름과 세라믹 기판을 접착하여, 상기 세라믹 기판에 일체로 적층된 수지 베이스층을 얻는 접착 단계
    를 포함하는 인쇄회로기판 제조 방법.
  7. 제6항에 있어서,
    상기 도체 패턴은 적어도 하나의 금속 성분을 포함하고, 상기 접착 단계는 상기 수지 필름을 구성하는 열가소성 수지의 탄성율이 1∼1,000MPa 범위이고, 250℃이하의 온도 수준에서 실행되는
    인쇄회로기판 제조 방법.
  8. 제6항 또는 제7항에 있어서,
    상기 도체 패턴 형성 필름은 상기 수지 필름의 일면에만 형성된 상기 도체 패턴을 갖는 일면 도체 패턴 필름인
    인쇄회로기판 제조 방법.
  9. 제6항에 있어서,
    상기 적층 단계를 수행하기 전에, 상기 접착 단계에서 상기 도체 패턴 형성 필름이 접착된 세라믹 기판의 일면에 도체 형성 페이스트를 인쇄한 다음, 상기 도체 형성 페이스트를 소결시킴으로써 인쇄 도체 패턴을 형성하는 인쇄 도체 패턴 형성 단계;
    상기 적층 단계를 수행하기 전에, 상기 접착 단계에서, 상기 도체 패턴 형성 필름이 접착된 세라믹 기판의 일면에 상기 도체 형성 페이스트에 접속되도록 전기 소자 형성 페이스트를 인쇄한 다음, 상기 전기 소자 형성 페이스트를 소결시킴으로써 인쇄 전기 소자를 형성하는 인쇄 전기 소자 형성 단계; 및
    상기 적층 단계를 수행하기 전에, 상기 도체 패턴 형성 필름을 가로질러 연장하고, 상기 도체 패턴 형성 필름에 형성된 도체 패턴에 의하여 형성된 바닥면을 구비하는 일단부가 밀폐된 비아 홀에 전기적 도전성 페이스트를 충전하는 충전 단계를 더 포함하며;
    상기 접착 단계에서, 상기 일단부가 밀폐된 비아 홀에 충전된 전기적 도전성 페이스트는 상기 도체 패턴 형성 필름에 형성된 도체 패턴과 상기 세라믹 기판에 형성된 인쇄 도체 패턴 사이의 전기적 접속을 제공하는
    인쇄회로기판 제조 방법.
  10. 제6항에 있어서,
    상기 적층 단계를 수행하기 전에, 상기 접착 단계에서 상기 도체 패턴 형성 필름이 접착된 세라믹 기판의 일면에 전기 소자 형성 페이스트를 인쇄한 다음, 상기 전기 소자 형성 페이스트를 소결함으로써 인쇄 전기 소자를 형성하는 인쇄 전기 소자 형성 단계 및
    상기 적층 단계를 수행하기 전에, 상기 도체 패턴 형성 필름을 가로질러 연장하고, 상기 도체 패턴 형성 필름에 형성된 도체 패턴에 의하여 형성된 바닥면을 구비하는 일단부가 밀폐된 비아 홀에 전기적 도전성 페이스트를 충전하는 충전 단계를 더 포함하며;
    상기 접착 단계에서, 상기 일단부가 밀폐된 비아 홀에 충전된 전기적 도전성 페이스트는 상기 도체 패턴 형성 필름에 형성된 도체 패턴과 상기 세라믹 기판에 형성된 인쇄 도체 패턴 사이의 전기적 접속을 제공하는
    인쇄회로기판 제조 방법.
  11. 제1항에 있어서,
    상기 수지 베이스층은 두께 방향으로 연속적으로 배치되어 구비되는 복수개의 다층 도체 패턴을 포함하고, 상기 두께 방향으로 서로 이격된 두 개의 도체 패턴을 전기적으로 접속하기 위하여 전기적 도전성 조성물로 충전된 복수개의 비아홀을 포함하며,
    상기 세라믹 기판의 일면에는 상기 전기적 도전성 조성물로 충전된 비아홀을 통해 상기 수지 베이스층의 도체 패턴에 전기적으로 접속되는 인쇄 회로 소자가 형성된
    인쇄회로기판.
  12. 제6항에 있어서,
    상기 도체 패턴 형성 필름은 전기적 도전성 페이스트로 충전된 복수개의 비아홀을 포함하고,
    상기 적층단계는, 상기 복수개의 도체 패턴 형성 필름을 상기 세라믹 기판상에 연속적으로 적층하는 방식으로 실행되고,
    상기 접착 단계는, 각각 도체 패턴을 포함하는 상기 적층된 도체 패턴 형성 필름이 접착될 경우 복수개의 도체 패턴이 상기 베이스 수지층에 다층으로 이루어져, 두께 방향으로 이격된 두 개의 도체 패턴이 상기 비아홀을 통해 전기적으로 접속되고, 상기 세라믹 기판 상에 형성된 인쇄 회로 소자가 상기 비아홀을 통해 상기 수지 베이스층의 도체 패턴에 전기적으로 접속되는 방식으로 실행되는
    인쇄회로기판 제조 방법.
  13. 인쇄 도체 패턴을 포함하는 세라믹 기판;
    상기 세라믹 기판 상에 형성되고, 상기 인쇄 도체 패턴에 전기적으로 접속되는 전기 소자;
    상기 세라믹 기판 상에 일체로 적층되고, 상기 세라믹 기판 및 열가소성 수지로 이루어진 각각의 수지필름과 상기 각 수지 필름의 일면에만 형성된 각각의 수지 베이스층 도체 패턴을 포함하는 복수개의 도체 패턴 형성 필름으로 이루어지는 적층체를 1∼10MPa의 압력하에서 250∼350℃의 온도로 가열 가압함으로써 형성되는 수지 베이스층; 및
    상기 수지 베이스층에 형성되고, 상기 복수개의 도체 패턴 형성 필름 중 다른 도체 패턴 형성 필름의 각 수지 베이스층 도체 패턴을 전기적으로 접속하는 전기적 도전성 조성물로 충전된 복수개의 비아홀
    을 포함하는 인쇄회로기판.
  14. 세라믹 기판 상에 복수개의 도체 패턴 형성 필름을 적층하는 적층 단계; 및
    상기 복수개의 도체 패턴 형성 필름과 세라믹 기판의 적층체의 양측에서 1∼10MPa의 압력하에서 250∼350℃의 온도로 가압 및 가열함으로써 상기 복수개의 도체 패턴 형성 필름과 세라믹 기판을 접착하여, 상기 세라믹 기판 상에 일체로 적층된 수지 베이스층을 얻는 접착 단계
    를 포함하되,
    상기 복수개의 도체 패턴 형성 필름은 열가소성 수지로 이루어진 각각의 수지 필름 및 상기 각 수지 필름의 일면에만 형성된 각각의 수지 베이스층 도체 패턴을 포함하고,
    상기 세라믹 기판은 그 세라믹 기판 상에 형성되고 전기적으로 접속된 인쇄 도체 패턴과 전기 소자를 포함하는
    인쇄회로기판 제조 방법.
  15. 제1항에 있어서,
    상기 수지 필름을 가로 질러 연장하는 비아 홀내에 충전되고 주석과 은으로 제조되는 전기적 도전성 페이스트를 더 포함하고,
    상기 적층체가 가열 가압되는 동안 도전성 페이스트내에서 주석,은 합금이 형성되고,
    상기 세라믹 기판은 전기적 도전성 페이스트를 통하여 도체패턴과 접속되는
    인쇄회로기판.
  16. 제6항에 있어서,
    상기 접착 단계에서
    주석과 은으로 제조된 전기적 도전성 페이스트는 수지 필름을 가로 질러 연장하는 비아 홀내에 충전되고,
    상기 적층체가 가열 가압되는 동안 도전성 페이스트내에서 주석,은 합금이 형성되고, 상기 세라믹 기판은 전기적 도전성 페이스트를 통하여 도체패턴과 접속되는
    인쇄회로기판 제조 방법.
KR1020020033020A 2001-06-13 2002-06-12 인쇄회로기판 및 그의 제조방법 KR100574847B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00179117 2001-06-13
JP2001179117A JP3840921B2 (ja) 2001-06-13 2001-06-13 プリント基板のおよびその製造方法

Publications (2)

Publication Number Publication Date
KR20020094930A KR20020094930A (ko) 2002-12-18
KR100574847B1 true KR100574847B1 (ko) 2006-04-27

Family

ID=19019725

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020033020A KR100574847B1 (ko) 2001-06-13 2002-06-12 인쇄회로기판 및 그의 제조방법

Country Status (9)

Country Link
US (2) US6818836B2 (ko)
EP (1) EP1267596B1 (ko)
JP (1) JP3840921B2 (ko)
KR (1) KR100574847B1 (ko)
CN (1) CN1193646C (ko)
DE (1) DE60227609D1 (ko)
MX (1) MXPA02005828A (ko)
SG (1) SG115480A1 (ko)
TW (1) TW556454B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101125752B1 (ko) * 2009-03-03 2012-03-27 코아셈(주) 인쇄 회로 기판 및 그 제조 방법

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6389010B1 (en) * 1995-10-05 2002-05-14 Intermec Ip Corp. Hierarchical data collection network supporting packetized voice communications among wireless terminals and telephones
TW550997B (en) * 2001-10-18 2003-09-01 Matsushita Electric Ind Co Ltd Module with built-in components and the manufacturing method thereof
JP2003332749A (ja) * 2002-01-11 2003-11-21 Denso Corp 受動素子内蔵基板、その製造方法及び受動素子内蔵基板形成用素板
US6981318B2 (en) * 2002-10-22 2006-01-03 Jetta Company Limited Printed circuit board manufacturing method
JP2004184797A (ja) * 2002-12-05 2004-07-02 Seiko Epson Corp 電子装置及びその製造方法並びに電子機器
JP2004266074A (ja) * 2003-02-28 2004-09-24 Olympus Corp 配線基板
JP4069787B2 (ja) * 2003-04-04 2008-04-02 株式会社デンソー 多層基板およびその製造方法
JP2005039243A (ja) * 2003-06-24 2005-02-10 Ngk Spark Plug Co Ltd 中間基板
JP2005026445A (ja) * 2003-07-02 2005-01-27 North:Kk 多層配線板とその製造方法
JP3709882B2 (ja) 2003-07-22 2005-10-26 松下電器産業株式会社 回路モジュールとその製造方法
DE10333439A1 (de) * 2003-07-23 2005-02-17 Robert Bosch Gmbh Verfahren zur Herstellung eines aus mehreren Verdrahtungsebenen bestehenden Hybrid-Produktes
US20050094465A1 (en) * 2003-11-03 2005-05-05 Netlist Inc. Printed circuit board memory module with embedded passive components
JP4541051B2 (ja) * 2004-07-07 2010-09-08 大日本印刷株式会社 抵抗素子内蔵配線板、抵抗素子内蔵配線板の製造方法
JP2006190901A (ja) * 2005-01-07 2006-07-20 Denso Corp 回路基板、回路基板の製造方法、及び電子回路装置
JP2006253225A (ja) * 2005-03-08 2006-09-21 Denso Corp 回路基板、回路基板の製造方法、及び電子回路装置
US7374811B2 (en) * 2005-04-05 2008-05-20 Sv Probe Pte Ltd. Probe pad structure in a ceramic space transformer
JP4341588B2 (ja) * 2005-06-09 2009-10-07 株式会社デンソー 多層基板及びその製造方法
FI122128B (fi) * 2005-06-16 2011-08-31 Imbera Electronics Oy Menetelmä piirilevyrakenteen valmistamiseksi
US7334323B2 (en) * 2005-07-11 2008-02-26 Endicott Interconnect Technologies, Inc. Method of making mutilayered circuitized substrate assembly having sintered paste connections
JP4544066B2 (ja) * 2005-07-13 2010-09-15 株式会社デンソー 電子制御装置及び電子制御装置の製造方法
WO2007043165A1 (ja) * 2005-10-11 2007-04-19 Fujitsu Limited 多層配線基板及びその製造方法
JP4777764B2 (ja) * 2005-12-08 2011-09-21 ニチコン株式会社 温度補償回路基板の製造方法
KR100797716B1 (ko) * 2006-03-21 2008-01-23 삼성전기주식회사 회로기판이 없는 ｌｅｄ-백라이트유닛 및 그 제조방법
JP2007324550A (ja) * 2006-06-05 2007-12-13 Denso Corp 多層基板
US7808797B2 (en) * 2006-12-11 2010-10-05 Intel Corporation Microelectronic substrate including embedded components and spacer layer and method of forming same
JP5236379B2 (ja) * 2007-08-24 2013-07-17 日本特殊陶業株式会社 Ｉｃ検査装置用基板及びその製造方法
DE102007063282A1 (de) * 2007-12-27 2009-07-02 Robert Bosch Gmbh Verfahren zur Herstellung eines elektrischen Leiters durch Auftragen zumindest einer Paste, insbesondere Dickschichtpaste
KR100990942B1 (ko) 2008-08-29 2010-11-01 주식회사 하이닉스반도체 반도체 패키지용 기판 및 이를 갖는 반도체 패키지
US8076587B2 (en) * 2008-09-26 2011-12-13 Siemens Energy, Inc. Printed circuit board for harsh environments
JP5101451B2 (ja) 2008-10-03 2012-12-19 新光電気工業株式会社 配線基板及びその製造方法
US8289727B2 (en) * 2010-06-11 2012-10-16 Taiwan Semiconductor Manufacturing Company, Ltd. Package substrate
US8957531B2 (en) * 2011-10-20 2015-02-17 International Business Machines Corporation Flat laminate, symmetrical test structures and method of use to gauge white bump sensitivity
EP2793539A4 (en) * 2011-12-16 2016-03-23 Epcos Ag MULTI-LAYERED VITROCERAMIC SUBSTRATE HAVING INCORPORATED RESISTANCE
JP6064479B2 (ja) 2012-09-19 2017-01-25 株式会社ジェイテクト 制御装置および同装置を備えるモータユニット
JP6092572B2 (ja) * 2012-10-30 2017-03-08 株式会社日本マイクロニクス 多層配線基板及びこれを用いたプローブカード
WO2014073038A1 (ja) * 2012-11-06 2014-05-15 日本碍子株式会社 発光ダイオード用基板
JP6125528B2 (ja) * 2012-11-06 2017-05-10 日本碍子株式会社 発光ダイオード用基板および発光ダイオード用基板の製造方法
KR20140134479A (ko) * 2013-05-14 2014-11-24 삼성전기주식회사 인쇄회로기판
US10068445B2 (en) 2015-06-24 2018-09-04 Google Llc Systems and methods of home-specific sound event detection
JP7070684B2 (ja) * 2018-07-25 2022-05-18 株式会社村田製作所 複合基板及び複合基板の製造方法
JP7279324B2 (ja) * 2018-09-14 2023-05-23 富士電機株式会社 半導体モジュール
JP2020064999A (ja) * 2018-10-18 2020-04-23 日本特殊陶業株式会社 配線基板
JP7223672B2 (ja) * 2019-11-08 2023-02-16 日本特殊陶業株式会社 多層配線基板
KR102537710B1 (ko) * 2021-05-28 2023-05-31 (주)티에스이 일괄 접합 방식의 다층 회로기판 및 그 제조 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4629681A (en) * 1983-11-25 1986-12-16 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing multilayer circuit board
KR970009481A (ko) * 1995-07-31 1997-02-24 이형도 다층 세라믹 회로 기판의 제조방법
JP2000091748A (ja) * 1998-09-16 2000-03-31 Dainippon Printing Co Ltd 多層配線基板とその製造方法
KR20010027722A (ko) * 1999-09-15 2001-04-06 이형도 다층인쇄회로기판의 적층방법
US6228467B1 (en) * 1998-01-21 2001-05-08 Mitsubishi Plastics, Inc. Heat-resistant insulating film, raw substrate for printed wiring board using the same and method for producing the substrate
JP2001217356A (ja) * 1999-11-26 2001-08-10 Ibiden Co Ltd 多層回路基板および半導体装置

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5817651A (ja) * 1981-07-24 1983-02-01 Hitachi Ltd 多層回路板とその製造方法
US4401767A (en) * 1981-08-03 1983-08-30 Johnson Matthey Inc. Silver-filled glass
GB2104058A (en) 1981-08-03 1983-03-02 Avx Corp Silver-filled glass metallizing paste
US4436785A (en) * 1982-03-08 1984-03-13 Johnson Matthey Inc. Silver-filled glass
US4459166A (en) * 1982-03-08 1984-07-10 Johnson Matthey Inc. Method of bonding an electronic device to a ceramic substrate
US4521329A (en) 1983-06-20 1985-06-04 E. I. Du Pont De Nemours And Company Copper conductor compositions
US4665468A (en) * 1984-07-10 1987-05-12 Nec Corporation Module having a ceramic multi-layer substrate and a multi-layer circuit thereupon, and process for manufacturing the same
JPS62265796A (ja) * 1986-05-14 1987-11-18 株式会社住友金属セラミックス セラミツク多層配線基板およびその製造法
US4763403A (en) * 1986-12-16 1988-08-16 Eastman Kodak Company Method of making an electronic component
JPH01220893A (ja) 1988-02-29 1989-09-04 Toshiba Corp 多層回路基板
JPH0268992A (ja) * 1988-09-02 1990-03-08 Nec Corp 多層配線基板
JPH02110903A (ja) 1989-08-31 1990-04-24 Murata Mfg Co Ltd 抵抗体の製造方法
JPH0744343B2 (ja) 1990-10-11 1995-05-15 三菱マテリアル株式会社 抵抗内蔵型多層基板
JP2996510B2 (ja) * 1990-11-30 2000-01-11 株式会社日立製作所 電子回路基板
JPH0575260A (ja) 1991-09-17 1993-03-26 Toshiba Corp 多層回路基板の製造方法
JPH06232558A (ja) 1993-02-04 1994-08-19 Toshiba Corp 多層プリント配線板の製造方法
US5622769A (en) * 1993-02-12 1997-04-22 Kabushiki Kaisha Toshiba Ceramic circuit board having a thermal conductivity substrate
JPH06336562A (ja) 1993-05-28 1994-12-06 Hitachi Chem Co Ltd 導電ペースト
JP3087152B2 (ja) * 1993-09-08 2000-09-11 富士通株式会社 樹脂フィルム多層回路基板の製造方法
JP2603053B2 (ja) 1993-10-29 1997-04-23 松下電器産業株式会社 ビアホール充填用導体ペースト組成物並びにそれを用いた両面及び多層プリント基板とその製造方法
EP0651602B1 (en) * 1993-10-29 1999-04-07 Matsushita Electric Industrial Co., Ltd. Conductive paste compound for via hole filling, printed circuit board which uses the conductive paste, and method of manufacturing the same
JPH0818240A (ja) 1994-06-29 1996-01-19 Kyocera Corp 厚膜回路基板
JPH08148828A (ja) 1994-11-18 1996-06-07 Hitachi Ltd 薄膜多層回路基板およびその製造方法
JP2933519B2 (ja) 1995-05-02 1999-08-16 内浜化成株式会社 樹脂の接着方法及び接着強度の向上した異種樹脂を含むプラスチック製品
US5740603A (en) * 1995-07-31 1998-04-21 Samsung Electro-Mechanics Co., Ltd. Method for manufacturing low dielectric constant multiple layer ceramic circuit board
JPH0955583A (ja) 1995-08-11 1997-02-25 Hitachi Ltd 多層配線基板およびその製造方法
JPH09199635A (ja) 1996-01-19 1997-07-31 Shinko Electric Ind Co Ltd 回路基板形成用多層フィルム並びにこれを用いた多層回路基板および半導体装置用パッケージ
JPH09246723A (ja) * 1996-03-11 1997-09-19 Sumitomo Kinzoku Electro Device:Kk 低温焼成セラミック回路基板
JPH09298255A (ja) * 1996-05-01 1997-11-18 Shinko Electric Ind Co Ltd セラミック回路基板及びこれを用いた半導体装置
JP3195236B2 (ja) * 1996-05-30 2001-08-06 株式会社日立製作所 接着フィルムを有する配線テープ，半導体装置及び製造方法
JPH1081857A (ja) 1996-09-05 1998-03-31 Hitachi Cable Ltd 両面接着テープ、リードフレーム及び集積回路装置
TW383435B (en) 1996-11-01 2000-03-01 Hitachi Chemical Co Ltd Electronic device
JPH10178145A (ja) * 1996-12-19 1998-06-30 Texas Instr Japan Ltd 半導体装置及びその製造方法並びに半導体装置用絶縁基板
JP3299679B2 (ja) 1996-12-27 2002-07-08 新光電気工業株式会社 多層配線基板及びその製造方法
WO1998047331A1 (fr) 1997-04-16 1998-10-22 Kabushiki Kaisha Toshiba Tableau de connexions, son procede de fabrication et boitier de semi-conducteur
JPH11168282A (ja) 1997-12-05 1999-06-22 Sharp Corp 抵抗体内蔵多層配線板及びその製造方法
MY126446A (en) * 1998-05-13 2006-10-31 Mitsui Chemicals Incorporated Crystalline polyimide for melt molding having good thermal stability
SG86345A1 (en) * 1998-05-14 2002-02-19 Matsushita Electric Ind Co Ltd Circuit board and method of manufacturing the same
JP3119630B2 (ja) 1998-09-18 2000-12-25 日本電気株式会社 半導体チップモジュール用多層回路基板およびその製造方法
JP3169907B2 (ja) * 1998-09-25 2001-05-28 日本電気株式会社 多層配線構造およびその製造方法
JP3514647B2 (ja) 1999-01-05 2004-03-31 三菱樹脂株式会社 多層プリント配線板およびその製造方法
JP3562568B2 (ja) 1999-07-16 2004-09-08 日本電気株式会社 多層配線基板
JP2001036253A (ja) 1999-07-26 2001-02-09 Shinko Electric Ind Co Ltd 多層配線回路基板及びその製造方法
US6535398B1 (en) * 2000-03-07 2003-03-18 Fujitsu Limited Multichip module substrates with buried discrete capacitors and components and methods for making

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4629681A (en) * 1983-11-25 1986-12-16 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing multilayer circuit board
KR970009481A (ko) * 1995-07-31 1997-02-24 이형도 다층 세라믹 회로 기판의 제조방법
KR0173234B1 (ko) * 1995-07-31 1999-05-01 이형도 다층 세라믹 회로 기판의 제조방법
US6228467B1 (en) * 1998-01-21 2001-05-08 Mitsubishi Plastics, Inc. Heat-resistant insulating film, raw substrate for printed wiring board using the same and method for producing the substrate
JP2000091748A (ja) * 1998-09-16 2000-03-31 Dainippon Printing Co Ltd 多層配線基板とその製造方法
KR20010027722A (ko) * 1999-09-15 2001-04-06 이형도 다층인쇄회로기판의 적층방법
JP2001217356A (ja) * 1999-11-26 2001-08-10 Ibiden Co Ltd 多層回路基板および半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101125752B1 (ko) * 2009-03-03 2012-03-27 코아셈(주) 인쇄 회로 기판 및 그 제조 방법

Also Published As

Publication number Publication date
SG115480A1 (en) 2005-10-28
EP1267596B1 (en) 2008-07-16
MXPA02005828A (es) 2004-12-13
KR20020094930A (ko) 2002-12-18
EP1267596A3 (en) 2004-05-12
US6818836B2 (en) 2004-11-16
US7240429B2 (en) 2007-07-10
CN1193646C (zh) 2005-03-16
DE60227609D1 (de) 2008-08-28
EP1267596A2 (en) 2002-12-18
US20050000725A1 (en) 2005-01-06
JP3840921B2 (ja) 2006-11-01
TW556454B (en) 2003-10-01
CN1391428A (zh) 2003-01-15
JP2002374067A (ja) 2002-12-26
US20020189859A1 (en) 2002-12-19

Similar Documents

Publication Publication Date Title
KR100574847B1 (ko) 인쇄회로기판 및 그의 제조방법
KR100488412B1 (ko) 내장된 전기소자를 갖는 인쇄 배선 기판 및 그 제조 방법
JP5129645B2 (ja) 部品内蔵配線基板の製造方法
KR100811034B1 (ko) 전자소자 내장 인쇄회로기판의 제조방법
KR100502498B1 (ko) 다층 회로 기판 및 그 제조 방법
JP3969192B2 (ja) 多層配線基板の製造方法
JP3867593B2 (ja) プリント基板の製造方法およびその製造方法によって形成されるプリント基板
JPH1145955A (ja) 素子内蔵多層配線基板およびその製造方法
US8217276B2 (en) Multilayer printed circuit board and method of manufacturing multilayer printed circuit board
JP2003017859A (ja) プリント基板の製造方法およびその製造方法によって形成されるプリント基板
JP5221228B2 (ja) 部品内蔵配線基板及びその製造方法
JP2003007768A (ja) 層間接続材、その製造方法及び使用方法
JP2004127970A (ja) 多層基板用素板の製造方法およびその素板を用いた多層基板の製造方法
JP2004273575A (ja) 多層プリント配線基板及びその製造方法
JP2006093439A (ja) 多層基板及びその製造方法
JP2014049732A (ja) 配線基板の製造方法
JP5192864B2 (ja) 部品内蔵配線基板の製造方法
JP2008244029A (ja) 部品内蔵配線基板、配線基板内蔵用部品
JP3900862B2 (ja) プリント基板の製造方法
JP2004172533A (ja) プリント基板の製造方法およびその製造方法によって形成されるプリント基板
JP4841234B2 (ja) ビアアレイキャパシタ内蔵配線基板の製造方法
TW582190B (en) Manufacturing method of build-up process multi layer board
JP2010021369A (ja) 部品内蔵配線基板及びその製造方法
JP2003007367A (ja) 複合セラミック部品の実装面用樹脂シート、および、複合セラミック部品とその製造方法
JP5172410B2 (ja) 部品内蔵配線基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130403

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140411

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160408

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180413

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee