TW556454B - Printed circuit board and its manufacturing method - Google Patents

Printed circuit board and its manufacturing method Download PDF

Info

Publication number
TW556454B
TW556454B TW091112666A TW91112666A TW556454B TW 556454 B TW556454 B TW 556454B TW 091112666 A TW091112666 A TW 091112666A TW 91112666 A TW91112666 A TW 91112666A TW 556454 B TW556454 B TW 556454B
Authority
TW
Taiwan
Prior art keywords
printed
conductor pattern
film
ceramic substrate
conductor
Prior art date
Application number
TW091112666A
Other languages
English (en)
Inventor
Yoshihiko Shiraishi
Koji Kondo
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Application granted granted Critical
Publication of TW556454B publication Critical patent/TW556454B/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894Materials of the insulating layers or coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4605Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0104Properties and characteristics in general
    • H05K2201/0129Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0388Other aspects of conductors
    • H05K2201/0394Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128Assembling formed circuit to base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49162Manufacturing circuit on or in base by using wire as conductive path
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49204Contact or terminal manufacturing
    • Y10T29/49208Contact or terminal manufacturing by assembling plural parts
    • Y10T29/4921Contact or terminal manufacturing by assembling plural parts with bonding
    • Y10T29/49211Contact or terminal manufacturing by assembling plural parts with bonding of fused material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Description

556454 A7 B7 五、發明説明(y 發明背景 (請先閱讀背面之注意事項再填寫本頁) 本發明是關於一種印刷電路板及其製造方法。更特別 是關於一種所謂的複合印刷電路板,其包含積層在陶瓷基 板上的樹脂基板,本發明也關於該複合印刷電路板的製造 方法。 一種所謂包含積層在陶瓷基板上之樹脂基板的複合印 刷電路板是熟知的印刷電路板,其能夠保證優良的熱輻射 與其它的熱性質並實現高密度的電組件安裝。 該複合印刷電路板是以以下方式製造。 首先,將非固化狀態的熱硬化樹脂(例如聚醯亞胺樹 脂或之類的)塗佈在陶瓷物件(即陶瓷基板)上,在其上 形成有印刷導體圖樣與印刷電阻器。其次,將雷射光束施 加到熱硬化樹脂層上的預定部分以打開導孔,以便透過此 樹脂層而延伸。然後,便藉由電鍍或濺散在熱硬化樹脂層 中或之上形成導體圖樣及通道。 經濟部智您財產苟肖工消骨合作社印製 當積層有複數個樹脂基板時,便將另一個非固化狀態 的熱硬化樹脂塗佈在該硬化的熱硬化樹脂上。然後,再重 複上述的處理以得到具有理想樹脂層數量的複合印刷電路 板。 然而,上述的習知技術從將非固化狀態之熱硬化樹脂 塗佈在陶瓷基板的步驟到形成導體圖樣與通道的步驟需要 大量的製造處理。當組成該複合印刷電路板所需的層數爲 大時,會重複相同的步驟以建立每一層,而使製造處理便 的非常複雜。 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X297公釐) -4- 556454 經濟部智您財產笱員工消費合作社印製 A7 _B7五、發明説明(2) 發明槪述 鑑於前述先前技藝的問題,本發明的目的在於提供一 種即使在陶瓷基板上積層有大量樹脂層的情況下也能夠簡 化製造處理的印刷電路板及其製造方法。 爲了完成上述及其他相關的目的,本發明提供一種包 含陶瓷基板以及整體積層在該陶瓷基板上之樹脂基層的印 刷電路板,其中該樹脂基層是藉由對由導體圖樣形成膜與 該陶瓷基板所組成的積層主體進行加壓與加熱所形成,且 該導體圖樣形成膜包括由熱塑性樹脂所構成的樹脂膜與形 成在該樹脂膜之表面上的導體圖樣。 根據此配置,樹脂基層是藉由熱塑性樹脂所構成的樹 脂膜所形成。將該樹脂膜與陶瓷基板一起加壓與加熱以得 到整體形成在陶瓷基板上的樹脂基層。 能夠減少所需要的處理時間。當積層有複數層時,會 藉由將其一起加熱與加壓而一次將這些層結合。所以,本 發明簡化了印刷電路板的製造處理。 根據本發明的印刷電路板,熱塑性樹脂最好是在熱與 壓力處理期間之溫度階度中具有範圍爲1〜1,000 MPa的彈 性係數。 根據此配置,能夠藉由執行壓力處理將該樹脂膜與陶 瓷基板確實地結合在一起,其條件爲樹脂膜的彈性係數充 分地被降低到1〜1,000 MPa的範圍內。 更具體而言,該導體圖樣形成膜最好是單邊的導體圖 樣膜,其在樹脂膜之僅一面上形成有導體圖樣。 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -5- 556454 經濟部智慧財產苟肖工消贤合作社印贤 A7 B7五、發明説明(3) 根據此配置,當積層有複數個導體圖樣形成膜時,便 不需要準備且處理複數個不同種類的導體圖樣形成膜而進 一步簡化製造處理。 再者,該陶瓷基板最好是包含彼此連接的印刷導體圖 樣與印刷電元件,其形成在該陶瓷基板與導體圖樣形成膜 結合的一面上,當印刷電元件是藉由印刷電元件形成糊所 形成以便被連接於導體形成糊,然後燒結電元件形成糊所 形成時,印刷導體圖樣是藉由印刷導體形成糊,然後燒結 該導體形成糊所形成的,而該印刷導體圖樣透過導電錫膏 連接於形成在樹脂膜上的導體圖樣,該導電錫膏充滿於延 伸通過樹脂膜的導孔中。 此配置能夠將印刷電元件沿著陶瓷基板與導體圖樣形 成膜之間的結合面嵌入。由此,能夠減少將安裝於印刷電 路板最外面上之電元件的全部數量。這可導致印刷電路板 的尺寸縮小。 再者,該陶瓷基板最好是包含僅一個形成在與導體圖 樣形成膜結合之表面上的印刷電元件,該印刷電元件是藉 由印刷電元件形成糊,然後燒結該電元件形成糊所形成的 ,且該印刷電元件是透過導電錫膏連接於形成在樹脂膜上 的導體圖樣,該導電錫膏充滿於延伸通過樹脂膜的導孔中 〇 此配置能夠將印刷電元件沿著陶瓷基板與導體圖樣形 成膜之間的結合面嵌入。由此,能夠減少將安裝於印刷電 路板最外面上之電元件的全部數量。這可導致印刷電路板 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X297公釐) -6 - 556454 A7 B7 五、發明説明(4) (請先閲讀背面之注意事項再填寫本頁) 的尺寸縮小。除此之外,不需要在結合有導體圖樣形成膜 之陶瓷基板的表面上形成印刷導體圖樣而進一步簡化製造 處理。 本發明提供一種製造印刷電路板的方法。在積層的步 驟中,積層有導體圖樣形成膜與陶瓷基板。該導體圖樣形 成膜包括由熱塑性樹脂所構成的樹脂膜與形成於該樹脂膜 之表面上的導體圖樣。在結合的步驟中,藉由將導體圖樣 形成膜與陶瓷基板之積層主體的兩側進行加壓與加熱來結 合導體圖樣形成膜與陶瓷基板,因此得到整體積層在陶瓷 基板上的樹脂基層。 本發明的製造方法能夠減少所需的處理時間。當積層 有複數層時,會藉由將其一起加熱與加壓而一次將這些層 結合。所以,本發明簡化了印刷電路板的製造處理。 再者,導體圖樣最好是包含至少一個金屬分量且結合 步驟最好在不低於250°C的溫度階度中執行,其中組成該 樹脂膜之熱塑性樹脂的彈性係數是在1〜1,〇〇〇 MPa的範圍 內。 經濟部智慧財產^s(工消f合作社印製 根據此製造方法,能夠藉由執行壓力處理將該樹脂膜 與陶瓷基板確實地在結合步驟中結合在一起’其條件爲樹 脂膜的彈性係數充分地被降低到1〜1,000 MPa的範圍內。 再者,將溫度提高到250°C或以上對於改良含於導體圖樣 中之金屬組件的表面活動力是有效的。由此’當導體圖樣 向樹脂膜加壓時,該樹脂膜與導體圖樣會確實地結合在一 起,其中該樹脂膜的彈性係數被充分降低° 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 556454 A7 B7 五、發明説明(5) 更具體而言,該導體圖樣形成膜最好是單邊的導體圖 樣膜,其在樹脂膜之僅一面上形成有導體圖樣。 (請先閱讀背面之注意事項再填寫本頁) 根據此配置’當積層有複數個導體圖樣形成膜時,便 不需要準備且處理複數個不同種類的導體圖樣形成膜而進 一步簡化製造處理。 再者,該印刷電路板的製造方法最好進一步包含以下 步驟。 經濟部智;Λ財產局工消費合作社印災 在印刷導體圖樣形成步驟中,印刷導體圖樣是在執行 積層步驟之前形成的。該印刷導體圖樣是藉由將導體形成 糊印刷在陶瓷基板的表面上然後燒結導體形成糊所形成的 ,在結合步驟中導體圖樣形成膜被結合於陶瓷基板之該表 面上。在印刷電元件的形成步驟中,印刷電元件是在執行 積層步驟之前形成的。該印刷電元件是藉由印刷電元件形 成糊以便能夠被連接於陶瓷基板之表面上的導體形成糊, 然後燒結電元件形成糊所形成的,在結合步驟中導體圖樣 形成膜被結合於陶瓷基板之該表面上。而且,在塡充的步 驟中,在執行積層步驟之前,導電錫膏會被塡充於末端關 閉的導孔中。此末端關閉的導孔延伸通過導體圖樣形成膜 且底部是由形成在導體圖樣形成膜上的導體圖樣所定義。 然後,經由結合步驟,塡充於末端關閉之導孔的導電 錫膏提供形成在導體圖樣形成膜上之導體圖樣與形成在陶 瓷基板上之印刷導體圖樣之間的電性連接。 此製造方法能夠將印刷電元件沿著陶瓷基板與導體圖 樣形成膜之間的結合面嵌入。由此,能夠減少將安裝於印 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X297公釐) -8- 556454 A7 B7 五、發明説明(6) 刷電路板最外面上之電元件的全部數量。這可導致印刷電 路板的尺寸縮小。 (請先閱讀背面之注意事項再填寫本頁) 或者是,印刷電路板的製造方法最好進一步包含以下 步驟。在印刷電元件的形成步驟中,印刷電元件是在執行 積層步驟之前形成的。該印刷電元件是藉由將電元件形成 糊印刷在陶瓷基板的表面上然後燒結電元件形成糊所形成 的,其中在結合步驟中導體圖樣形成膜被結合於陶瓷基板 之該表面上。而且,在塡充的步驟中,在執行積層步驟之 前,導電錫膏會被塡充於末端關閉的導孔中。此末端關閉 的導孔延伸通過導體圖樣形成膜且底部是由形成在導體圖 樣形成膜上的導體圖樣所定義。 然後,經由結合步驟,塡充於末端關閉之導孔的導電 錫膏提供形成在導體圖樣形成膜上之導體圖樣與形成在陶 瓷基板上之印刷導體圖樣之間的電性連接。 經濟部智慈財凌^貨工消贽合作杜印製 此製造方法能夠將印刷電元件沿著陶瓷基板與導體圖 樣形成膜之間的結合面嵌入。由此,能夠減少將安裝於印 刷電路板最外面上之電元件的全部數量。這可導致印刷電 路板的尺寸縮小。除此之外,不需要在結合有導體圖樣形 成膜之陶瓷基板的表面上形成印刷導體圖樣而能進一步簡 化製造處理。 簡單圖示說明 本發明之上述及其他目的,特色與優點將參考附圖所 結合的詳細說明得到更淸晰的了解,其中: 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -9- 556454 Α7 Β7 五、發明説明(7) ® 1 A至1 Η爲分別說明本發明較佳實施例之製造印 刷電路板的基本製造處理橫斷面圖。 (請先閲讀背面之注意事項再填寫本頁) 圖2顯示根據本發明另一個實施例之印刷電路板的橫 斷面圖。 基本兀件對照表 21 單邊導體圖樣膜 22 導體圖樣 23 樹脂膜 24 導孔 26 樹脂基層 31 陶瓷基板 32 印刷導體圖樣 33 印刷電阻器,, 50 導電錫膏 51 電傳導複合物 61 封裝零件 經濟部智惡財產^a(工消贤合作社印奴 100 印刷電路板 較佳實施例的說明 以下將參考附圖說明本發明的較佳實施例。所有的圖 形中相同的部分是以相同的參考數字來表示。 以下將參考附圖說明本發明的一較佳實施例。 圖1 Α至1 Η爲分別說明根據本發明較佳實施例之製 本紙張尺度適用中國國家標準(CNS〉Λ4規格(210 X 公釐) -10- 556454 A7 B7 五、發明説明(8) 造印刷電路板步驟的橫斷面圖。 (請先閲讀背面之注意事項再填寫本頁) 圖1A顯示包含形成在樹脂膜23上之導體圖樣22的 單邊導體圖樣膜21。該導體圖樣22具有一預定圖樣,其 是藉由對粘著在樹脂膜23表面上的導體箔(例如根據此 實施例之具有厚度1 8μιη的銅箔)進行蝕刻所形成。該樹 脂膜23是作爲絕緣材料的。根據此實施例,該樹脂膜23 是由65〜35%比重之聚醚酮及比重35〜65%之聚醚醯亞胺樹 脂所構成的熱塑性樹脂膜。該樹脂膜23的厚度爲 25〜75μιη。單邊導體圖樣膜21爲本發明的導體圖樣形成 膜。 在形成圖1 Α中所示的導體圖樣22後,便將二氧化 碳氣體雷射放射於樹脂膜沒有形成導體圖樣22的表面上 。如圖1 B中所示,二氧化碳氣體雷射的放射形成了導孔 24。導孔24爲具有一底部之末端關閉的導孔。該導孔24 的底部是以導體圖樣22來界定。在形成導孔24的處理中 ,精準地控制二氧化碳氣體雷射輸出功率以及放射時間以 便預防導孔24擴張到導體圖樣22的區域中。 經濟部智慈財產场段工消f合作社印製 除了二氧化碳氣體雷射之外,激分子雷射也能夠用來 形成導孔24。再者,也能夠使用鑽孔或其它機械技術來 形成導孔24。然而,使用雷射是比較有利的,其能夠準 確地控制此導孔24的尺寸且因此不會對導體圖樣22造成 任何損害。 在完成如圖1 B中所示之導孔24的形成後,如圖1 C 所示,將每個導孔24充滿作爲層間結合材料的導電錫膏 本紙張尺度適用中國國家標準(CNS ) A4規格(2丨0X 297公釐) -11 - 556454 A7 B7 五、發明説明(9) (請先閱讀背面之注意事項再填寫本頁) 5〇。在此情形中,爲了得到導電錫膏50,將300g的錫粒 與300g的銀粒和60g的松油醇混合。錫粒的平均顆粒直 徑爲5μιη且其特定表面爲〇.5m2/g (即區域/重量比率)。 銀粒的平均顆粒直徑爲1μηι且其特定表面爲UmVg (即 區域/重量比率)。松油醇是一種有機溶劑。然後將此混 合顆粒與有機溶劑揉到混合器中以得到糊。 藉由網板印刷機器將導電錫膏50注入單邊導體圖樣 膜21的導孔24中。然後,導孔24的導電錫膏50會在 140〜160°C的空氣中離開大約30分鐘以將松油醇乾燥。關 於將導電錫膏50充滿於導孔24中的過程,本實施例使用 網板印刷機器。然而,假如充滿的操作被精確地完成時, 也可以應用另一種利用分配器的方法來將導電錫膏50充 滿於導孔24中。 經濟部智慈財產局肖工消費合作社印製 可以利用其它的有機溶劑來取代松油醇。爲了得到導 電錫膏50,該有機溶劑最好是加入有金屬顆粒,且沸點 爲150〜300°C。假如所用的有機溶劑沸點少於150°C的話 ,導電錫膏50的黏性將隨著耗時而有大幅度改變。假如 所用的有機溶劑沸點高於300°C的話,將會花費長時間來 將此有機溶劑進行乾燥。 再者,作爲用以組成導電錫膏50的金屬顆粒,本實 施例使用平均顆粒直徑爲5μηι且其特定表面爲0.5m2/g的 錫粒以及平均顆粒直徑爲Um且其特定表面爲1.2m2/g的 銀粒。這些金屬顆粒的平均顆粒直徑最好在0.5 μηι至 20μϊη的範圍內且其特定表面爲〇.lm2/g至1.5m2/g。 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) -12- 556454 A7 B7 五、發明説明(d (請先閲讀背面之注意事項再填寫本頁) 假如這些金屬顆粒的平均顆粒直徑小於0.5 μιη或當這 些金屬顆粒的特定表面超過1.5m2/g的話,將會需要大量 的有機溶劑來得到對具有充滿導孔具有較佳黏性的糊。當 導電錫膏含有大量的有機溶劑時,便會花費長時間來將此 有機溶劑進行乾燥。假如乾燥處理無法令人滿意地結束時 ,在用來結合各層的加熱處理期間將會產生大量的氣體。 在導孔24中會容易出現空隙。這將會惡化層間結合能力 的可靠度。 另一方面,假如這些金屬顆粒的平均顆粒直徑超過 20μηι或當這些金屬顆粒的特定表面小於0.1m2/g的話,將 導電錫膏50充滿於導孔24中會變得困難。該金屬顆粒會 不均勻地擴散。即使將其加熱,也會難以形成後述之均勻 混合的電傳導複合物5 1。這將無法確保層間結合能力的 可靠度。 經濟部智慧財產a (工消費合作钍印災 再者,在將導電錫膏50充滿於導孔24中之前,最好 是在體圖樣22上之面對導孔24的部分處稍微地施加蝕刻 處理。更甚者,最好是在導體圖樣22上面對導孔24的部 分處施加還原處理。這些處理將會導致後述通過連接的成 功形成。 圖1D顯示厚度爲0.6〜1.0mm的陶瓷基板31。導體形 成糊被圖樣印刷於陶瓷基板3 1的上表面。然後,將導體 形成糊燒結以形成印刷導體圖樣32。 根據此實施例,印刷導體圖樣32是以以下方式所形 成的。藉由將銀粒與玻璃粒與有機溶劑揉在一起來製造導 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -13- 556454 A7 B7 五、發明説明(j (請先閱讀背面之注意事項再填寫本頁) 體形成糊。然後將所得到的導體形成糊在溫度600〜900°C 加熱大約60分鐘,而形成印刷導體圖樣32。根據此實施 例,加入導體形成糊中的金屬顆粒爲銀粒。然而,最好在 銀粒中混合白金顆粒與鈀粒。 在形成如圖1D所示的印刷導體圖樣32之後,便將 電阻器形成糊圖樣印刷於陶瓷基板3 1的上表面。該電阻 器形成糊雜亂地伸展於印刷導體圖樣的預定部分之間,將 被燒結以形成如圖1E所示的印刷電阻器33。該印刷電阻 器33爲印刷電元件。 根據此實施例,電阻器形成糊是藉由將二氧化釕( Ru〇2)顆粒及玻璃顆粒與有機溶劑揉在一起所製造的。 然後將所得到的電阻器形成糊在溫度600〜900°C加熱 大約60分鐘,而形成印刷電阻器33。 根據此實施例,加入於電阻器形成糊中的電阻器顆粒 是二氧化釕。然而,最好是使用二氧化矽(Si02 )粒或硼 化鑭(LaB6 )粒。再者,能夠藉由印刷且燒結電容器的 電元件來形成印刷電元件。 經濟部智慈財產笱貨工消贤合作社印製 更甚者,假如必須要準確地調整印刷電阻器的電阻値 時,最好是對所形成的印刷電阻器33施加雷射微調。 在完成如圖1C所示將導電錫膏50充滿於單邊導體圖 樣膜2 1的導孔2 4中並形成如圖1 E所示之陶瓷基板3 1上 的印刷電阻器3 3之後,如圖1F所示,複數個(例如根據 本實施例爲3個)單邊導體圖樣膜21便堆疊陶瓷基板3 1 上。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -14- 556454 A7 B7 五、發明説明(j (請先閲讀背面之注意事項再填寫本頁) 在此情形中,各個單邊導體圖樣膜2 1的導體圖樣22 在安裝在陶瓷基板31上時是面向上的。換句話說,單邊 導體圖樣膜2 1是以此方式積層的,即沒有導體圖樣22之 單側導體圖樣膜21的一面面對著具有導體圖樣22形成於 其上之鄰近單邊導體圖樣膜21的一面。陶瓷基板31是置 於多層之單邊導體圖樣膜21的下方,其中印刷導體圖樣 32與印刷電阻器33面向上。最下方的單邊導體圖樣膜21 是以此方式安裝在陶瓷基板3 1上的,即樹脂膜23的導孔 24剛好置於印刷導體圖樣32的上方,該導孔24電性連 接於印刷導體圖樣32的預定部分。 在完成如圖1F所示之將單邊導體圖樣膜21堆疊在陶 瓷基板31上之後,便藉由在真空壓力機器下的加熱將壓 製力以上下方式施加於多層組合,並同時保持多層組合於 預定的高溫中。根據此實施例,會將多層組合加熱到 25 0〜3 50°C的溫度階度且在1〜lOMPa的壓製力下加壓約 10〜20分鐘。 經濟部智您財是局肖工消骨合作杜印奴 透過上述在真空處理的加熱,各個單邊導體圖樣膜 21與陶瓷基板31是彼此結合成如圖1G中所示。該樹脂 膜23是由相同的熱塑性樹脂材料所構成的。所以,該樹 脂膜23能夠輕易地熔化並結合進樹脂基層26中。 再者,導電錫膏50在導孔24被燒結且變成電傳導複 合物5 1。此電傳導複合物5 1提供鄰近導體圖樣22的層 間連接。更甚者,此電傳導複合物5 1提供導體圖樣22與 連接於印刷電阻器33之印刷導體圖樣32之間的連接,因 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X 297公釐) -15- 556454 A7 B7__ 五、發明説明(^ 而’得到一個具有印刷電阻器33嵌入其中的多層印刷電 路板100。在此情形中,電傳導複合物5丨是一種層間結 (請先閱讀背面之注意事項再填寫本頁) 合材料。此電傳導複合物5丨與導孔24合作組成一個通道 〇 以下將簡單說明導體圖樣22的層間結合機構。 在導孔24中塡充且乾燥的導電錫膏50包含了錫粒與 銀粒。錫粒的熔點爲23 3 °C而銀粒的熔點爲96 TC。因此 ’當將導電錫膏50加熱到250〜3 50°C的溫度階度時,錫 粒會熔解並黏在銀粒周圍。 在此條件中持續加熱的處理可使熔解的錫開始從銀粒 的表面擴散出去。因此,便形成了錫與銀的合金(其熔點 爲4 80°C )。在此情形中,1〜l〇MPa的壓製力會被施加到 導電錫膏50。根據錫與銀合金的形成,電傳導複合物5 1 是形成於導孔24中的。該電傳導複合物5 1是由透過燒結 處理所得到的整體合金所構成。 經濟部智慧財產咼a (工消f合作社印奴 在電傳導複合物5 1形成於導孔24中的期間,電傳導 複合物51會受到壓製力且向導孔24的底部(其爲導體圖 樣22的一面)加壓。在此條件下,固相擴散會發生在含 於電傳導複合物5 1中的錫分量以及組成導體圖樣22之銅 箔的銅複合物之間。所以,固相擴散層便形成於其邊界。 所形成的固相擴散層提供了電傳導複合物5 1與導體圖樣 22之間的電性連接。 再者,由於施加到前述之導體形成糊中的燒結處理, 使得印刷導體圖樣32在印刷導體圖樣32與陶瓷基板3 1 本紙張尺度適用中國國家標準(CNS ) A4規格(21〇><297公楚^ -16- 556454 A7 B7 五、發明説明(j (請先閲讀背面之注意事項再填寫本頁) 之間接近邊界處具有豐富的玻璃區域。此豐富的玻璃區域 包含豐富的玻璃分量。另一方面,印刷導體圖樣32在相 對面側具有豐富的銀區域。此豐富的玻璃區域包含豐富的 玻璃分量。如同上述導體圖樣之間的層間結合機構,透過 形成於導體圖樣22與電傳導複合物5 1之間的固相擴散層 所構成的途徑可提供導體圖樣22與印刷導體圖樣32之間 的電連接,該電傳導複合物5 1延伸於導孔24中,且該固 相擴散層形成於印刷導體圖樣32與電傳導複合物5 1之間 〇 當在真空壓力機器下藉由加熱將樹脂膜23加熱與加 壓時,樹脂膜23的彈性係數會減少到大約5〜40MPa的階 度。導體圖樣22,印刷導體圖樣32與電傳導複合物51 在被加熱到25(TC或以上時會具有改良的活動力。因此, 在導體圖樣22,印刷導體圖樣32,電傳導複合物51與樹 脂膜23確實地結合時,能夠確實地將各個樹脂膜23與陶 瓷基板3 1結合在一起。 經濟部智慧財產场貨工消费合作社印奴 在加熱與加壓處理期間,樹脂膜23的彈性係數最好 是在1〜1,000 MPa的範圍內。假如樹脂膜23的彈性係數 超過i,000 MPa的話,在樹脂膜23之間便不會發生熱熔 化。導體圖樣2 2將會受到強大壓力且可能被破壞或是損 害。另一方面,假如樹脂膜2 3的彈性係數低於1 μ P a的 話,樹脂膜23將無法在加熱與加壓處理期間保持其形狀 。這會造成導體圖樣22的漂流並使其難以形成印刷電路 板 100 〇 ^紙張尺度適用中國國家標隼(CNS ) Λ4規格(210X297公釐) 一 ' -17- 556454 A7 B7 五、發明説明(^ (請先閱讀背面之注意事項再填寫本頁) 在得到上述的印刷電路板100之後,如圖1 Η中所示 ,便將倒裝片元件或其它的封裝零件61安裝在形成於印 刷電路板1 〇〇上表面之導體圖樣22的預定部分上。然後 將所安裝的封裝零件61焊接以完成封裝零件的安裝。 再者,在上述的製造方法中,如圖1C中所示的處理 相當於本實施例的塡充步驟。如圖1D中所示的處理相當 於本實施例的印刷導體圖樣形成步驟。如圖1Ε中所示的 處理相當於本實施例的印刷電元件形成步驟。如圖1F中 所示的處理相當於本實施例的積層步驟。再者,如圖1 F 中所示將積層主體加熱與加壓的處理以形成如圖1G中所 示的印刷電路板100相當於本實施例的結合步驟。 經濟部智慈財/1^8工消费合作杜印製 根據上述的配置與製造方法,將複數個單邊導體圖樣 膜21與陶瓷基板31積層在一起。該積層主體會從其兩側 被加壓與加熱,因而同時結合各個樹脂膜23與陶瓷基板 3 1。因此,積層的樹脂膜23會變成置於陶瓷基板3 1上的 樹脂基層26。所以,便能夠得到所謂多成複合基板的印 刷電路板100。從上述的說明淸楚可見,此實施例提供了 相較於習知方法較爲簡單的新穎製造方法。 再者,積層在陶瓷基板31上的單邊導體圖樣膜21具 有相同的配置。因爲沒有必要去準備並處理複數種導體圖 樣形成膜,這對於製造過程的簡化是有利的。 更甚者’此印刷電路板100包括在其下側的陶瓷基板 3 1。如圖1 Η中所示,其變成能夠在印刷電路板1 〇〇的上 表面上安裝電元件61。印刷電阻器33被嵌入於印刷電路 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ 297公釐) -18- 556454 A7 B7 五、發明説明(^ 板100中。其變成能夠提供一種可以保證優良熱輻射及其 它熱性質並實現高密度電組件安裝的印刷電路板。 (請先閲讀背面之注意事項再填寫本頁) 再者,根據如圖1 Η中所示的封裝安裝結構,陶瓷基 板3 1與倒裝片元件或其它封裝零件6 1是置於印刷電路板 100的兩側。陶瓷基板31與封裝零件61的堅硬度皆高於 樹脂基層26。陶瓷基板3 1與封裝零件61具有相同的熱 擴散係數。這對實現優良的封裝安裝是有效的,其不會因 熱的產生而有任何集中壓力發生。 從上述的說明淸晰可見,本發明之上述的一較佳實施 例提供了包含了陶瓷基板(31)與整體積層在陶瓷基板( 3 1 )上之樹脂基層(26 )的印刷電路板,其中樹脂基層( 26)是藉由對由導體圖樣形成膜(21)與陶瓷基板(31) 所構成之積層主體進行加熱與加壓所形成的,且該導體圖 樣形成膜(21)包括由熱塑性樹脂所構成的樹脂膜(23) 與形成在樹脂膜(23)之表面上的導體圖樣(22)。 經濟部智慧財產苟肖工消費合作社印製 根據本發明之上述一較佳實施例所揭示的印刷電路板 ,熱塑性樹脂最好是在熱與壓力處理期間之溫度階度中具 有範圍爲1〜1,000 MPa的彈性係數。該導體圖樣形成膜( 21)是單邊的導體圖樣膜(21),其在樹脂膜(23)之僅 一面上形成有導體圖樣(22)。陶瓷基板(31)包含彼此 連接的印刷導體圖樣(32 )與印刷電元件(33 ),其形成 在該陶瓷基板(31)與導體圖樣形成膜(21)結合的一面 上。當印刷電元件(33 )藉由印刷電元件形成糊所形成以 便被連接於導體形成糊然後燒結電元件形成糊時,印刷導 ^紙浪尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) -19 - 556454 A7 B7 五、發明説明(d (請先閲讀背面之注意事項再填寫本頁) 體圖樣(32 )是藉由印刷導體形成糊,然後燒結該導體形 成糊所形成的。而且,該印刷導體圖樣(32 )是透過導電 錫膏(50)連接於形成在樹脂膜(23 )上的導體圖樣(22 ),該導電錫膏充滿於延伸通過樹脂膜(23)的導孔(24 )中。 本發明的上述一較佳實施例提供一種製造印刷電路板 的方法,其包含積層導體圖樣形成膜(2 1 )與陶瓷基板( 3 1 )的積層步驟,該導體圖樣形成膜(2 1)包括由熱塑性 樹脂所構成的樹脂膜(23)與形成於該樹脂膜(23)之表 面上的導體圖樣(22)。再者,此製造步驟包含一結合步 驟,藉由從導體圖樣形成膜(2 1 )與陶瓷基板(3 1 )之積 層主體的兩側進行加壓與加熱來結合導體圖樣形成膜(21 )與陶瓷基板(31),因此得到整體積層在陶瓷基板(31 )上的樹脂基層(26 )。 經濟部智¾財產:iir a(工消f合作社印奴 根據揭示於本發明之上述一較佳實施例中的印刷電路 板製造方法,該導體圖樣(22)最好是含有至少一個金屬 分量且其結合步驟最好在不低於250°C的溫度階度中執行 ’其中組成該樹脂膜(23 )之熱塑性樹脂的彈性係數是在 1〜1,000 MPa的範圍內。該導體圖樣形成膜(21 )是單邊 的導體圖樣膜(2 1 ),其在樹脂膜(23 )之僅一面上形成 有導體圖樣(22)。 所揭示的印刷電路板製造方法最好進一步包含在執行 積層步驟之前形成印刷導體圖樣(32 )的印刷導體圖樣形 成步驟。該印刷導體圖樣(32 )是藉由將導體形成糊印刷 本紙張尺度適用中國國家標準(CNS ) A4規格(21〇Χ297公釐) -20- 556454 A7 B7 五、發明説明( (請先閱讀背面之注意事項再填寫本頁) 在陶瓷基板(3 1 )的表面上然後燒結導體形成糊所形成的 ,在結合步驟中導體圖樣形成膜(21 )被結合於陶瓷基板 之該表面上。 所揭示的印刷電路板製造方法進一步包含在執行積層 步驟之前形成印刷電元件的印刷電元件形成步驟。該印刷 電元件(33 )是藉由印刷電元件形成糊以便能夠被連接於 陶瓷基板(3 1 )之表面上的導體形成糊,然後燒結電元件 形成糊所形成的,在結合步驟中導體圖樣形成膜(21 )被 結合於陶瓷基板之該表面上。 所揭示的印刷電路板製造方法進一步包含在執行積層 步驟之前將導電錫膏(50)注入末端關閉之導孔(24)的 塡充步驟。此末端關閉的導孔(24 )延伸通過導體圖樣形 成膜(21)且其底部是由形成在導體圖樣形成膜(21)上 的導體圖樣(22)所定義。 經濟部智^財1^只工消货合作杜印製 然後,在結合步驟中,塡充於末端關閉之導孔(24 ) 中的導電錫膏(50)提供形成在導體圖樣形成膜(21)上 之導體圖樣(22 )與形成在陶瓷基板(3 1 )上之印刷導體 圖樣(32)之間的電性連接。 根據上述的一個實施例,在印刷電路板的製造中,如 圖1D所示將印刷導體圖樣32形成在陶瓷基板31上。然 後,如圖1E所示將印刷電阻器33形成在陶瓷基板31。 然而最好是在陶瓷基板3 1上只有形成印刷電元件(包括 印刷電阻器33 ),而不要形成任何印刷導體圖樣。 在此情形中,最下方的單邊導體圖樣膜2 1會與陶瓷 本紙張尺度適用中國國家標準(CNS ) Λ4規格(21〇X 297公釐) -21 - 556454 A7 B7 五、發明説明(^ (請先閱讀背面之注意事項再填寫本頁) 基板3 1相接觸。在積層的過程中,將最下方的單邊導體 圖樣膜21置於陶瓷基板3 1上以提供樹脂膜23的導孔24 與印刷電阻器33之間的電性連接。然後,藉由施加加熱 壓力,如圖2所示導體圖樣22會經由電傳導複合物5 1 ( 即經由對導電錫膏50之燒結處理所得到的複合物)而電 性連接於印刷電阻器33。 根據此實施例,能夠省略在上述一實施例中所需的印 刷導體圖形成過程而進一步簡化製造過程。 也就是說,陶瓷基板(3 1 )包含的只有形成在陶瓷基 板(3 1 )表面上的印刷電元件(33 ),其中導體圖樣形成 膜(21 )與陶瓷基板(31 )結合。該印刷電元件(33 )是 藉由印刷電元件形成糊然後燒結電元件形成糊所形成的。 而且,該印刷電元件(33 )透過導電錫膏(50 )連結於形 成在樹脂膜(23)上的導體圖樣(22),該導電錫膏(50 )被充滿於延伸通過樹脂膜(23 )的導孔(24 )中。 經濟部智悠財產场肖工消費合作社印贤 此實施例提供另一個印刷電路板的製造方法,其包含 在執行積層步驟之前形成印刷電元件(3 3 )的印刷電元件 形成步驟。該印刷電元件(33 )是藉由將電元件形成糊印 刷在陶瓷基板(3 1 )的表面上,然後燒結電元件形成糊所 形成的,在結合步驟中導體圖樣形成膜(21 )被結合於陶 瓷基板之該表面上。 另一個印刷電路板製造方法包含在執行積層步驟之前 將導電錫膏(50)注入末端關閉之導孔(24)的塡充步驟 。此末端關閉的導孔(24 )延伸通過導體圖樣形成膜(2 1 本紙張^度適用中國國家標準(CNS ) A4規格(210X297公釐) -22- 556454 A7 B7 五、發明説明(2(j (請先閱讀背面之注意事項再填寫本頁) )且其底部是由形成在導體圖樣形成膜(21)上的導體圖 樣(22 )所定義。在結合步驟中,塡充於末端關閉之導孔 (24 )中的導電錫膏(50 )提供了形成在導體圖樣形成膜 (21)上之導體圖樣(22)以及形成在陶瓷基板(31)上 之印刷導體圖樣(32 )之間的電性連接。 根據上述的一實施例,該樹脂膜23是由65〜35%比重 之聚醚酮及比重35〜65%之聚醚醯亞胺樹脂所構成的。然 而,本發明的樹脂膜並不受限於所揭示的該樹脂膜。例如 ,樹脂膜23可以是由包含加入到聚醚酮樹脂及聚醚醯亞 胺樹脂中之非傳導性塡料的一種膜所構成。也可以只使用 聚醚酮(PEEK )或聚醚醯亞胺(PEI)來形成樹脂膜23。 再者,能夠使用熱塑性聚醯亞胺,一種所謂的液晶聚 合物或其它的熱塑性樹脂。較爲理想的是使用的樹脂膜具 有彈性係數在1〜l,000MPa的範圍內且在焊接的過程中擁 有足夠的熱抵抗力(即在後處理中)。 經濟部智慧財產局a(工消f合作杜印奴 更甚者,根據本發明上述的一實施例,導體圖樣22 是藉由蝕刻導體箔所圖樣形成的。然而,也能夠利用含有 金屬分量的導電錫膏來圖樣形成導體圖樣22。 更甚者,根據上述的實施例,陶瓷基板3 1整個沿著 印刷電路板100的一側延伸。然而,也能夠將陶瓷基板 31形成爲印刷電路板100之一表面的一個部分。也能夠 在印刷電路板1 00的兩面上設有陶瓷基板3 1。也能夠藉 由將導體圖樣形成膜結合在陶瓷基板3 1的兩面上來形成 樹脂基層。 本紙張尺度適用中國國家標率(CNS ) A4規格(210><297公釐) -23- 556454 A7 B7 五、發明説明(21) 此外,根據上述的每個實施例,該印刷電路板1 00是 藉由積層總共四個基板所形成的。然而,積層的數量並不 受限於此特定値。 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局B(工消费合作社印贤 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X 297公釐) -24-

Claims (1)

  1. 556454 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8六、申請專利範圍 附件2 第9 1 1 1 2666號專利申請案 中文申請專利範圍修正本 民國92年6月27日修正 1. 一種印刷電路板,包含: 陶瓷基板(3 1 ); 整體積層在該陶瓷基板(31)上的樹脂基層(26), 該樹脂基層(2 6 )是藉由對由導體圖樣形成膜(2 1 )與該 陶瓷基板(3 1 )所構成的積層主體進行加熱與加壓所形成 的,該導體圖樣形成膜(2 1 )包括由熱塑性樹脂所構成的 樹脂膜(23); 多數導體圖樣,相對於該樹脂基層的厚度方向中,以 多層之方式,內藏在該樹脂基層內;及 多數導孔,形成在該樹脂基層中,該等導孔被塡入以 電氣連接不同層中之導體圖樣之導電組成物。 2. 根據申請專利範圍第1項所述之印刷電路板,其中 該熱塑性樹脂在該加熱與加壓處理期間的溫度階度中具有. 範圍爲1〜1,000 MPa的彈性係數。 3. 根據申請專利範圍第1或2項所述之印刷電路板’ 其中該導體圖樣形成膜(2 1 )爲單邊的導體圖樣膜(2 1 ) ,其僅在該樹脂膜(23)之一面上形成有導體圖樣(22) 〇 4. 根據申請專利範圍第1項所述之印刷電路板’其中 該陶瓷基板(3 1 )包含彼此連接的印刷導體圖樣(3 2 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家揉率(CNS ) A4規格(210X297公釐) 556454 A8 Β8 C8 D8 六'申請專利範圍 )與印刷電元件(3 3 ),其形成在該陶瓷基板(3 1 )與導 體圖樣形成膜(2 1 )結合的一面上,當該印刷電元件(3 3 )是藉由印刷電元件形成糊以便被連接於該導體形成糊, 然後燒結該電元件形成糊所形成時,該印刷導體圖樣(32 )是藉由印刷導體形成糊,然後燒結該導體形成糊所形成 的,及 該印刷導體圖樣(32 )是透過導電錫膏(50 )連接於 形成在該樹脂膜(2 3 )上的導體圖樣(2 2 ),該導電錫膏 充滿於延伸通過該樹脂膜(23 )的導孔(24 )中。 5. 根據申請專利範圍第1項所述之印刷電路板,其中 該陶瓷基板(3 1 )包含形成在其與導體圖樣形成膜( 2 1 )結合之表面上的僅一個印刷電元件(3 3 ),該印刷電 元件(3 3 )是藉由印刷電元件形成糊,然後燒結該電元件 形成糊所形成的,及 該印刷電元件(3 3 )是透過導電錫膏(50 )連接於形 成在該樹脂膜(2 3 )上的導體圖樣(2 2 ),該導電錫膏充 滿於延伸通過樹脂膜(23 )的導孔(24 )中。 6. —種印刷電路板的製造方法,包含: 積層導體圖樣形成膜(2 1 )與陶瓷基板(3 1 )的積層 步驟,該導體圖樣形成膜(2 1 )包括由熱塑性.樹脂所構成 的樹脂膜(23 )以及形成於該樹脂膜(23 )之表面上的導 體圖樣(22);及 結合步驟,藉由從該導體圖樣形成膜(2 1 )·與陶瓷基 板(3 1 )之積層主體的兩側進行加壓與加熱來結合該導體 本紙張尺度逋用中國國家梂準(CNS ) A4規格(210x297公釐) " : "~ --------— (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 556454 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8六、申請專利範圍 圖樣形成膜(2 1 )與陶瓷基板(3 1 ),因而得到整體積層 在該陶瓷基板(31)上的樹脂基層(26)。 7 .根據申請專利範圍第6項所述之印刷電路板的製造 方法,其中該導體圖樣(22)含有至少一個金屬分量且該 結合步驟是在不低於25 0°C的溫度位準中執行,其中組成 該樹脂膜(23 )之熱塑性樹脂的彈性係數是在1〜1,000 MPa的範圍內。 8. 根據申請專利範圍第6或7項所述之印刷電路板的 製造方法,其中該導體圖樣形成膜(21)是單邊的導體圖 樣膜(2 1 ),其在該樹脂膜(23 )的只有一面上形成有導 體圖樣(22)。 9. 根據申請專利範圍第6項所述之印刷電路板的製造 方法,進一步包含: 在執行該積層步驟之前形成印刷導體圖樣(32 )的印 刷導體圖樣形成步驟,該印刷導體圖樣(32 )是藉由將導 體形成糊印刷在陶瓷基板(3 1 )的表面上然後燒結導體形 成糊所形成的,在該結合步驟中導體圖樣形成膜(2 1 )被 結合於陶瓷基板之該表面上; 在執行該積層步驟之前形成印刷電元件(3 3 )的印刷 電元件形成步驟,該印刷電元件(3 3 )是藉电印刷電元件 形成糊以便能夠被連接於該陶瓷基板(3 1 )之表面上的導 體形成糊,然後燒結電元件形成糊所形成的,在該結合步 驟中導體圖樣形成膜(2 1 )被結合於陶瓷基板之該表面上 ;及 本紙張尺度適用中國國家揉準(CNS ) A4規格(210X297公釐) : -3- (請先閱讀背面之注意事項再填寫本頁) 556454 A8 B8 C8 D8 __ 六、申請專利範圍 (請先閲讀背面之注意事項再填寫本頁) 在執行該積層步驟之前將導電錫膏(5 0 )注入末端關 閉之導孔(24 )的塡充步驟,該末端關閉的導孔(24 )延 伸通過導體圖樣形成膜(21)且其底部是由形成在導體圖 樣形成膜(21 )上的該導體圖樣(22)所定義, 其中在該結合步驟中,塡充於末端關閉之導孔(24 ) 中的導電錫膏(50)提供了形成於該導體圖樣形成膜(21 )上之導體圖樣(22 )以及形成於該陶瓷基板(3 1 )上之 印刷導體圖樣(32 )之間的電性連接。 I 0.根據申請專利範圍第6項所述之印刷電路板.的製 造方法,進一步包含: 在執行該積層步驟之前形成印刷電元件(3 3 )的印刷 電元件形成步驟,該印刷電元件(33 )是藉由將電元件形 成糊印刷在該陶瓷基板(3 1 )的表面上,然後燒結該電元 件形成糊所形成的,在該結合步驟中導體圖樣形成膜(2 1 )被結合於陶瓷基板之該表面上;及 經濟部智慧財產局員工消費合作社印製 在執行積層該步驟之前將導電錫膏(50)注入末端關 閉之導孔(24 )的塡充步驟,該末端關閉的導孔(24 )延 伸通過導體圖樣形成膜(2 1 )且其底部是由形成於該導體 圖樣形成膜(2 1 )上的該導體圖樣(22 )所定義, 其中,在該結合步驟中,塡充於末端關閉之導孔(24 )中的該導電錫膏(50 )提供了形成於該導體圖樣形成膜 (21 )上之導體圖樣(22 )以及形成於該陶瓷基板(31 ) 上之印刷導體圖樣(32 )之間的電性連接。 ‘ II .根據申請專利範圍第1項所述之印刷電路板,更 本紙張尺度逋用中國國家揉率(CNS ) A4規格(210X297公釐) : 一 -4 - 556454 A8 B8 C8 D8 申請專利範圍 之 樣 圖 樹1 該導 在藏 露內 曝導 樣該 圖與 體係 導樣 一 圖 含體 包導 上 面 表 的 層 基 匕曰 之基 露脂 曝樹 該在 成 形 由 經 成 組 電 導 之 中 孔 導 之 中 層 利 專 請 甲 據 根 2 11 更 板 路 電 刷 印 之 。 述 接所 連項 以 1 加 1 物第 圍 包樹 在圖 成體 形導 由該 經接 一 1 達 以 加 物 成 組 電 導 之 中 孔 導 之 中 層 基 旨 之 樣 圖 導 藏 內 與 係 其 樣 圖 豊 導 1 含 層 基 脂 樹 該 於 位 係 樣 經濟部智慧財產局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 印 之 。 述 間所 之頃 板 2 基1 瓷第 陶圍 與範 更該 板間 路之 電板 刷基 瓷 陶 該 與 層 基 脂 樹 該 於 位 阻 電 刷 印 一 含 包 利 專 請 甲 據 根 之 間 板 基 瓷 陶 該 與 層 基 匕曰 月 樹 該 於 位 與 係 阻。 電接 用1 印樣 圖 澧 MOH 更該, , 板間 路之 電板 刷基 印瓷 之陶 述該 所與 項層 11基 第脂 圍樹 範該 利於 專位 請阻 申電 據刷 根印 14一 含 包 中 層 基 匕曰 月 樹 該 在 成 形 由 。 經接 樣連 圖以 體加 導物 藏成 內組 該電 與導 係之 阻中 電孔 刷導 印之 含 包 板 路 電 刷 印 昏一一 種 瓷 陶 該 與 係 層 基 匕曰 月 樹 該 成 作 膠 塑 熱 由•, , 板層 基基 瓷脂 陶樹 樹 在及, 露層 曝多 含之 包中 層層 多基 該脂 '樹 該 於 藏 內 及 層 樣一 ;圖的 體體上 一 導面 成數表 作多層 板 基 基 脂 層 多 該 在 >111 安 以 入 塡 被。 孔樣 導圖 等體 該導 ,之 中中 層層 基同 脂不 樹在 該接 於連 成氣 形電 孔以 導物 數成 多組 電 一艮 -紙 本 梂 家 國 國 中 用 逋 釐 公 97 2 556454 B8 C8 D8 六、申請專利範圍 第 圍 範 利 專 請 串 據 根 其 板 路 電 刷 印 之。 述上 所板 項基 5 瓷 陶 該 至 著 附 接 直 層 基 脂 樹 該 中 更體 板導 路刷 電印 刷該, 印上 之板 述基 所瓷 項陶 16該 第在 圍成 範形 利樣 專圖 請體 申導 據刷 根印 171 含 包 係的 樣中 圖孔 導 之 中 層 基 脂 樹 在 成 形 由 經 1 之 案 圖 澧 導 等 該 與 接 連 以 加 物 成 組 電 導 路電 電刷 刷印 印該, 之上 述之 所板 項基 17瓷 第陶 圍該 範在 利成 專形 請 阻 申電 據刷 根印 18一 含 包 板 阻 更係 上申 板據 基根 瓷19 陶 與 之 請 更 板 路 電 刷 印 之 述 。 所 接項 16 樣1 圖第 豊 圍 導範 刷利 卩專 £ 樹 在 成 形 由 經。 一 接 之連 阻樣以 電圖加 刷體物 印導成 一 等組 含該電 包與導 係之 阻中 電孔 刷導 印之 該中 上層 唇 板1 基 瓷 陶 該 在 成 形 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標率(CNS ) A4規格(210X297公釐) -6-
TW091112666A 2001-06-13 2002-06-11 Printed circuit board and its manufacturing method TW556454B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001179117A JP3840921B2 (ja) 2001-06-13 2001-06-13 プリント基板のおよびその製造方法

Publications (1)

Publication Number Publication Date
TW556454B true TW556454B (en) 2003-10-01

Family

ID=19019725

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091112666A TW556454B (en) 2001-06-13 2002-06-11 Printed circuit board and its manufacturing method

Country Status (9)

Country Link
US (2) US6818836B2 (zh)
EP (1) EP1267596B1 (zh)
JP (1) JP3840921B2 (zh)
KR (1) KR100574847B1 (zh)
CN (1) CN1193646C (zh)
DE (1) DE60227609D1 (zh)
MX (1) MXPA02005828A (zh)
SG (1) SG115480A1 (zh)
TW (1) TW556454B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI814180B (zh) * 2021-05-28 2023-09-01 南韓商Tse有限公司 一併接合方式的多層電路基板製造方法

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6389010B1 (en) * 1995-10-05 2002-05-14 Intermec Ip Corp. Hierarchical data collection network supporting packetized voice communications among wireless terminals and telephones
TW550997B (en) * 2001-10-18 2003-09-01 Matsushita Electric Ind Co Ltd Module with built-in components and the manufacturing method thereof
JP2003332749A (ja) * 2002-01-11 2003-11-21 Denso Corp 受動素子内蔵基板、その製造方法及び受動素子内蔵基板形成用素板
US6981318B2 (en) * 2002-10-22 2006-01-03 Jetta Company Limited Printed circuit board manufacturing method
JP2004184797A (ja) * 2002-12-05 2004-07-02 Seiko Epson Corp 電子装置及びその製造方法並びに電子機器
JP2004266074A (ja) * 2003-02-28 2004-09-24 Olympus Corp 配線基板
JP4069787B2 (ja) * 2003-04-04 2008-04-02 株式会社デンソー 多層基板およびその製造方法
JP2005039243A (ja) * 2003-06-24 2005-02-10 Ngk Spark Plug Co Ltd 中間基板
JP2005026445A (ja) * 2003-07-02 2005-01-27 North:Kk 多層配線板とその製造方法
JP3709882B2 (ja) 2003-07-22 2005-10-26 松下電器産業株式会社 回路モジュールとその製造方法
DE10333439A1 (de) * 2003-07-23 2005-02-17 Robert Bosch Gmbh Verfahren zur Herstellung eines aus mehreren Verdrahtungsebenen bestehenden Hybrid-Produktes
US20050094465A1 (en) * 2003-11-03 2005-05-05 Netlist Inc. Printed circuit board memory module with embedded passive components
JP4541051B2 (ja) * 2004-07-07 2010-09-08 大日本印刷株式会社 抵抗素子内蔵配線板、抵抗素子内蔵配線板の製造方法
JP2006190901A (ja) * 2005-01-07 2006-07-20 Denso Corp 回路基板、回路基板の製造方法、及び電子回路装置
JP2006253225A (ja) * 2005-03-08 2006-09-21 Denso Corp 回路基板、回路基板の製造方法、及び電子回路装置
CN101185381A (zh) * 2005-04-05 2008-05-21 Sv探针私人有限公司 陶瓷间隔变换器中的探针焊盘结构
JP4341588B2 (ja) * 2005-06-09 2009-10-07 株式会社デンソー 多層基板及びその製造方法
FI122128B (fi) * 2005-06-16 2011-08-31 Imbera Electronics Oy Menetelmä piirilevyrakenteen valmistamiseksi
US7334323B2 (en) * 2005-07-11 2008-02-26 Endicott Interconnect Technologies, Inc. Method of making mutilayered circuitized substrate assembly having sintered paste connections
JP4544066B2 (ja) * 2005-07-13 2010-09-15 株式会社デンソー 電子制御装置及び電子制御装置の製造方法
JP5185622B2 (ja) * 2005-10-11 2013-04-17 富士通株式会社 多層配線基板
JP4777764B2 (ja) * 2005-12-08 2011-09-21 ニチコン株式会社 温度補償回路基板の製造方法
KR100797716B1 (ko) * 2006-03-21 2008-01-23 삼성전기주식회사 회로기판이 없는 led-백라이트유닛 및 그 제조방법
JP2007324550A (ja) * 2006-06-05 2007-12-13 Denso Corp 多層基板
US7808797B2 (en) * 2006-12-11 2010-10-05 Intel Corporation Microelectronic substrate including embedded components and spacer layer and method of forming same
JP5236379B2 (ja) * 2007-08-24 2013-07-17 日本特殊陶業株式会社 Ic検査装置用基板及びその製造方法
DE102007063282A1 (de) * 2007-12-27 2009-07-02 Robert Bosch Gmbh Verfahren zur Herstellung eines elektrischen Leiters durch Auftragen zumindest einer Paste, insbesondere Dickschichtpaste
KR100990942B1 (ko) 2008-08-29 2010-11-01 주식회사 하이닉스반도체 반도체 패키지용 기판 및 이를 갖는 반도체 패키지
US8076587B2 (en) * 2008-09-26 2011-12-13 Siemens Energy, Inc. Printed circuit board for harsh environments
JP5101451B2 (ja) 2008-10-03 2012-12-19 新光電気工業株式会社 配線基板及びその製造方法
KR101125752B1 (ko) * 2009-03-03 2012-03-27 코아셈(주) 인쇄 회로 기판 및 그 제조 방법
US8289727B2 (en) 2010-06-11 2012-10-16 Taiwan Semiconductor Manufacturing Company, Ltd. Package substrate
US8957531B2 (en) * 2011-10-20 2015-02-17 International Business Machines Corporation Flat laminate, symmetrical test structures and method of use to gauge white bump sensitivity
WO2013088957A1 (ja) * 2011-12-16 2013-06-20 Tdk株式会社 抵抗体内蔵多層ガラスセラミック基板
JP6064479B2 (ja) * 2012-09-19 2017-01-25 株式会社ジェイテクト 制御装置および同装置を備えるモータユニット
JP6092572B2 (ja) * 2012-10-30 2017-03-08 株式会社日本マイクロニクス 多層配線基板及びこれを用いたプローブカード
WO2014073038A1 (ja) * 2012-11-06 2014-05-15 日本碍子株式会社 発光ダイオード用基板
JP6125528B2 (ja) * 2012-11-06 2017-05-10 日本碍子株式会社 発光ダイオード用基板および発光ダイオード用基板の製造方法
KR20140134479A (ko) * 2013-05-14 2014-11-24 삼성전기주식회사 인쇄회로기판
US10068445B2 (en) 2015-06-24 2018-09-04 Google Llc Systems and methods of home-specific sound event detection
JP7070684B2 (ja) * 2018-07-25 2022-05-18 株式会社村田製作所 複合基板及び複合基板の製造方法
JP7279324B2 (ja) * 2018-09-14 2023-05-23 富士電機株式会社 半導体モジュール
JP2020064999A (ja) * 2018-10-18 2020-04-23 日本特殊陶業株式会社 配線基板
JP7223672B2 (ja) * 2019-11-08 2023-02-16 日本特殊陶業株式会社 多層配線基板

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5817651A (ja) * 1981-07-24 1983-02-01 Hitachi Ltd 多層回路板とその製造方法
GB2104058A (en) 1981-08-03 1983-03-02 Avx Corp Silver-filled glass metallizing paste
US4401767A (en) 1981-08-03 1983-08-30 Johnson Matthey Inc. Silver-filled glass
US4436785A (en) 1982-03-08 1984-03-13 Johnson Matthey Inc. Silver-filled glass
US4459166A (en) 1982-03-08 1984-07-10 Johnson Matthey Inc. Method of bonding an electronic device to a ceramic substrate
US4521329A (en) 1983-06-20 1985-06-04 E. I. Du Pont De Nemours And Company Copper conductor compositions
JPS60113993A (ja) * 1983-11-25 1985-06-20 三菱電機株式会社 多層回路基板の製造方法
US4665468A (en) * 1984-07-10 1987-05-12 Nec Corporation Module having a ceramic multi-layer substrate and a multi-layer circuit thereupon, and process for manufacturing the same
JPS62265796A (ja) * 1986-05-14 1987-11-18 株式会社住友金属セラミックス セラミツク多層配線基板およびその製造法
US4763403A (en) * 1986-12-16 1988-08-16 Eastman Kodak Company Method of making an electronic component
JPH01220893A (ja) 1988-02-29 1989-09-04 Toshiba Corp 多層回路基板
JPH0268992A (ja) * 1988-09-02 1990-03-08 Nec Corp 多層配線基板
JPH02110903A (ja) 1989-08-31 1990-04-24 Murata Mfg Co Ltd 抵抗体の製造方法
JPH0744343B2 (ja) 1990-10-11 1995-05-15 三菱マテリアル株式会社 抵抗内蔵型多層基板
JP2996510B2 (ja) * 1990-11-30 2000-01-11 株式会社日立製作所 電子回路基板
JPH0575260A (ja) 1991-09-17 1993-03-26 Toshiba Corp 多層回路基板の製造方法
JPH06232558A (ja) 1993-02-04 1994-08-19 Toshiba Corp 多層プリント配線板の製造方法
US5622769A (en) * 1993-02-12 1997-04-22 Kabushiki Kaisha Toshiba Ceramic circuit board having a thermal conductivity substrate
JPH06336562A (ja) 1993-05-28 1994-12-06 Hitachi Chem Co Ltd 導電ペースト
JP3087152B2 (ja) 1993-09-08 2000-09-11 富士通株式会社 樹脂フィルム多層回路基板の製造方法
JP2603053B2 (ja) 1993-10-29 1997-04-23 松下電器産業株式会社 ビアホール充填用導体ペースト組成物並びにそれを用いた両面及び多層プリント基板とその製造方法
EP0651602B1 (en) 1993-10-29 1999-04-07 Matsushita Electric Industrial Co., Ltd. Conductive paste compound for via hole filling, printed circuit board which uses the conductive paste, and method of manufacturing the same
JPH0818240A (ja) 1994-06-29 1996-01-19 Kyocera Corp 厚膜回路基板
JPH08148828A (ja) 1994-11-18 1996-06-07 Hitachi Ltd 薄膜多層回路基板およびその製造方法
JP2933519B2 (ja) 1995-05-02 1999-08-16 内浜化成株式会社 樹脂の接着方法及び接着強度の向上した異種樹脂を含むプラスチック製品
KR0173234B1 (ko) * 1995-07-31 1999-05-01 이형도 다층 세라믹 회로 기판의 제조방법
US5740603A (en) 1995-07-31 1998-04-21 Samsung Electro-Mechanics Co., Ltd. Method for manufacturing low dielectric constant multiple layer ceramic circuit board
JPH0955583A (ja) 1995-08-11 1997-02-25 Hitachi Ltd 多層配線基板およびその製造方法
JPH09199635A (ja) 1996-01-19 1997-07-31 Shinko Electric Ind Co Ltd 回路基板形成用多層フィルム並びにこれを用いた多層回路基板および半導体装置用パッケージ
JPH09246723A (ja) * 1996-03-11 1997-09-19 Sumitomo Kinzoku Electro Device:Kk 低温焼成セラミック回路基板
JPH09298255A (ja) * 1996-05-01 1997-11-18 Shinko Electric Ind Co Ltd セラミック回路基板及びこれを用いた半導体装置
JP3195236B2 (ja) * 1996-05-30 2001-08-06 株式会社日立製作所 接着フィルムを有する配線テープ,半導体装置及び製造方法
JPH1081857A (ja) 1996-09-05 1998-03-31 Hitachi Cable Ltd 両面接着テープ、リードフレーム及び集積回路装置
TW383435B (en) * 1996-11-01 2000-03-01 Hitachi Chemical Co Ltd Electronic device
JPH10178145A (ja) * 1996-12-19 1998-06-30 Texas Instr Japan Ltd 半導体装置及びその製造方法並びに半導体装置用絶縁基板
JP3299679B2 (ja) * 1996-12-27 2002-07-08 新光電気工業株式会社 多層配線基板及びその製造方法
WO1998047331A1 (fr) 1997-04-16 1998-10-22 Kabushiki Kaisha Toshiba Tableau de connexions, son procede de fabrication et boitier de semi-conducteur
JPH11168282A (ja) 1997-12-05 1999-06-22 Sharp Corp 抵抗体内蔵多層配線板及びその製造方法
JP3355142B2 (ja) * 1998-01-21 2002-12-09 三菱樹脂株式会社 耐熱性積層体用フィルムとこれを用いたプリント配線基板用素板および基板の製造方法
MY126446A (en) * 1998-05-13 2006-10-31 Mitsui Chemicals Incorporated Crystalline polyimide for melt molding having good thermal stability
SG86345A1 (en) * 1998-05-14 2002-02-19 Matsushita Electric Ind Co Ltd Circuit board and method of manufacturing the same
JP4124297B2 (ja) * 1998-09-16 2008-07-23 大日本印刷株式会社 多層配線基板とその製造方法
JP3119630B2 (ja) * 1998-09-18 2000-12-25 日本電気株式会社 半導体チップモジュール用多層回路基板およびその製造方法
JP3169907B2 (ja) * 1998-09-25 2001-05-28 日本電気株式会社 多層配線構造およびその製造方法
JP3514647B2 (ja) 1999-01-05 2004-03-31 三菱樹脂株式会社 多層プリント配線板およびその製造方法
JP3562568B2 (ja) * 1999-07-16 2004-09-08 日本電気株式会社 多層配線基板
JP2001036253A (ja) 1999-07-26 2001-02-09 Shinko Electric Ind Co Ltd 多層配線回路基板及びその製造方法
KR100332865B1 (ko) * 1999-09-15 2002-04-17 이형도 다층인쇄회로기판의 적층방법
JP2001217356A (ja) * 1999-11-26 2001-08-10 Ibiden Co Ltd 多層回路基板および半導体装置
US6535398B1 (en) * 2000-03-07 2003-03-18 Fujitsu Limited Multichip module substrates with buried discrete capacitors and components and methods for making

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI814180B (zh) * 2021-05-28 2023-09-01 南韓商Tse有限公司 一併接合方式的多層電路基板製造方法

Also Published As

Publication number Publication date
KR20020094930A (ko) 2002-12-18
CN1391428A (zh) 2003-01-15
EP1267596B1 (en) 2008-07-16
CN1193646C (zh) 2005-03-16
SG115480A1 (en) 2005-10-28
JP3840921B2 (ja) 2006-11-01
EP1267596A2 (en) 2002-12-18
KR100574847B1 (ko) 2006-04-27
EP1267596A3 (en) 2004-05-12
US20050000725A1 (en) 2005-01-06
JP2002374067A (ja) 2002-12-26
US6818836B2 (en) 2004-11-16
US20020189859A1 (en) 2002-12-19
MXPA02005828A (es) 2004-12-13
US7240429B2 (en) 2007-07-10
DE60227609D1 (de) 2008-08-28

Similar Documents

Publication Publication Date Title
TW556454B (en) Printed circuit board and its manufacturing method
KR100488412B1 (ko) 내장된 전기소자를 갖는 인쇄 배선 기판 및 그 제조 방법
JP3969192B2 (ja) 多層配線基板の製造方法
US6753483B2 (en) Printed circuit board and method of manufacturing the same
JP3867593B2 (ja) プリント基板の製造方法およびその製造方法によって形成されるプリント基板
JPH1145955A (ja) 素子内蔵多層配線基板およびその製造方法
KR20020053002A (ko) 인쇄배선기판 및 그의 제조방법
JP2007324550A (ja) 多層基板
JP3882540B2 (ja) プリント基板の製造方法およびその製造方法によって形成されるプリント基板
JP2009059814A (ja) 多層プリント基板の製造方法
JP5221228B2 (ja) 部品内蔵配線基板及びその製造方法
JP3956087B2 (ja) プリント基板の製造方法
JP3956667B2 (ja) 回路基板およびその製造方法
JP2004111702A (ja) 配線基板およびその製造方法
JPH11103165A (ja) 多層配線基板及びその製造方法
JP2004172533A (ja) プリント基板の製造方法およびその製造方法によって形成されるプリント基板
JP5198302B2 (ja) 配線基板の製造方法
JP3855670B2 (ja) 多層回路基板の製造方法
JP3915662B2 (ja) 多層回路基板の製造方法
TW582190B (en) Manufacturing method of build-up process multi layer board
JP2002141628A (ja) 配線基板
JP2005136050A (ja) 配線基板及びその製造方法
JP2003283087A (ja) プリント配線基板およびその製造方法
JPH10163361A (ja) 配線基板の製造方法
JP2006253225A (ja) 回路基板、回路基板の製造方法、及び電子回路装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees